KR100518888B1 - Unit pixel of CMOS image sensor - Google Patents
Unit pixel of CMOS image sensor Download PDFInfo
- Publication number
- KR100518888B1 KR100518888B1 KR10-2003-0098455A KR20030098455A KR100518888B1 KR 100518888 B1 KR100518888 B1 KR 100518888B1 KR 20030098455 A KR20030098455 A KR 20030098455A KR 100518888 B1 KR100518888 B1 KR 100518888B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion region
- reset
- transistor
- photodiode
- floating diffusion
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 84
- 238000012546 transfer Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 23
- 238000010586 diagram Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
포토다이오드의 리셋 효율을 증대시키고, 포토다이오드의 리셋 경로에서 포토다이오드와 플로팅확산영역이 직접 연결되는 것을 방지하여 이미지 왜곡을 방지하는 CMOS 이미지센서의 단위 화소가 개시되어 있는 바, 이를 위하여 본 발명은 외부로부터의 빛을 감지하여 광전하를 생성하는 포토다이오드; 상기 포토다이오드로부터 생성된 전하를 트랜스퍼트랜지스터를 통해 전달받아 저장하는 플로팅확산영역; 전원전압단과 상기 플로팅확산영역 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터; 및 상기 제1리셋트랜지스터 및 상기 제2리셋트랜지스터의 접속노드와 상기 포토다이오드 사이를 연결하는 연결배선을 포함하며, 상기 플로팅확산영역은 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온되어 리셋되고, 상기 포토다이오드는 상기 제2리셋트랜지스토가 턴-오프, 상기 제1리셋트랜지스터가 턴-온되어 리셋되는 것을 특징으로 하는 CMOS 이미지센서의 단위화소를 제공한다.Disclosed is a unit pixel of a CMOS image sensor which increases the reset efficiency of a photodiode and prevents image distortion by preventing the photodiode and the floating diffusion region from being directly connected in a reset path of the photodiode. A photodiode that senses light from the outside and generates photocharges; A floating diffusion region configured to receive and store charges generated from the photodiode through a transfer transistor; First and second reset transistors connected in series between a power supply voltage terminal and the floating diffusion region; And a connection wiring connecting the connection node of the first reset transistor and the second reset transistor and the photodiode, wherein the floating diffusion region is reset when both the first and second reset transistors are turned on. The photodiode provides a unit pixel of the CMOS image sensor, wherein the second reset transistor is turned off and the first reset transistor is turned on and reset.
Description
본 발명은 CMOS 이미지센서에 관한 것으로, 특히 단위 화소의 리셋 효율을 개선하기 위한 CMOS 이미지센서의 단위화소(Unit Pixel)에 관한 것이다.The present invention relates to a CMOS image sensor, and more particularly to a unit pixel of a CMOS image sensor for improving the reset efficiency of the unit pixel.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) includes individual metal-oxide-silicon (MOS) capacitors. A device in which charge carriers are stored and transported in a capacitor while being in close proximity, and a CMOS (Complementary MOS) image sensor uses CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. A device employing a switching scheme that creates MOS transistors as many as pixels and sequentially detects outputs using the MOS transistors.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서가 개발되어 있다. CCD (charge coupled device) has many disadvantages such as complicated driving method, high power consumption, high number of mask process steps, complicated process, and difficult to implement signal processing circuit in CCD chip. In recent years, CMOS image sensors using sub-micron CMOS manufacturing techniques have been developed to overcome such drawbacks.
CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드(Photodiode)와 모스트랜지스터들을 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.The CMOS image sensor forms an image by forming photodiodes and MOS transistors in a unit pixel and sequentially detects signals in a switching method, and implements images by using CMOS manufacturing technology, which consumes less power and has about 20 masks. Compared to CCD process that requires 30 to 40 masks, the process is very simple, and various signal processing circuits and one-chips are possible.
도 1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 NMOS 트랜지스터로 구성된 단위 화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(PD)와, 포토다이오드(PD)에서 모아진 광전하를 플로팅확산영역(FD) 으로 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(FD)를 리셋시키기 위한 리셋 트랜지스터(Rx)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(Sx)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(Load) 트랜지스터가 형성되어 있다.FIG. 1A is a circuit diagram illustrating a unit pixel composed of one photodiode PD and four NMOS transistors in a conventional CMOS image sensor, the photodiode PD receiving light to generate photocharges, The transfer transistor Tx for transporting the photocharges collected from the photodiode PD to the floating diffusion region FD, and resets the floating diffusion region FD by setting the potential of the floating diffusion region to a desired value and discharging the electric charge. A reset transistor (Rx), a drive transistor (Dx) that acts as a source follower buffer amplifier, and a select transistor (Sx) that allows addressing (switching). It is composed. Outside the unit pixel, a load transistor is formed to read an output signal.
도 1b는 단위화소의 레이아웃을 보인 도면으로, 포토다이오드 및 확산영역이 형성될 액티브 영역을 정의하는 아이솔레이션과 각 트랜지스터의 게이트를 구성하는 폴리실리콘이 도시되어 있다. 이를 참조하면, 포토다이오드 (101)는 정방형을 이루고 있고, 트랜스퍼 트랜지스터의 게이트 폴리실리콘(102)이 포토다이오드(101)의 일측면에 접하여 구성되어 있다.FIG. 1B illustrates a layout of unit pixels, in which an isolation defining an active region in which a photodiode and a diffusion region are to be formed and polysilicon constituting a gate of each transistor are illustrated. Referring to this, the photodiode 101 has a square shape, and the gate polysilicon 102 of the transfer transistor is formed in contact with one side of the photodiode 101.
플로팅확산영역(103)은 트랜스퍼 트랜지스터의 게이트 폴리실리콘(102) 타측면에 접하여 Y축 방향에서 X축 방향으로 90°꺽여 레이아웃되며, 리셋 트랜지스터의 게이트 폴리실리콘(104)의 일측과 접하게 된다.The floating diffusion region 103 is laid out in contact with the other side of the gate polysilicon 102 of the transfer transistor by being turned 90 ° in the X-axis direction in the Y-axis direction, and in contact with one side of the gate polysilicon 104 of the reset transistor.
리셋 트랜지스터의 게이트 폴리실리콘(104)의 타측은 드레인영역(105)과 접하여 형성되고 드레인영역(105)은 X축 방향에서 Y축 방향으로 90°꺽여 형성된 후, 드라이브 트랜지스터의 게이트 폴리실리콘(106)과 접하게 된다.The other side of the gate polysilicon 104 of the reset transistor is formed in contact with the drain region 105, and the drain region 105 is formed at an angle of 90 ° from the X-axis direction to the Y-axis direction, and then the gate polysilicon 106 of the drive transistor. It comes in contact with.
이어, 동일방향으로 셀렉트 트랜지스터의 게이트 폴리실리콘(108)이 형성되고 드라이브 트랜지스터의 게이트 폴리실리콘(106)의 타측과 셀렉트 트랜지스터의 게이트 폴리실리콘(108) 사이 및 셀렉트 트랜지스터의 게이트 폴리실리콘(108) 타측에 소오스/드레인 영역(107, 109)이 형성된다.Subsequently, the gate polysilicon 108 of the select transistor is formed in the same direction, between the other side of the gate polysilicon 106 of the drive transistor and the gate polysilicon 108 of the select transistor, and the other side of the gate polysilicon 108 of the select transistor. Source / drain regions 107 and 109 are formed in the substrate.
이와 같이 구성된 종래의 단위화소의 레이아웃에서 플로팅확산영역(103)은 트랜스퍼 트랜지스터(102)와 리셋 트랜지스터(104) 사이의 액티브 영역에 형성되어 있으며, 플로팅확산영역(103)과 드라이브 트랜지스터의 게이트 폴리실리콘(106)은 콘택 및 연결배선을 통하여 전기적으로 연결되어 있다.In the layout of a conventional unit pixel configured as described above, the floating diffusion region 103 is formed in an active region between the transfer transistor 102 and the reset transistor 104 and the gate polysilicon of the floating diffusion region 103 and the drive transistor. 106 is electrically connected through a contact and a connection wiring.
상술한 바와 같은 이미지센서 단위화소에 대한 동작은 다음과 같이 이루어진다. Operation of the image sensor unit pixel as described above is performed as follows.
(가) 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)를 턴-온(Turn-On)시켜 포토다이오드(PD)를 리셋한다.(A) The photodiode PD is reset by turning on the transfer transistor Tx and the reset transistor Rx.
(나) 트랜스퍼트랜지스터(Tx), 리셋트랜지스터(Rx) 및 셀렉트트랜지스터(Sx)를 턴-오프시킨다. 이때 포토다이오드(PD)는 완전한 공핍(Fully depletion) 상태이다. (B) Turn off the transfer transistor Tx, the reset transistor Rx and the select transistor Sx. At this time, the photodiode PD is in a fully depletion state.
(다) 광전하(Photogenerated Charge)를 저전압 포토다이오드(PD)에 모은다.(C) Photogenerated charges are collected on low voltage photodiode (PD).
(라) 적정 인터그레이션(Integration) 시간 후에 리셋트랜지스터(Rx)를 턴-온시켜 플로팅확산영역(FD)를 리셋(Reset) 시킨다.(D) After a proper integration time, the reset transistor Rx is turned on to reset the floating diffusion region FD.
(마) 셀렉트트랜지스터(Sx)를 턴-온시켜 원하는 단위화소를 어드레싱한다.(E) Turn on the select transistor Sx to address the desired unit pixel.
(바) 소스 팔로워 버퍼(Source Follower Buffer)인 드라이브트랜지스터(Dx)의 출력전압(V1)을 측정하는 바, 이 값은 단지 플로팅 확산영역(FD)의 직류 전위 변화(DC level shift)를 의미한다.(F) The output voltage V1 of the drive transistor Dx, which is a source follower buffer, is measured. This value merely represents a DC level shift of the floating diffusion region FD. .
(사) 트랜스퍼트랜지스터(Tx)를 턴-온 시킨다. 이에 의해 포토다이오드에 축적된 모든 광전하는 플로팅확산영역(FD)로 운송된다.(G) Turn on the Transistor (Tx). As a result, all the photocharges accumulated in the photodiode are transported to the floating diffusion region FD.
(아) 트랜스퍼트랜지스터(Tx)를 턴-오프 시킨다.(H) Turn off the transfer transistor (Tx).
(자) 드라이브트랜지스터(Dx)의 출력전압(V2)을 측정한다.(I) Measure the output voltage V2 of the drive transistor Dx.
(차) 출력전압 차이를 얻는다. 출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이는 노이즈(Noise)가 배제된 순수 시그날 값이 된다. (D) Obtain output voltage difference. The output signals V1-V2 are the result of the photocharge transport resulting from the difference between V1 and V2, which are pure signal values without noise.
이와 같은 CMOS 이미지센서의 동작은, 먼저 잡음으로 인한 전압(V1)을 측정하고 잡음성분과 이미지정보가 합쳐진 전압(V2)을 측정한 다음 여기서 잡음으로 인한 전압을 빼는 방식을 통하야 순수한 이미지 정보에 대한 출력값을 얻는다. 이를 상호관련이중샘플링(Correlated Double Sampling : CDS)이라 하며 CMOS 이미지센서에서 통상적으로 적용되고 있는 기술이다. In order to operate the CMOS image sensor, it is necessary to first measure the voltage (V1) due to noise, measure the voltage (V2) in which noise components and image information are combined, and then subtract the voltage due to noise. Get the output for. This is called correlated double sampling (CDS) and is a technique commonly applied to CMOS image sensors.
이러한 CDS를 이용하여 포토다이오드에 축전된 광전하를 읽어내는 동작을 수행하기 전에, 전술한 바와 같이 리셋 트랜지스터 등을 이용하여 포토다이오드를 리셋시키는 동작을 수행하게 된다.Before performing the operation of reading the photocharge stored in the photodiode using the CDS, as described above, the operation of resetting the photodiode using the reset transistor or the like is performed.
즉, 리셋 트랜지스터와 트랜스퍼 트랜지스터를 차례로 턴온시켜서 포토다이오드내에 존재하는 잔여전자를 제거하는 포토다이오드 리셋 동작을 수행하는데, 이는 잡음성분을 제거하여 보다 정확한 이미지 값을 얻기 위해서이다.That is, a photodiode reset operation is performed to turn on the reset transistor and the transfer transistor in order to remove residual electrons present in the photodiode, in order to remove noise components and obtain more accurate image values.
도 1a에 도시된 종래구조의 단위화소에서 이러한 리셋 동작시에 포토다이오드에 존재하는 잔여전자를 끌어당기는 힘은 전원전압(VDD) 에 의해 좌우되는데, 전원전압(VDD)에서 소정의 전압을 감산한 전압이 최종적으로 포토다이오드에 인가되어 전자를 제거하는데 사용된다.In the conventional structure, the unit pixel shown in Figure 1a the force to pull the remaining electronics present in the photodiode at the time of such reset operation there is dependent on the supply voltage (V DD), a predetermined voltage from the power supply voltage (V DD) The subtracted voltage is finally applied to the photodiode and used to remove the electrons.
즉, 포토다이오드에 최종적으로 인가되는 전압(VFD)은That is, the voltage V FD finally applied to the photodiode is
VPD = VDD - ( VTX + VFD + VRX ) = 3.3 - (i ×R TX + i ×RFD + i ×RRX) 이다.V PD = V DD- (V TX + V FD + V RX ) = 3.3-(i × R TX + i × R FD + i × R RX ).
여기서, RTX는 트랜스퍼 트랜지스터가 형성된 웰(well)의 저항이며, RFD는 플로팅확산영역의 저항, RRX는 리셋 트랜지스터가 형성된 웰(well)의 저항이며 i는 포토다이오드에 존재하는 전자에 의해 생성되는 전류를 나타낸다.Where R TX is the resistance of the well in which the transfer transistor is formed, R FD is the resistance of the floating diffusion region, R RX is the resistance of the well in which the reset transistor is formed, and i is caused by electrons present in the photodiode. Indicate the generated current.
이와 같이 포토다이오드에 존재하는 전자를 제거하는데 사용되는 전압으로, 전원전압이 다 사용되지 못하고, 전원전압에서 (VTX + VFD + VRX )만큼 감소된 전압이 포토다이오드에 존재하는 전자를 제거하는데 사용된다.As a voltage used to remove electrons present in the photodiode, the power supply voltage is not used up and a voltage reduced by (V TX + V FD + V RX ) in the power supply voltage removes electrons present in the photodiode. It is used to
즉, 종래와 같은 단위회소 구조에서는 포토다이오드에 남아있는 잔여 전자를 제거하는데 사용되는 전압이 전원전압보다 상당히 감소함에 따라, 잔여전자가 완전히 제거되지 못하여 잔여전자로 인한 암신호가 유발될 가능성이 높아지는 문제가 있다.That is, in the conventional unit circuit structure, as the voltage used to remove the residual electrons remaining in the photodiode is significantly lower than the power supply voltage, the residual electrons are not completely removed and the possibility of a dark signal due to the residual electrons is increased. there is a problem.
또한, 종래의 단위화소 구조는 포토다이오드의 리셋 경로에 플로팅확산영역(FD)이 존재하기 때문에 CMOS이미지센서의 이미지 왜곡 현상이 발생될 수 있다.In addition, in the conventional unit pixel structure, since the floating diffusion region FD exists in the reset path of the photodiode, image distortion of the CMOS image sensor may occur.
본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 제안된 것으로서, 포토다이오드의 리셋 효율을 증대시키는 CMOS 이미지센서의 단위 화소를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems of the prior art, and an object thereof is to provide a unit pixel of a CMOS image sensor that increases the reset efficiency of a photodiode.
또한 본 발명의 다른 목적은 포토다이오드의 리셋 경로에서 포토다이오드와 플로팅확산영역이 직접 연결되는 것을 방지하여 이미지 왜곡을 방지하는 CMOS 이미지센서의 단위 화소를 제공하는데 그 목적이 있다. Another object of the present invention is to provide a unit pixel of a CMOS image sensor that prevents image distortion by preventing the photodiode and the floating diffusion region from being directly connected in the reset path of the photodiode.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 외부로부터의 빛을 감지하여 광전하를 생성하는 포토다이오드; 상기 포토다이오드로부터 생성된 전하를 트랜스퍼트랜지스터를 통해 전달받아 저장하는 플로팅확산영역; 전원전압단과 상기 플로팅확산영역 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터; 및 상기 제1리셋트랜지스터 및 상기 제2리셋트랜지스터의 접속노드와 상기 포토다이오드 사이를 연결하는 연결배선을 포함하며, 상기 플로팅확산영역은 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온되어 리셋되고, 상기 포토다이오드는 상기 제2리셋트랜지스토가 턴-오프, 상기 제1리셋트랜지스터가 턴-온되어 리셋되는 것을 특징으로 하는 CMOS 이미지센서의 단위화소를 제공한다.The present invention according to one aspect for achieving the above object, a photodiode for generating a photocharge by sensing light from the outside; A floating diffusion region configured to receive and store charges generated from the photodiode through a transfer transistor; First and second reset transistors connected in series between a power supply voltage terminal and the floating diffusion region; And a connection wiring connecting the connection node of the first reset transistor and the second reset transistor and the photodiode, wherein the floating diffusion region is reset when both the first and second reset transistors are turned on. The photodiode provides a unit pixel of the CMOS image sensor, wherein the second reset transistor is turned off and the first reset transistor is turned on and reset.
또한, 다른 측면에 따른 본 발명은 외부로부터의 빛을 감지하여 광전하를 생성하는 포토다이오드; 상기 포토다이오드로부터 생성된 전하를 트랜스퍼트랜지스터를 통해 전달받아 저장하는 플로팅확산영역; 전원전압단과 상기 포토다이오드 사이에 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터; 및 상기 제1리셋트랜지스터 및 상기 제2리셋트랜지스터의 접속노드와 상기 플로팅확산영역 사이를 연결하는 연결배선을 포함하며, 상기 포토다이오드는 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온되어 리셋되고, 상기 플로팅확산영역은 상기 제2리셋트랜지스토가 턴-오프, 상기 제1리셋트랜지스터가 턴-온되어 리셋되는 것을 특징으로 하는 CMOS 이미지센서의 단위화소를 제공한다.In addition, the present invention according to another aspect is a photodiode for generating a photocharge by sensing light from the outside; A floating diffusion region configured to receive and store charges generated from the photodiode through a transfer transistor; First and second reset transistors connected in series between a power supply voltage terminal and the photodiode; And a connection wiring connecting the connection node of the first reset transistor and the second reset transistor and the floating diffusion region, wherein the photodiode is reset by turning on both the first and second reset transistors. The floating diffusion region provides a unit pixel of the CMOS image sensor, wherein the second reset transistor is turned off and the first reset transistor is turned on and reset.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
(제1실시예)(First embodiment)
도 2a는 본 발명의 제1실시예에 따른 CMOS 이미지센서에서 단위화소의 구성을 도시한 회로도이다.2A is a circuit diagram showing the configuration of unit pixels in a CMOS image sensor according to a first embodiment of the present invention.
도 2a를 참조하면, 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위화소는 빛을 감지하여 광전하를 생성 및 축적하는 포토다이오드(PD)와, 포토다이오드(PD)에서 생성된 광전하를 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 트랜스퍼 트랜지스터(Tx)를 통해 광전하를 전달받아 저장하는 플로팅확산영역(FD)과, 전원전압단(VDD)과 플로팅확산영역(FD) 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터(Rx1, Rx2)와, 제1리셋트랜지스터(Rx1) 및 제2리셋트랜지스터(Rx2)의 접속노드(N)와 포토다이오드(PD) 사이를 연결하는 연결배선과, 일측이 전원전압단(VDD)에 연결되어 플로팅확산영역(FD)으로부터의 전기적 신호를 검출하기 위한 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(Dx), 및 드라이브 트랜지스터의 타측에 그 일측이 연결되고 타측단이 단위화소의 출력단(OUT)이 되는 셀렉트 트랜지스터(Sx)로 구성된다.Referring to FIG. 2A, a unit pixel of a CMOS image sensor according to an exemplary embodiment of the present invention may include a photodiode PD for generating light and accumulating photocharges, and a photocharge generated at the photodiode PD. It is connected in series between the transfer transistor Tx for transport, the floating diffusion region FD for receiving and storing the photocharge through the transfer transistor Tx, and the power supply voltage terminal VDD and the floating diffusion region FD. A connection wiring connecting the first and second reset transistors Rx1 and Rx2 and the connection node N and the photodiode PD of the first reset transistor Rx1 and the second reset transistor Rx2; A drive transistor Dx connected to the power supply voltage terminal VDD to serve as a source follower buffer amplifier for detecting an electrical signal from the floating diffusion region FD, and the other side of the drive transistor; One side connected And the other end is constituted by the select transistor Sx serving as the output terminal OUT of the unit pixel.
그리고, 중요하게 플로팅확산영역(FD)의 리셋은 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온될때 이루어지며, 이때 플로팅확산영역(FD)에 전원전압이 가해지므로서 플로팅확산영역 내의 잉여전자가 제거되므로써 리셋이 이루어진다. Importantly, the reset of the floating diffusion region FD is performed when both the first and second reset transistors are turned on, and the surplus electrons in the floating diffusion region are applied to the floating diffusion region FD by applying a power supply voltage. The reset is performed by removing.
또한, 포토다이오드(PD)는 상기 제2리셋트랜지스토가 턴-오프되고 상기 제1리셋트랜지스터가 턴-온되어 리셋이 이루어진다.In addition, the photodiode PD is reset by turning off the second reset transistor and turning on the first reset transistor.
도 2b는 도 2a의 단위화소 회로를 구현하기 위한 레이아웃의 바람직한 실시예를 보여준다.FIG. 2B illustrates a preferred embodiment of a layout for implementing the unit pixel circuit of FIG. 2A.
도 2b를 참조하면, 포토다이오드 및 확산영역이 형성될 액티브 영역을 정의하는 아이솔레이션과 각 트랜지스터의 게이트를 구성하는 폴리실리콘이 도시되어 있다. Referring to FIG. 2B, there is shown an isolation defining an active region in which a photodiode and a diffusion region are to be formed, and polysilicon constituting the gate of each transistor.
도 1b의 종래기술과 다른점은, 제1 및 제2 리셋트랜지스터를 구성하는 게이트라인이 상호 분리된 두개의 폴리실리콘(204A, 204B)으로 형성되고, 접속노드(도 2a의 N)가 제1 및 제2리셋트랜지스터의 공통확산영역(210)에 의해 구성되면서, 이 공통확산영역(210)에 형성된 콘택(C3)과 포토다이오드(201)에 형성된 콘택(C1)을 통해 연결배선이 형성된다는 것이다.A difference from the prior art of FIG. 1B is that the gate lines constituting the first and second reset transistors are formed of two polysilicon 204A and 204B separated from each other, and a connection node (N in FIG. 2A) is formed as a first node. And a common diffusion region 210 of the second reset transistor, and a connection wiring is formed through the contact C3 formed in the common diffusion region 210 and the contact C1 formed in the photodiode 201. .
이러한 구성의 레이아웃은 기존의 레이아웃 변형을 최소화하므로 본 발명의 CMOS 이미지센서 개발시간을 단축할 수 있어 매우 바람직하다.The layout of such a configuration is very preferable because it minimizes the existing layout deformation and can shorten the development time of the CMOS image sensor of the present invention.
도 2b를 참조하여 전체적인 구성을 다시 설명하면, 포토다이오드(201)는 정방형을 이루고 있고, 트랜스퍼 트랜지스터의 게이트 폴리실리콘(202)이 포토다이오드(201)의 일측면에 접하여 구성되어 있다.2B, the photodiode 201 is square and the gate polysilicon 202 of the transfer transistor is in contact with one side of the photodiode 201.
플로팅확산영역(203)은 트랜스퍼 트랜지스터의 게이트 폴리실리콘(202) 타측면에 접하여 Y축 방향에서 X축 방향으로 90°꺽여 레이아웃되며, 제2리셋트랜지스터의 게이트 폴리실리콘(204B)의 타측과 접하게 된다.The floating diffusion region 203 is laid out by contacting the other side of the gate polysilicon 202 of the transfer transistor by 90 ° in the X-axis direction in the Y-axis direction, and in contact with the other side of the gate polysilicon 204B of the second reset transistor. .
제1리셋트랜지스터의 일측확산영역과 상기 제2리셋트랜지스터의 일측확산영역을 각기 구성하는 공통확산영역으로 이루어지며,A common diffusion region constituting one diffusion region of the first reset transistor and one diffusion region of the second reset transistor,
제2리셋트랜지스터(Rx2)의 게이트 폴리실리콘(204B)의 일측은 공통확산영역(210)과 접하여 형성되고, 공통확산영역(210)은 제1리셋트랜지스터(Rx1)의 게이트 폴리실리콘(204A)와 접하여 구성된다. 즉, 공통확산영역(210)이 접속노드(N)가 된다. 제1리셋트랜지스터(Rx1)의 게이트 폴리실리콘(204A) 타측에는 X축 방향에서 Y축 방향으로 90°꺽여 형성되는 확산영역(205)이 형성되고, 이 확산영역(205)에 VDD 콘택이 이루어진다.One side of the gate polysilicon 204B of the second reset transistor Rx2 is formed in contact with the common diffusion region 210, and the common diffusion region 210 is formed with the gate polysilicon 204A of the first reset transistor Rx1. It is constructed in contact. In other words, the common diffusion region 210 becomes the connection node N. A diffusion region 205 is formed on the other side of the gate polysilicon 204A of the first reset transistor Rx1 by 90 ° in the Y-axis direction from the X-axis direction, and a VDD contact is formed in the diffusion region 205.
확산영역(205)는 드라이브 트랜지스터의 게이트 폴리실리콘(106)과 접하게 되고, 드라이브 트랜지스터의 게이트 폴리실리콘(106)의 타측은 셀렉트 트랜지스터의 게이트 폴리실리콘(208)을 사이에 두고 소오스/드레인 영역(207, 209)이 형성된다.The diffusion region 205 is in contact with the gate polysilicon 106 of the drive transistor, and the other side of the gate polysilicon 106 of the drive transistor is interposed between the source / drain regions 207 with the gate polysilicon 208 of the select transistor interposed therebetween. , 209 is formed.
제2리셋트랜지스터의 타측확산영역과 플로팅확산영역(203)은 공통으로 구성되며, 플로팅확산영역(203)과 상기 드라이브트랜지스터의 게이트 폴리실리콘(206)은 이들에 각기 콘택(C2, C4)된 연결배선을 통해 접속된다.The other diffusion region and the floating diffusion region 203 of the second reset transistor are configured in common, and the floating diffusion region 203 and the gate polysilicon 206 of the drive transistor are connected to the contacts C2 and C4, respectively. It is connected via wiring.
상술한 바와 같이 본 발명의 제1실시예에 따른 CMOS 이미지센서는 종래와 다르게 포토다이오드의 리셋 경로 상에 트랜스퍼트랜지스터가 존재하지 않게 되어, 포토다이오드에 남아있는 잉여 전자를 제거하는데 사용되는 전원전압이 종래보다 손실이 적다. 결국, 잔여 전자가 완전히 제거되지 못하여 잔여 전자로 인한 암신호가 유발될 가능성이 높아지는 종래기술의 문제점을 해결할 수 있다.As described above, in the CMOS image sensor according to the first embodiment of the present invention, there is no transfer transistor on the reset path of the photodiode, unlike the conventional art, and thus a power supply voltage used to remove surplus electrons remaining in the photodiode Less loss than before. As a result, it is possible to solve the problem of the prior art that the residual electrons are not completely removed and the likelihood of causing a dark signal due to the residual electrons is increased.
또한, 본 발명의 포토다이오드의 리셋 경로는 플로팅확산영역을 거치지 않는다. 결국, CMOS이미지센서의 이미지 왜곡 현상을 방지할 수 있다.In addition, the reset path of the photodiode of the present invention does not go through the floating diffusion region. As a result, image distortion of the CMOS image sensor can be prevented.
상술한 바와 같은 본 발명에 따른 CMOS 이미지센서 단위화소에 대한 동작은 다음과 같이 이루어진다. The operation of the CMOS image sensor unit pixel according to the present invention as described above is performed as follows.
(가) 트랜스퍼트랜지스터(Tx)가 오프된 상태에서 제1리셋트랜지스터(Rx1)만을 턴-온(Turn-On)시켜 포토다이오드(PD)를 리셋한다.(A) The photodiode PD is reset by turning on only the first reset transistor Rx1 while the transfer transistor Tx is turned off.
(나) 트랜스퍼트랜지스터(Tx), 제1 및 제2 리셋트랜지스터(Rx1, Rx2) 및 셀렉트트랜지스터(Sx)를 턴-오프시킨다. 이때 포토다이오드(PD)는 완전한 공핍(Fully depletion) 상태이다. (B) The transfer transistor Tx, the first and second reset transistors Rx1 and Rx2 and the select transistor Sx are turned off. At this time, the photodiode PD is in a fully depletion state.
(다) 광전하(Photogenerated Charge)를 저전압 포토다이오드(PD)에 모은다.(C) Photogenerated charges are collected on low voltage photodiode (PD).
(라) 적정 인터그레이션(Integration) 시간 후에 제1 및 제2 리셋트랜지스터(Rx1, Rx2)를 턴-온시켜 플로팅확산영역(FD)를 리셋(Reset) 시킨다.(D) After the appropriate integration time, the floating diffusion region FD is reset by turning on the first and second reset transistors Rx1 and Rx2.
(마) 셀렉트트랜지스터(Sx)를 턴-온시켜 원하는 단위화소를 어드레싱한다.(E) Turn on the select transistor Sx to address the desired unit pixel.
(바) 소스 팔로워 버퍼(Source Follower Buffer)인 드라이브트랜지스터(Dx)의 출력전압(V1)을 측정하는 바, 이 값은 단지 플로팅 확산영역(FD)의 직류 전위 변화(DC level shift)를 의미한다.(F) The output voltage V1 of the drive transistor Dx, which is a source follower buffer, is measured. This value merely represents a DC level shift of the floating diffusion region FD. .
(사) 트랜스퍼트랜지스터(Tx)를 턴-온 시킨다. 이에 의해 포토다이오드(PD)에 축적된 모든 광전하는 플로팅확산영역(FD)로 운송된다.(G) Turn on the Transistor (Tx). As a result, all the photocharges accumulated in the photodiode PD are transported to the floating diffusion region FD.
(아) 트랜스퍼트랜지스터(Tx)를 턴-오프 시킨다.(H) Turn off the transfer transistor (Tx).
(자) 드라이브트랜지스터(Dx)의 출력전압(V2)을 측정한다.(I) Measure the output voltage V2 of the drive transistor Dx.
(차) 출력전압 차이를 얻는다. 출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이는 노이즈(Noise)가 배제된 순수 시그날 값이 된다. (D) Obtain output voltage difference. The output signals V1-V2 are the result of the photocharge transport resulting from the difference between V1 and V2, which are pure signal values without noise.
이와 같이 본 발명의 CMOS 이미지센서의 단위화소는 제1 및 제2 리셋트랜지스터(Rx1, Rx2)의 제어를 약간 변경하여 통상의 CDS(Correlated Double Sampling) 방식으로 이미지 테이터를 얻을 수 있다. As described above, the unit pixel of the CMOS image sensor of the present invention may slightly change the control of the first and second reset transistors Rx1 and Rx2 to obtain image data by a conventional correlated double sampling (CDS) method.
(제2실시예)Second Embodiment
도 3a는 본 발명의 제2실시예에 따른 CMOS 이미지센서에서 단위화소의 구성을 도시한 회로도이다.3A is a circuit diagram illustrating a configuration of unit pixels in a CMOS image sensor according to a second exemplary embodiment of the present invention.
도 3a를 참조하면, 본 발명의 제2실시예에 따른 CMOS 이미지센서의 단위화소는 빛을 감지하여 광전하를 생성 및 축적하는 포토다이오드(PD)와, 포토다이오드(PD)에서 생성된 광전하를 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 트랜스퍼 트랜지스터(Tx)를 통해 광전하를 전달받아 저장하는 플로팅확산영역(FD)과, 전원전압단(VDD)과 포토다이오드(PD) 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터(Rx1, Rx2)와, 제1리셋트랜지스터(Rx1) 및 제2리셋트랜지스터(Rx2)의 접속노드(N)와 플로팅확산영역(FD) 사이를 연결하는 연결배선과, 일측이 전원전압단(VDD)에 연결되어 플로팅확산영역(FD)으로부터의 전기적 신호를 검출하기 위한 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(Dx), 및 드라이브 트랜지스터의 타측에 그 일측이 연결되고 타측단이 단위화소의 출력단(OUT)이 되는 셀렉트 트랜지스터(Sx)로 구성된다.Referring to FIG. 3A, a unit pixel of a CMOS image sensor according to a second exemplary embodiment of the present invention may include a photodiode PD for generating light and accumulating photocharges, and a photocharge generated at the photodiode PD. Is connected in series between a transfer transistor Tx for transporting the light source, a floating diffusion region FD for receiving and storing photocharges through the transfer transistor Tx, and a power supply voltage terminal VDD and a photodiode PD. A connection wiring connecting the first and second reset transistors Rx1 and Rx2 to the connection node N and the floating diffusion region FD of the first reset transistor Rx1 and the second reset transistor Rx2; One side of the drive transistor Dx, which is connected to the power supply voltage terminal VDD and serves as a source follower buffer amplifier for detecting an electrical signal from the floating diffusion region FD, and the other side of the drive transistor. One side of it And the other end is composed of a select transistor (Sx) that is an output terminal (OUT) of the unit pixel.
그리고, 중요하게 포토다이오드는(PD)의 리셋은 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온될 때 이루어지며, 플로팅확산영역(FD)은 상기 제2리셋트랜지스터가 턴-오프되고 상기 제1리셋트랜지스터가 턴-온되어 리셋이 이루어진다.Importantly, the photodiode PD is reset when both the first and second reset transistors are turned on, and in the floating diffusion region FD, the second reset transistor is turned off and the first reset transistor is turned on. The reset transistor is turned on to reset.
상술한 바와 같이 본 발명의 제2실시예에 따른 CMOS 이미지센서는 포토다이오드(PD)의 리셋 경로 상에 플로팅확산영역을 갖지 않는다. 결국, 포토다이오드(PD)가 플로팅확산영역(FD)을 거지치지 않고 리셋이 이루어지므로 CMOS이미지센서의 이미지 왜곡 현상을 방지할 수 있다.As described above, the CMOS image sensor according to the second embodiment of the present invention does not have a floating diffusion region on the reset path of the photodiode PD. As a result, since the photodiode PD is reset without passing through the floating diffusion region FD, image distortion of the CMOS image sensor may be prevented.
도 3b는 도 3a의 단위화소 회로를 구현하기 위한 레이아웃의 바람직한 실시예를 보여준다.FIG. 3B shows a preferred embodiment of a layout for implementing the unit pixel circuit of FIG. 3A.
중요하게, 접속노드는 제1리셋트랜지스터(Rx1)와 제2리셋트랜지스터(Rx2)의 공통확산영역(310)으로 이루어지며, 상기 연결배선은 공통확산영역(310)과 플로팅확산영역(FD)에 각기 형성된 콘택(C34, C32)을 통해 형성된다.Importantly, the connection node includes a common diffusion region 310 of the first reset transistor Rx1 and the second reset transistor Rx2, and the connection wiring is connected to the common diffusion region 310 and the floating diffusion region FD. It is formed through the contacts C34 and C32 respectively formed.
플로팅확산영역(FD)에는 또 다른 콘택(C31)이 형성되고, 이 콘택과 드라이브트랜지스터(Dx)의 게이트에 형성된 콘택을 통해 연결배선이 형성되어 상호 전기적 접속된다.Another contact C31 is formed in the floating diffusion region FD, and a connection wiring is formed through the contact and the contact formed in the gate of the drive transistor Dx to be electrically connected to each other.
이상에서 설명한 실시예들은 트랜스퍼트랜지스터, 리셋트랜지스터, 드라이브트랜지스터 및 셀레트트랜지스터로 이루어지는 통상의 4트랜지스터 구성 단위화소에서 설명된 것으로서, 이밖에 포토다이오드, 플로팅확산영역 및 이들 사이에 형성된 트랜스퍼게이트를 갖는 모든 구조의 단위화소에서 작용이 가능하다.The embodiments described above are described in the conventional four-transistor component unit consisting of a transfer transistor, a reset transistor, a drive transistor, and a celet transistor, and in addition, all the elements having a photodiode, a floating diffusion region, and a transfer gate formed therebetween. It can work in the unit pixel of the structure.
이렇듯, 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As such, the present invention is not limited to the above-described embodiments and the accompanying drawings, and various changes, modifications, and changes are possible in the art without departing from the spirit of the present invention. It will be apparent to those who have knowledge.
본 발명은 포토다이오드의 리셋동작에서 잔여 전자의 제거효율을 증대시켜 암전류를 감소시킴으로써 보다 정확한 이미지재현이 가능하고 다이내믹 레인지가 증가하며, 또한 포토다이오드의 리셋 경로상에 플로팅확산영역이 존재하지 않도록 하여 이미지 왜곡을 막는 효과가 있다.The present invention increases the removal efficiency of residual electrons in the reset operation of the photodiode, thereby reducing the dark current, so that more accurate image reproduction is possible, the dynamic range is increased, and there is no floating diffusion region on the reset path of the photodiode. It has the effect of preventing image distortion.
도 1a는 종래기술에 따른 CMOS 이미지센서에서 단위화소의 구성을 도시한 회로도,1A is a circuit diagram showing the configuration of a unit pixel in a CMOS image sensor according to the prior art;
도 1b는 종래기술에 따른 CMOS 이미지센서에서 단위화소의 레이아웃을 도시한 도면,1B is a diagram illustrating a layout of unit pixels in a CMOS image sensor according to the related art;
도 2a는 본 발명의 제1실시예에 따른 CMOS 이미지센서에서 단위화소의 구성을 도시한 회로도,2A is a circuit diagram showing the configuration of unit pixels in a CMOS image sensor according to a first embodiment of the present invention;
도 2b는 본 발명의 제1실시예에 따른 CMOS 이미지센서에서 단위화소의 레이아웃을 도시한 도면, 2B is a view showing the layout of unit pixels in a CMOS image sensor according to a first embodiment of the present invention;
도 3a는 본 발명의 제2실시예에 따른 CMOS 이미지센서에서 단위화소의 구성을 도시한 회로도,3A is a circuit diagram showing the configuration of unit pixels in a CMOS image sensor according to a second embodiment of the present invention;
도 3b는 본 발명의 제2실시예에 따른 CMOS 이미지센서에서 단위화소의 레이아웃을 도시한 도면. 3B is a diagram illustrating a layout of unit pixels in a CMOS image sensor according to a second embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing
PD : 포토다이오드PD: Photodiode
Tx : 트랜스퍼 트랜지스터Tx: transfer transistor
FD : 플로팅확산영역FD: Floating Diffusion Area
Rx1 : 제1리셋트랜지스터Rx1: First reset transistor
Rx2 : 제2리셋트랜지스터Rx2: 2nd reset transistor
Dx : 드라이브 트랜지스터Dx: drive transistor
Sx : 셀렉트 트랜지스터Sx: Select Transistor
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0098455A KR100518888B1 (en) | 2003-12-29 | 2003-12-29 | Unit pixel of CMOS image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0098455A KR100518888B1 (en) | 2003-12-29 | 2003-12-29 | Unit pixel of CMOS image sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050067471A KR20050067471A (en) | 2005-07-04 |
KR100518888B1 true KR100518888B1 (en) | 2005-09-30 |
Family
ID=37258127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0098455A KR100518888B1 (en) | 2003-12-29 | 2003-12-29 | Unit pixel of CMOS image sensor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100518888B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101241487B1 (en) * | 2011-04-11 | 2013-03-11 | 엘지이노텍 주식회사 | Pixel, pixel array, image sensor including the same and method for operating the image sensor |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100977834B1 (en) * | 2007-12-31 | 2010-08-25 | 인제대학교 산학협력단 | ???? Image Sensor with Wide Dynamic Range |
-
2003
- 2003-12-29 KR KR10-2003-0098455A patent/KR100518888B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101241487B1 (en) * | 2011-04-11 | 2013-03-11 | 엘지이노텍 주식회사 | Pixel, pixel array, image sensor including the same and method for operating the image sensor |
Also Published As
Publication number | Publication date |
---|---|
KR20050067471A (en) | 2005-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9991306B2 (en) | Hybrid bonded image sensor and method of operating such image sensor | |
US9602750B2 (en) | Image sensor pixels having built-in variable gain feedback amplifier circuitry | |
US8035171B2 (en) | CMOS image sensor | |
KR100834424B1 (en) | Image sensor | |
US6618083B1 (en) | Mismatch-independent reset sensing for CMOS area array sensors | |
US6248991B1 (en) | Sequential correlated double sampling technique for CMOS area array sensors | |
US9596426B2 (en) | Imaging device, imaging system, and method for driving imaging device | |
JP4655898B2 (en) | Solid-state imaging device | |
JP6238558B2 (en) | Imaging device and imaging system. | |
US11037977B2 (en) | Stacked image sensor capable of simultaneous integration of electrons and holes | |
KR20070016382A (en) | Correlated double sampling circuit and cmos image sensor having the same | |
KR101003246B1 (en) | CMOS image sensor | |
KR100298199B1 (en) | A unit pixel of a CMOS image sensor having a PIN diode | |
KR100873280B1 (en) | Unit pixel in cmos image sensor with improved reset transistor | |
KR100518888B1 (en) | Unit pixel of CMOS image sensor | |
KR100303773B1 (en) | A unit pixel of a CMOS image sensor having a p < th > | |
KR100532286B1 (en) | Cmos image sensor with new unit pixel | |
KR100298198B1 (en) | A unit pixel of a CMOS image sensor having a Schottky diode | |
KR20030084489A (en) | Unit pixel having different reset transistor in cmos image sensor | |
KR100460760B1 (en) | Unit Pixel with improved fill factor and dark signal property in cmos image sensor | |
KR100623347B1 (en) | Image sensor for minimizing variation of control signal level | |
KR100444494B1 (en) | Unit Pixel with improved property in cmos image sensor | |
JP2004104116A (en) | Imaging apparatus | |
KR100660335B1 (en) | Cmos image sensor and method for manufacturing the same | |
KR20020034316A (en) | Image sensor having dual gate oxide layer beneath drive transistor gate and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110830 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20120830 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |