KR100518828B1 - MEMS structure for metal interconnection and fabrication method thereof - Google Patents

MEMS structure for metal interconnection and fabrication method thereof Download PDF

Info

Publication number
KR100518828B1
KR100518828B1 KR10-2003-0068181A KR20030068181A KR100518828B1 KR 100518828 B1 KR100518828 B1 KR 100518828B1 KR 20030068181 A KR20030068181 A KR 20030068181A KR 100518828 B1 KR100518828 B1 KR 100518828B1
Authority
KR
South Korea
Prior art keywords
metal
seed layer
substrate
manufacturing
plating
Prior art date
Application number
KR10-2003-0068181A
Other languages
Korean (ko)
Other versions
KR20050032171A (en
Inventor
심동식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0068181A priority Critical patent/KR100518828B1/en
Publication of KR20050032171A publication Critical patent/KR20050032171A/en
Application granted granted Critical
Publication of KR100518828B1 publication Critical patent/KR100518828B1/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095Interconnects
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055Grooves
    • B81C1/00063Trenches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)

Abstract

소자간 전기적 연결라인을 형성하는 MEMS 구조물의 제조 방법이 개시된다. 본 제조 방법은, 기판 상부 표면 전체에 씨드층(seed layer)을 증착하는 단계, 씨드층 상부 전면에 제1메탈을 도금하여 메탈 박막을 제작하는 단계, 씨드층 하부의 기판 소정 영역을 에칭하여 적어도 하나의 관통홀(via hole)을 제작하는 단계, 각 관통홀 내에 제2메탈을 도금하여 기판 양면의 소자를 전기적으로 연결하는 메탈 연결라인을 제작하는 단계, 및 씨드층 및 메탈 박막을 제거하는 단계를 포함한다. 이에 따라, 보이드 및 빈틈이 생기지 않는 메탈 연결라인이 형성된 MEMS 구조물을 제조할 수 있다.Disclosed is a method of manufacturing a MEMS structure for forming an electrical connection line between devices. The manufacturing method includes depositing a seed layer on the entire upper surface of the substrate, forming a metal thin film by plating a first metal on the entire upper surface of the seed layer, and etching a predetermined region of the substrate under the seed layer to at least Manufacturing a through hole, plating a second metal in each through hole, manufacturing a metal connection line electrically connecting the devices on both sides of the substrate, and removing the seed layer and the metal thin film. It includes. Accordingly, it is possible to manufacture a MEMS structure in which a metal connection line is formed without voids and gaps.

Description

소자간 연결라인으로 사용되는 MEMS구조물 및 그 제조 방법 { MEMS structure for metal interconnection and fabrication method thereof }MEMS structure used as interconnection line between devices and manufacturing method thereof MEMS structure for metal interconnection and fabrication method

본 발명은 초소형미세가공시스템(Micro Electro-Mechanical System : 이하 "MEMS") 구조물 및 그 제조 방법에 관한 것으로, 보다 상세하게는 기판 양면의 외부소자들을 전기적으로 연결시키는 MEMS 구조물 및 그 제조 방법에 관한 것이다.The present invention relates to a micro electro-mechanical system (hereinafter referred to as "MEMS") structure and a manufacturing method thereof, and more particularly, to a MEMS structure for electrically connecting external elements on both sides of a substrate and a method for manufacturing the same. will be.

MEMS란 Micro Electro-Mechanical System의 머릿글자로 반도체 가공방법을 응용해 미세기계구조를 가공하는 기술 또는 가공된 제품을 지칭한다. 이를 이용하면 수㎛ 이하의 초미세구조를 지닌 기계·장비를 설계할 수 있다는 점에서, 전자·기계·의료·방산 등 전 산업 분야에 엄청난 변혁을 불러올 것으로 예측되어, 세계 각국은 MEMS를 전략산업으로 육성하고 있다.MEMS stands for Micro Electro-Mechanical System, and refers to a technology or processed product that processes a micromechanical structure using a semiconductor processing method. In this regard, the design of machinery and equipment with ultra-fine structures of several micrometers or less is expected to bring about tremendous changes in all industries including electronics, machinery, medical, and defense. Is nurturing.

특히 전자 분야에 있어서, 휴대폰과 같은 초소형, 초경량 제품을 개발하고자 하는 경우, MEMS 기술을 활용할 수 있다. 즉, MEMS 기술을 이용하여 제조된 압전 박막 공진 소자(Film Bulk Acoustic Resonator : 이하 "FBAR"이라 함)을 필터 및 듀플렉서로 사용할 수 있다. In particular, in the electronic field, MEMS technology may be used to develop ultra-small and ultra-light products such as mobile phones. That is, a piezoelectric thin film resonator manufactured by using MEMS technology (Film Bulk Acoustic Resonator: referred to as "FBAR") can be used as a filter and duplexer.

FBAR은 최소한의 비용으로 대량 생산이 가능하며, 최소형으로 구현할수 있다는 장점이 있다. 또한, 필터의 주요한 특성인 높은 품질계수(Quality Factor: Q)값을 구현하는 것이 가능하고, 마이크로주파수 대역에서도 사용이 가능하며, 특히 PCS(Personal Communication System)와 DCS(Digital Cordless System) 대역까지도 구현할수 있는 장점을 가지고 있다.FBAR can be mass-produced with minimal cost and has the advantage of being implemented in the smallest size. In addition, it is possible to realize a high quality factor (Q) value, which is the main characteristic of the filter, and to be used in the micro frequency band, and particularly to the personal communication system (PCS) and digital cordless system (DCS) bands. It has the advantage of being able to.

일반적으로 FBAR소자는 기판상에 하부전극, 압전층(Piezoelectric layer) 및 상부전극을 차례로 적층하여 구현한다. 그 동작원리는 전극에 전기적에너지를 인가하여 압전층내에 시간적으로 변화하는 전계를 유기하고, 이 전계는 압전층내에서 적층공진부의 진동방향과 동일한 방향으로 음향파(Bulk Acoustic Wave)를 유발시켜 공진을 발생시키는 것이다. In general, the FBAR device is implemented by sequentially stacking a lower electrode, a piezoelectric layer, and an upper electrode on a substrate. The operation principle is to apply electric energy to the electrode to induce an electric field that changes in time in the piezoelectric layer, and this electric field causes a resonance in the piezoelectric layer by inducing the acoustic wave in the same direction as the vibration direction of the laminated resonance part. To generate.

한편, 이러한 FBAR과 같은 MEMS 구조물을 제조하는 경우, 하나의 기판 상에서 수개의 소자를 집속시켜 하나의 단일 칩으로 구현함으로써 그 크기를 더 줄일 수도 있다. 이러한 경우, 각 소자를 외부전극 단자와 전기적으로 연결시키는 메탈 연결라인 (metal line)을 제작함으로써, 전계를 인가하여 각 소자를 작동하게 만들 수 있다.On the other hand, when manufacturing such a MEMS structure, such as FBAR, it is possible to further reduce the size by concentrating several devices on one substrate to implement as a single chip. In this case, by fabricating a metal line (electric line) that electrically connects each device with the external electrode terminal, each device can be made to operate by applying an electric field.

도 1은 커패시터와 집속된 FBAR을 이러한 MEMS 구조물의 일예로써 제시하고 있다. 도면에 따르면, 에어갭(air gap)형 FBAR(10)과 외부 전극 단자(20)를 MEMS 구조물(100)이 전기적으로 연결하고 있다. 도면에서, MEMS 구조물은 기판(110)과 기판 내부를 관통하는 메탈 연결라인(150)으로 구성되며, FBAR(10)은 하부전극(11), 압전층(12) 및 상부전극(13)이 차례로 적층된 상태로 기판(110)부분과 일정거리 이격되어 에어갭을 가지게 된다. 한편, 에어갭 내부에서 기판(110)상에 별도의 메탈층(14)이 위치하여 하부전극(11)과 함께 커패시터의 역할을 하게 된다.Figure 1 shows a capacitor and focused FBAR as an example of such a MEMS structure. According to the drawing, the air gap type FBAR 10 and the external electrode terminal 20 are electrically connected to the MEMS structure 100. In the drawing, the MEMS structure is composed of a substrate 110 and a metal connection line 150 penetrating through the substrate, and the FBAR 10 includes the lower electrode 11, the piezoelectric layer 12, and the upper electrode 13 in turn. In the stacked state, the substrate 110 is spaced apart from the predetermined distance to have an air gap. Meanwhile, a separate metal layer 14 is disposed on the substrate 110 in the air gap to serve as a capacitor together with the lower electrode 11.

도면에서, 양측의 외부 단자(20a, 20c)에 전계가 인가되면, 메탈 연결라인(150)을 통해 FBAR(10)의 상하부전극(13, 11)에 전계가 인가된다. 상하부전극(13, 11)에 전계가 인가되면, 그 사이에 위치하는 압전층(12)이 압전현상을 일으켜 공진하게 된다.In the drawing, when an electric field is applied to the external terminals 20a and 20c on both sides, an electric field is applied to the upper and lower electrodes 13 and 11 of the FBAR 10 through the metal connection line 150. When an electric field is applied to the upper and lower electrodes 13 and 11, the piezoelectric layer 12 positioned therebetween causes a piezoelectric phenomenon to resonate.

이때, 중간의 외부단자(20b)에 전계가 인가되면, 기판(110)상부에 증착된 메탈층(14)에 전계가 인가되어, 하부전극(11)과 함께 커패시터로써 작동하게 된다.At this time, when an electric field is applied to the intermediate external terminal 20b, an electric field is applied to the metal layer 14 deposited on the substrate 110 to operate as a capacitor together with the lower electrode 11.

한편, 도 2는 이러한 FBAR 제조 과정에서 외부전극(20a, 20b, 20c)과의 연결을 이루는 MEMS 구조물(100) 부분에 대한 종래의 제조방법을 단계적으로 도시한 단면도이다. On the other hand, Figure 2 is a cross-sectional view showing a conventional manufacturing method for the portion of the MEMS structure 100 forming the connection with the external electrodes (20a, 20b, 20c) in the FBAR manufacturing process.

먼저, 통상적인 실리콘 기판(51)상에 포토레지스트(photoresist)막을 증착한 후, 기판(51)의 소정 부분을 식각하여 수개의 관통 홀(hole: 52)을 제작한다(도 2의 (a) 및 (b)). First, a photoresist film is deposited on a conventional silicon substrate 51, and then a predetermined portion of the substrate 51 is etched to produce several through holes 52 (FIG. 2A). And (b)).

다음으로, 관통홀(52)의 내부 및 기판(51) 전면에 씨드층(53)을 증착시킨다(도 2의 (c)). 씨드층(53)은 후술하는 단계에서 도금을 하기 위한 것으로, 바람직하게는, 씨드층(53)으로 크롬(Cr) 및/또는 금(Au)을 사용할 수 있으나, 이에 한정되지는 않는다.Next, the seed layer 53 is deposited on the inside of the through hole 52 and on the entire surface of the substrate 51 (FIG. 2C). The seed layer 53 is used for plating in a step to be described later, and preferably, chromium (Cr) and / or gold (Au) may be used as the seed layer 53, but is not limited thereto.

다음으로, 씨드층(53) 상에 동(Cu)판을 이용하여 도금을 하여, 관통홀(52)의 내부를 채우게 된다(도 2의 (d)). 마지막으로, CMP 공정을 이용하여 기판 상하부에 형성된 도금부분을 제거하고 나면, 도 2의 (e)와 같은 구조물이 최종 완성된다. 도면에서와 같이, 각 관통홀(52)들은 도금(54)으로 채워져 기판 상하부를 전기적으로 연결시킬 수 있게 된다. 이와 같이 요철 형태의 기판상에 도금을 하는 방식을 다마신(damascene) 방법이라고 한다.Next, plating is performed on the seed layer 53 using a copper (Cu) plate to fill the inside of the through hole 52 (FIG. 2 (d)). Finally, after removing the plating portion formed on the upper and lower substrates by using the CMP process, the structure as shown in (e) of FIG. 2 is finally completed. As shown in the figure, each of the through holes 52 is filled with the plating 54 to electrically connect the upper and lower portions of the substrate. Thus, the plating method on the uneven | corrugated board | substrate is called the damascene method.

하지만, 이러한 다마신 방법으로 도금을 하는 경우, 그 도금방법이 복잡하여 정밀한 제어가 어렵고, 각 씨드층(기판 상부의 씨드층 및 관통홀 내부의 씨드층)에서의 도금속도가 각각 달라서, 도 2의 (d) 및 (e)와 같이 관통홀 내부를 완전히 채우지 못하고 약간씩 틈(52)이 생기거나, 관통홀(52)내부의 메탈 연결라인(54)이 일정부분 서로 접속하여 보이드(void: 52a)를 형성할 수도 있게 된다. However, when plating by such damascene method, the plating method is complicated and precise control is difficult, and the plating speed in each seed layer (seed layer on the upper substrate and seed layer inside the through hole is different, respectively, FIG. 2). As shown in (d) and (e) of the through-hole, the gap 52 is slightly filled up, or the metal connection line 54 inside the through-hole 52 is connected to each other at a predetermined portion of the void. 52a) can also be formed.

보이드(52a)가 생긴 경우, 보이드 내부의 불순물이 녹이 슬어 기기의 고장을 불러오거나, 외부인가 전류에 가열되어 파손될 수 있다는 문제점이 있다. 한편, 틈(52)이 생긴 경우에는, 외부로부터 미세한 먼지등이 유입되어 소자 내부에 들어가게 됨으로써, 소자의 오동작을 일으킬 수 있다는 문제점이 있다.When the voids 52a are generated, impurities inside the voids may rust and cause a malfunction of the device, or may be damaged by being heated by an external applied current. On the other hand, in the case where the gap 52 is formed, fine dust or the like is introduced from the outside and enters the inside of the device, thereby causing a malfunction of the device.

또한, CMP 공정을 사용한다는 점에서, 공정이 복잡해진다는 문제점이 있다. In addition, there is a problem that the process is complicated in that the CMP process is used.

본 발명은 이러한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 보이드 및 틈이 없이 완전히 채워진 메탈 연결라인이 형성된 MEMS 구조물 및 그 제조 방법을 제공함에 있다. SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and an object of the present invention is to provide a MEMS structure in which a metal connection line is completely filled without voids and gaps, and a manufacturing method thereof.

본 발명에 따른 MEMS 구조물의 제조 방법은, (a) 기판 상부 표면 전체에 씨드층(seed layer)을 증착하는 단계, (b) 상기 씨드층 상부 전면에 제1메탈을 도금하여 메탈 박막을 제작하는 단계, (c) 상기 씨드층 하부의 기판 소정 영역을 에칭하여 적어도 하나의 관통홀을 제작하는 단계, (d) 상기 적어도 하나의 관통홀 내에 제2메탈을 도금하여 상기 기판 상하면에 접속된 외부소자를 전기적으로 연결하는 메탈 연결라인을 제작하는 단계, 및 (e) 상기 씨드층 및 상기 메탈 박막을 제거하는 단계를 포함한다.Method of manufacturing a MEMS structure according to the present invention, (a) depositing a seed layer (seed layer) on the entire upper surface of the substrate, (b) plating a first metal on the upper surface of the seed layer to produce a metal thin film (C) etching at least a predetermined area of the substrate under the seed layer to produce at least one through hole; (d) an external element connected to upper and lower surfaces of the substrate by plating a second metal in the at least one through hole; Producing a metal connection line for electrically connecting a, and (e) removing the seed layer and the metal thin film.

이 때, 상기 (a)단계는, 상기 씨드층 상에 박리제를 코팅하는 단계를 더 포함함으로써 메탈 박막 제거를 보다 용이하게 할 수도 있다.In this case, step (a) may further facilitate the removal of the metal thin film by further comprising the step of coating a release agent on the seed layer.

한편, 본 발명의 또다른 실시예로써, 기판 상부 표면의 소정 영역을 식각하여 적어도 하나의 트렌치(trench)를 제작하는 단계, 상기 트렌치 및 상기 기판 상부 표면에 씨드층을 증착하는 단계, 상기 씨드층 상에 제1메탈을 도금하는 단계, 상기 적어도 하나의 트렌치 하부에 위치하는 기판을 에칭하는 단계, 상기 에칭된 기판 영역내에 제2메탈을 도금하는 단계, 및 상기 제1메탈 중 상기 트렌치 상에 존재하는 부분만 남기고 나머지 부분을 식각하여 메탈 연결라인을 제작하는 단계를 포함하는 MEMS 구조물 제조 방법이 제공된다. On the other hand, according to another embodiment of the present invention, etching a predetermined region of the upper surface of the substrate to produce at least one trench (trench), depositing a seed layer on the trench and the upper surface of the substrate, the seed layer Plating a first metal on the substrate, etching a substrate positioned below the at least one trench, plating a second metal in the etched substrate region, and present on the trench of the first metal Provided is a method of manufacturing a MEMS structure, including the step of manufacturing a metal connection line by etching the remaining portion leaving only a portion thereof.

이러한 방법으로 제조된 MEMS 구조물은, 소정 영역을 관통하는 적어도 하나의 관통홀이 형성된 기판, 및 상기 적어도 하나의 관통홀의 내부에 채워진 메탈 연결라인을 포함하며, 상기 메탈 연결라인은, 상기 기판의 상하면에 외부소자가 접속된 경우, 각 소자를 전기적으로 연결시키는 역할을 하게 된다. The MEMS structure manufactured by this method includes a substrate having at least one through hole penetrating a predetermined region, and a metal connecting line filled in the at least one through hole, wherein the metal connecting line is formed on upper and lower surfaces of the substrate. When an external device is connected to the device, the device serves to electrically connect each device.

이하에서, 첨부한 도면을 참조하여 본 발명을 자세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 3은 본 발명의 일실시예로써, 도 1의 MEMS 구조물(100)제조 방법을 단계적으로 도시한 도면이다. 도면에 따르면, 먼저, 기판(110) 상부 표면 전면에 씨드층(120)을 증착한다(도 3의 (a)). 기판(110)은 통상적인 실리콘 기판을 사용할 수 있고, 씨드층(120)도 상술한 바와 같이 크롬, 금 등을 사용할 수 있다. 또한, 씨드층(120)은 thermal evaporator를 사용하여 증착시킬 수도 있다.3 is a diagram illustrating a method of manufacturing the MEMS structure 100 of FIG. 1 according to one embodiment of the present invention. According to the drawing, first, the seed layer 120 is deposited on the entire surface of the upper surface of the substrate 110 (FIG. 3A). The substrate 110 may use a conventional silicon substrate, and the seed layer 120 may also use chromium, gold, or the like as described above. In addition, the seed layer 120 may be deposited using a thermal evaporator.

다음으로, 씨드층(120) 상에 제1메탈을 전기도금하여, 메탈 박막(130)을 제작한다(도 3의 (b)). 제1메탈로는 동판(Cu plate)을 사용할 수 있다. 메탈 박막(130)은 후술하는 단계에서, 기판(110)식각시 씨드층(120)이 뒤틀리거나, 찢어지는 것을 방지하는 지지대 역할을 하는 부분이다.Next, the first metal is electroplated on the seed layer 120 to prepare a metal thin film 130 (FIG. 3B). As the first metal, a Cu plate may be used. The metal thin film 130 is a portion that serves as a support to prevent the seed layer 120 from being warped or torn during the etching of the substrate 110.

다음으로, 하부의 기판(110)의 소정 부분을 식각하여, 적어도 하나의 관통홀(140)을 형성한다(도 3의 (c)). 이 때, 식각 방법은 습식 에칭(wet etching) 방법 및 건식 에칭(dry etching) 방법 중 어느 하나를 사용할 수 있다. 습식 에칭 방법이란 초산수용액, 불화수소산, 인산수용액등의 화학 용액을 이용하여 식각하는 방법이고, 건식 에칭방법은 가스(gas), 플라즈마(plasma), 이온빔(ion beam)등을 이용하여 식각하는 방법이다.Next, a predetermined portion of the lower substrate 110 is etched to form at least one through hole 140 (FIG. 3C). In this case, the etching method may be any one of a wet etching method and a dry etching method. The wet etching method is a method of etching using a chemical solution such as acetic acid solution, hydrofluoric acid, aqueous solution of phosphate, etc., and the dry etching method is a method of etching using gas, plasma, ion beam, etc. to be.

그리고 나서, 형성된 관통홀(140)내부에 제2메탈을 채워넣어 메탈 연결 라인(150)을 제작한다(도 3의 (d)). 이 때, 씨드층(120) 및 메탈 박막(130)이 메탈 연결 라인(150)형성시의 씨드(seed) 역할을 한다. 한편, 제1메탈 및 제2메탈은 설명의 편의상 구분하였으나, 실질적으로 같은 물질(예로써, Cu)을 사용할 수도 있다.Then, the metal connection line 150 is manufactured by filling the second metal into the formed through hole 140 (FIG. 3 (d)). In this case, the seed layer 120 and the metal thin film 130 play a role in forming the metal connection line 150. Meanwhile, the first metal and the second metal are classified for convenience of description, but may substantially use the same material (for example, Cu).

최종적으로, 씨드층(120) 및 메탈 박막(130)을 식각하고 나면, 기판(110) 상하를 연결하는 적어도 하나의 메탈 연결라인(150)이 형성된 MEMS 구조물(100)이 완성된다(도 3의 (e)). 메탈 박막(130)을 식각하는 방법은 여러가지가 있을 수 있으나, 박리제를 이용하여 간단하게 제거하는 것이 바람직하다. 즉, 메탈 박막(130)을 도금하기 전 단계에서 박리제(미도시)를 씨드층(120)상에 도포하면, 메탈 박막(130)을 쉽게 제거할 수 있게 된다.Finally, after etching the seed layer 120 and the metal thin film 130, the MEMS structure 100 having at least one metal connection line 150 connecting the upper and lower substrates 110 is completed (see FIG. 3). (e)). There may be various methods of etching the metal thin film 130, but it is preferable to simply remove the metal thin film 130 using a release agent. That is, when the release agent (not shown) is applied on the seed layer 120 in the step before plating the metal thin film 130, the metal thin film 130 may be easily removed.

이에 따르면, 메탈 연결라인(150) 제작은 기존의 다마신(damascene)방법과 달리 메탈을 채워넣는 방법을 사용하므로, 도 2에서 나타나는 보이드(52a) 및 틈(52)이 생길 가능성이 적어지게 된다. 틈(52)이 생기게 되면, 상술한 바와 같이 미세한 먼지가 유입되거나, 습기가 들어와서 소자가 파손될 가능성이 있는데, 본 발명에 따르면, 이러한 틈이 생기지 않도록 관통홀을 완전히 채움으로써, 밀봉상태(hermetic)로 만들 수 있게 된다. According to this, since the metal connection line 150 is manufactured using a metal filling method unlike the conventional damascene method, the void 52a and the gap 52 shown in FIG. 2 are less likely to be formed. . When the gap 52 is formed, there is a possibility that the fine dust flows in as described above, or the moisture may enter the device, and according to the present invention, by completely filling the through hole so that such a gap does not occur, the hermetic ) Can be made.

최종 제작된 MEMS 구조물을 살피면, 기판의 소정 영역상에 기판 상하부를 관통하는 메탈 연결라인(150)이 구성되어 있다. 이러한 메탈 연결라인(150)을 사이에 두고 기판 상하부에 집속된 소자들은 전기적으로 상호 통전하게 된다.Looking at the final fabricated MEMS structure, the metal connecting line 150 penetrating the upper and lower substrates on a predetermined region of the substrate is configured. Devices focused on the upper and lower substrates with the metal connection line 150 interposed therebetween are electrically connected to each other.

도 4는, 본 발명의 다른 실시예로써 제시된 MEMS 구조물 제조 방법을 단계적으로 도시하고 있다.Figure 4 illustrates step by step the method of manufacturing a MEMS structure presented as another embodiment of the present invention.

도면에 따르면, 먼저, 기판(200) 상부의 소정 영역을 식각하여 트렌치(trench: 200a)를 제작한다(도 4의 (a)). 트렌치(200a)는 후술하는 단계에서, 메탈 연결라인을 형성하고자 하는 부분에 제작한다.According to the drawing, first, a predetermined region on the substrate 200 is etched to fabricate a trench 200a (FIG. 4A). The trench 200a is fabricated in a portion to form a metal connection line in a step to be described later.

다음으로, 트렌치(200a) 및 기판(200) 상부 표면 전면에 씨드층(210)을 증착한다(도 4의 (b)). 씨드층(210)의 재료 및 증착 방법은 상술한 바와 같다.Next, the seed layer 210 is deposited on the entire surface of the upper surface of the trench 200a and the substrate 200 (FIG. 4B). The material and deposition method of the seed layer 210 are as described above.

그리고 나서, 씨드층(210)을 매개체로 하여 메탈을 도금하여 트렌치(200a) 및 기판(200) 상부 표면 전면을 덮는다(도 4의 (c)).Then, the metal is plated using the seed layer 210 as a medium to cover the entire surface of the trench 200a and the upper surface of the substrate 200 (FIG. 4C).

다음으로, 트렌치(200a) 하부의 기판(200)을 식각하여 관통홀(200b)을 형성한다(도 4의 d). 도면에서, 트렌치(200a)내의 씨드층(210)까지 식각된 것으로 도시하고 있지만, 씨드층(210) 자체도 전도성을 가지는 물질이므로, 반드시 식각할 필요는 없다. 씨드층(210)이 식각된 경우, 후술하는 단계에서 메탈을 채우는 경우, 상부의 메탈부분(220)이 씨드 역할을 한다.Next, the through hole 200b is formed by etching the substrate 200 under the trench 200a (d in FIG. 4). In the drawing, although the seed layer 210 in the trench 200a is illustrated as being etched, the seed layer 210 itself is a conductive material, and thus it is not necessarily etched. When the seed layer 210 is etched, when the metal is filled in the step described later, the upper metal part 220 serves as a seed.

기판(200)내의 식각 영역(200b)을 다시 메탈(220)로 채우고, 상부의 메탈(220)을 제거하고 나면, 최종적으로 도 4의 (e)와 같은 구조물이 완성된다. 도면을 살피면, 씨드층(210)을 제외하고는 도 3의 (e)와 동일한 구조를 가지는 것을 알 수 있다.After the etching region 200b in the substrate 200 is filled with the metal 220 again and the upper metal 220 is removed, a structure as shown in FIG. 4E is finally completed. Looking at the drawing, it can be seen that has the same structure as in (e) of FIG. 3 except for the seed layer 210.

도 4에서 제시된 실시예에 따르면, 기판(200)의 양면으로 메탈 연결 라인(220)을 도금함으로써 도 3의 실시예보다 보이드(52a) 및 틈(52)이 생길 가능성이 더 줄어 들게 된다.According to the embodiment shown in FIG. 4, by plating the metal connection line 220 on both sides of the substrate 200, the possibility of the void 52a and the gap 52 is reduced more than in the embodiment of FIG. 3.

도 3 및 도 4의 제조 방법에 따라, 도 1과 같은 MEMS 소자에서 각 소자간의 전기적 연결을 이루는 구조물을 제조할 수 있다. According to the manufacturing method of FIGS. 3 and 4, in the MEMS device as shown in FIG. 1, a structure for forming an electrical connection between the devices may be manufactured.

이상 설명한 바와 같이, 본 발명에 따르면, MEMS 소자가 수개 이상 집속되는 경우 또는 외부 전극 단자와 MEMS 소자를 연결하는 경우에 사용되는 MEMS 구조물을 간단한 방법으로 제조할 수 있게 된다. 또한, 이러한 MEMS 구조물 제조시 발생하는 보이드 및 틈이 발생하는 가능성을 줄일 수 있어, 구조물의 안정성을 높일 수 있다는 효과도 있다.As described above, according to the present invention, a MEMS structure used when a plurality of MEMS devices are focused or when connecting an external electrode terminal and the MEMS device can be manufactured by a simple method. In addition, it is possible to reduce the possibility of the voids and gaps generated during the manufacturing of the MEMS structure, there is an effect that can increase the stability of the structure.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.In addition, although the preferred embodiment of the present invention has been shown and described above, the present invention is not limited to the specific embodiments described above, but the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Of course, various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

도 1은 기판 양면의 소자를 연결하는 MEMS(Micro ElectroMechanical Systems) 구조물을 사용한 FBAR(Film Bulk Acoustic Resonator)의 단면도,1 is a cross-sectional view of a FBAR (Film Bulk Acoustic Resonator) using a micro electromechanical systems (MEMS) structure connecting the devices on both sides of the substrate

도 2는 도 1의 MEMS 구조물을 제조하는 종래의 방법에 대한 단계별 공정도,2 is a step-by-step process diagram for a conventional method of manufacturing the MEMS structure of FIG.

도 3은 본 발명에 따라 도 1의 MEMS 구조물을 제조하는 방법에 대한 단계별 공정도, 그리고,3 is a step-by-step process diagram for the method of manufacturing the MEMS structure of FIG. 1 according to the present invention, and

도 4는 본 발명의 일실시예로써 제시된 MEMS 구조물 제조 방법에 대한 단계별 공정도이다.Figure 4 is a step-by-step process diagram for the MEMS structure manufacturing method presented as an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110, 200 : 기판 120, 210 : 씨드층(seed layer)110, 200: substrate 120, 210: seed layer

130 : 메탈 박막 150, 220 : 메탈 연결라인130: metal thin film 150, 220: metal connection line

Claims (4)

(a) 기판 상부 표면 전체에 씨드층(seed layer)을 증착하는 단계;(a) depositing a seed layer over the entire top surface of the substrate; (b) 상기 씨드층 상부 전면에 제1메탈을 도금하여 메탈 박막을 제작하는 단계;(b) manufacturing a metal thin film by plating a first metal on the entire upper surface of the seed layer; (c) 상기 씨드층 하부의 기판 소정 영역을 에칭하여 적어도 하나의 관통홀을 제작하는 단계;(c) fabricating at least one through hole by etching a predetermined region of the substrate under the seed layer; (d) 상기 적어도 하나의 관통홀 내에 제2메탈을 도금하여 상기 기판 상하면에 접속된 외부소자를 전기적으로 연결하는 메탈 연결라인을 제작하는 단계;및(d) plating a second metal in the at least one through hole to manufacture a metal connection line electrically connecting external elements connected to upper and lower surfaces of the substrate; and (e) 상기 씨드층 및 상기 메탈 박막을 제거하는 단계;를 포함하는 것을 특징으로 하는 MEMS (Micro ElectroMechanical Systems) 구조물 제조 방법.(E) removing the seed layer and the metal thin film; MEMS structure manufacturing method comprising a. 제1항에 있어서, The method of claim 1, 상기 (a)단계는,In step (a), 상기 씨드층 상에 박리제를 코팅하는 단계;를 더 포함하는 것을 특징으로 하는 MEMS 구조물 제조 방법.Coating a release agent on the seed layer; MEMS structure manufacturing method characterized in that it further comprises. 기판 상부 표면의 소정 영역을 식각하여 적어도 하나의 트렌치(trench)를 제작하는 단계;및Etching at least a portion of the substrate upper surface to fabricate at least one trench; and 상기 트렌치 및 상기 기판 상부 표면에 씨드층을 증착하는 단계;Depositing a seed layer on the trench and the top surface of the substrate; 상기 씨드층 상에 제1메탈을 도금하는 단계;Plating a first metal on the seed layer; 상기 적어도 하나의 트렌치 하부에 위치하는 기판을 에칭하는 단계;Etching the substrate under the at least one trench; 상기 에칭된 기판 영역내에 제2메탈을 도금하는 단계;및 Plating a second metal into the etched substrate region; and 상기 제1메탈 중 상기 트렌치 상에 존재하는 부분만 남기고 나머지 부분을 식각하여 메탈 연결라인을 제작하는 단계;를 포함하는 것을 특징으로 하는 MEMS 구조물 제조 방법.Manufacturing a metal connection line by etching a remaining portion of the first metal while leaving only a portion present on the trench. 삭제delete
KR10-2003-0068181A 2003-10-01 2003-10-01 MEMS structure for metal interconnection and fabrication method thereof KR100518828B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0068181A KR100518828B1 (en) 2003-10-01 2003-10-01 MEMS structure for metal interconnection and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0068181A KR100518828B1 (en) 2003-10-01 2003-10-01 MEMS structure for metal interconnection and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20050032171A KR20050032171A (en) 2005-04-07
KR100518828B1 true KR100518828B1 (en) 2005-10-05

Family

ID=37236746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0068181A KR100518828B1 (en) 2003-10-01 2003-10-01 MEMS structure for metal interconnection and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR100518828B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772918B1 (en) * 2006-12-11 2007-11-02 주식회사 고려반도체시스템 Flux pin hole plate for semiconductor manufacturing apparatus using mems technology and flux pin hole plate using same
CN111438859A (en) * 2020-05-28 2020-07-24 中山大学 Patterned nano array template and preparation method and application thereof

Also Published As

Publication number Publication date
KR20050032171A (en) 2005-04-07

Similar Documents

Publication Publication Date Title
US7982364B2 (en) Surface acoustic wave device and method for manufacturing the same
US6601276B2 (en) Method for self alignment of patterned layers in thin film acoustic devices
CN103296992B (en) Film bulk acoustic resonator structure and manufacturing method thereof
US4642508A (en) Piezoelectric resonating device
US10790798B2 (en) Acoustic resonator and method for manufacturing the same
EP1523096B1 (en) Method for manufacturing a film bulk acoustic resonator
CN112039461B (en) Method for manufacturing bulk acoustic wave resonator
JP2004320784A (en) Air gap type fbar manufactured by using substrate bonding, duplexer, and its manufacturing method
JP4539155B2 (en) Manufacturing method of sensor system
KR100542557B1 (en) Film resonator and Method making film resonator Filter having film resonator
JP5111281B2 (en) Piezoelectric resonator and manufacturing method thereof
CN210444236U (en) FBAR filter
US20060234476A1 (en) Electronic component and method for its production
WO2004088840A1 (en) Piezoelectric thin film device and method of producing the same
JP2007074727A (en) Integrated circuit including acoustic resonator
KR100518828B1 (en) MEMS structure for metal interconnection and fabrication method thereof
JP4504086B2 (en) Manufacturing method of semiconductor device
US8268660B2 (en) Process for fabricating micromachine
JP2006201158A (en) Sensor
US20180019723A1 (en) Bulk acoustic wave filter device
US20100148880A1 (en) Method and System for Forming Resonators Over CMOS
US20160289064A1 (en) Thin Film Encapsulation of Electrodes
JP5621616B2 (en) MEMS switch and manufacturing method thereof
CN111463528B (en) Microstrip line filter, preparation method thereof and MEMS (micro-electromechanical system) sensor
JP5743383B2 (en) Piezoelectric element and method for manufacturing piezoelectric device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080708

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee