KR100518509B1 - Cvd apparatus for deposition of silicon layer - Google Patents
Cvd apparatus for deposition of silicon layer Download PDFInfo
- Publication number
- KR100518509B1 KR100518509B1 KR1019970059407A KR19970059407A KR100518509B1 KR 100518509 B1 KR100518509 B1 KR 100518509B1 KR 1019970059407 A KR1019970059407 A KR 1019970059407A KR 19970059407 A KR19970059407 A KR 19970059407A KR 100518509 B1 KR100518509 B1 KR 100518509B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- gas line
- chemical vapor
- vapor deposition
- deposition apparatus
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
Abstract
본 발명은 웨이퍼에 증착되는 폴리실리콘층의 두께를 균일하게 하는 화학기상증착장치에 관한 것이다. 반응 튜브와 한쪽 끝이 상기 튜브와 연결되는 제1 가스라인과 상기 제1 가스라인의 다른쪽 끝과 연결된 제2 내지 제4의 가스라인을 포함하는 화학기상증착 장치를 제공한다. 여기서, 상기 제2 가스라인은 소오스 가스로서 실란(SiH4) 가스를, 상기 제3 가스라인은 디실란(Si2H6) 가스를, 상기 제4 가스라인은 질소(N2) 가스를 상기 제1 가스라인내로 전달한다. 즉, 제1 가스라인에서 실란 가스, 디실란 가스 및 질소가스가 혼합되어 반응 튜브내로 전달되는 것이다.The present invention relates to a chemical vapor deposition apparatus for uniformizing the thickness of a polysilicon layer deposited on a wafer. Provided is a chemical vapor deposition apparatus comprising a reaction tube and a first gas line, one end of which is connected to the tube, and second to fourth gas lines, which are connected to the other end of the first gas line. Here, the second gas line is a silane (SiH 4 ) gas as a source gas, and the third gas line is disilane (Si 2 H 6 ). Gas, and the fourth gas line delivers nitrogen (N 2 ) gas into the first gas line. That is, in the first gas line, silane gas, disilane gas, and nitrogen gas are mixed and delivered into the reaction tube.
Description
본 발명은 반도체 장치 및 제조방법에 관한 것으로서, 특히 실리콘층의 증착을 위한 화학기상증착장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices and manufacturing methods, and more particularly, to a chemical vapor deposition apparatus for depositing a silicon layer.
스토리지 전극의 제조를 위한 실리콘층의 형성시 그 재료로서 실란(SiH4) 가스 또는 디실란(Si2H6) 가스를 소오스로 하여 사용함이 일반적이다. 그러나, 실란계 가스는 성막 속도가 낮고, 인시츄(in-situ) 도핑시 불순물 가스와 증착될 위치를 놓고 경쟁을 벌인다. 따라서 불순물 가스의 주입량에 따라 성막 속도가 크게 변하기 때문에 두께 조절이 용이하지 않다. 또한, 공정 온도가 높은 단점도 있다. 한편, 디실란 가스를 이용하여 COB(Capacitor On Bitkline) 구조의 스토리지 전극용 콘택홀과 같이 단차가 큰 부위에 실리콘층을 형성하는 경우는 스텝커버리지가 60% 이하의 불량한 실리콘층이 형성되어 보이드(void)가 발생하는 등의 실리콘층의 신뢰성이 저하되는 문제점이 있다.In forming a silicon layer for manufacturing a storage electrode, a silane (SiH 4 ) gas or a disilane (Si 2 H 6 ) gas is generally used as a material. However, the silane-based gas has a low deposition rate and competes with the impurity gas for deposition in-situ doping. Therefore, since the deposition rate is greatly changed depending on the injection amount of the impurity gas, the thickness control is not easy. In addition, there is a disadvantage that the process temperature is high. On the other hand, when a silicon layer is formed in a large step portion such as a storage electrode contact hole of a COB (Capacitor On Bitkline) structure using disilane gas, a poor silicon layer having a step coverage of 60% or less is formed and voids ( There is a problem that the reliability of the silicon layer, such as void), is lowered.
상기 문제점을 해결하기 위하여 실란 가스와 디실란 가스를 혼합하여 사용하여 실리콘층을 제조하는 방법에 관한 발명이 본 출원인에 의해 제안되었다(출원번호 제96-036138호). In order to solve the above problem, an invention regarding a method of manufacturing a silicon layer using a mixture of silane gas and disilane gas has been proposed by the present applicant (Application No. 96-036138).
한편, 상기 실리콘층의 제조는 주로 화학기상증착의 방법에 따른다. 즉, 실란 가스, 디실란 가스, 불순물 가스 및 캐리어 가스를 튜브 내로 각각 주입하여 인 시츄 실리콘층을 형성한다. 이때, 디실란 가스는 반응성이 워낙 좋아 가스가 주입됨과 동시에 가스 흐름에 가까운 웨이퍼면부터 급격하게 증착된다. On the other hand, the production of the silicon layer mainly depends on the method of chemical vapor deposition. That is, silane gas, disilane gas, impurity gas and carrier gas are respectively injected into the tube to form an in-situ silicon layer. At this time, the disilane gas is so reactive that the gas is injected and rapidly deposited from the wafer surface close to the gas flow.
이를 상세히 설명하자면, 예를 들어 수직형 화학기상증착장치의 경우 튜브 아래쪽에서 유입된 디실란 가스가 수직으로 상승한 후 아래로 다시 내려오면서 웨이퍼들에 차례로 증착된다. 디실란 가스의 반응 속도는 매우 빠르므로 가스 흐름에 먼저 접촉하게 되는 튜브의 상부면에 장착된 웨이퍼 면에는 급격하게 많은 양의 실리콘이 증착되어 폴리실리콘층의 두께가 높게 형성되고, 반면에 아래쪽 웨이퍼의 경우는 도달되는 가스의 양이 적어 형성되는 폴리실리콘층이 얇게 되므로 전체적인 균일도가 나빠지는 문제점이 있다. To explain this in detail, for example, in the case of a vertical chemical vapor deposition apparatus, the disilane gas introduced from the bottom of the tube rises vertically and then comes down again and is deposited on the wafers in turn. Since the reaction rate of the disilane gas is very fast, a large amount of silicon is deposited on the wafer surface mounted on the upper surface of the tube which comes into contact with the gas flow first, so that the thickness of the polysilicon layer is high, whereas the lower wafer In the case of a small amount of gas to be reached is a polysilicon layer formed is thin, there is a problem that the overall uniformity worsens.
이를 개선하기 위해 튜브의 체적을 줄이거나, 웨이퍼를 회전시키는 등의 방법을 사용하였다. 그러나, 튜브의 체적을 줄일 경우는 보트(boat)와 튜브 사이의 간격이 좁아져 보트와 튜브가 부딪치게 되어 그 결과 파티클이 발생한다. 또한, 증착시 웨이퍼를 회전시켜 균일도를 개선한다 하더라도 균일도가 2.0% 이하로 만족할 만한 결과를 얻을 수 없고, 회전장치를 추가로 설치해야 하므로 비용 상승이 야기된다. To improve this, a method such as reducing the volume of the tube or rotating the wafer was used. However, if the volume of the tube is reduced, the gap between the boat and the tube becomes narrow and the boat and the tube collide, resulting in particles. In addition, even if the uniformity is improved by rotating the wafer during deposition, the uniformity may not be satisfactorily achieved by 2.0% or less, and a cost increase is caused because additional rotating devices are required.
본 발명이 이루고자 하는 기술적 과제는 상기 문제점을 해결하여 균일도가 뛰어난 실리콘층의 제조를 위한 화학기상증착장치를 제공하는 것이다. The technical problem to be achieved by the present invention is to provide a chemical vapor deposition apparatus for the production of a silicon layer excellent in uniformity by solving the above problems.
상기 과제를 이루기 위하여 본 발명에서는, 반응 튜브와 한쪽 끝이 상기 튜브와 연결되는 제1 가스라인과 상기 제1 가스라인의 다른쪽 끝과 병렬 연결된 제2 내지 제4의 가스라인을 포함하는 화학기상증착 장치를 제공한다. 여기서, 상기 제2 가스라인은 소오스 가스로서 실란(SiH4) 가스를, 상기 제3 가스라인은 디실란(Si2H6) 가스를, 상기 제4 가스라인은 질소(N2) 가스를 상기 제1 가스라인내로 전달한다. 즉, 제1 가스라인에서 실란 가스, 디실란 가스 및 질소가스가 혼합되어 반응 튜브내로 전달되는 것이다.In order to achieve the above object, in the present invention, a chemical vapor phase comprising a reaction tube and one end of the first gas line connected to the tube and second to fourth gas lines connected in parallel with the other end of the first gas line. Provided is a deposition apparatus. Here, the second gas line is a silane (SiH 4 ) gas as a source gas, and the third gas line is disilane (Si 2 H 6 ). Gas, and the fourth gas line delivers nitrogen (N 2 ) gas into the first gas line. That is, in the first gas line, silane gas, disilane gas, and nitrogen gas are mixed and delivered into the reaction tube.
본 발명에 있어서, 도핑(doping)용 불순물 가스를 상기 실란 가스 및 디실란 가스 주입과 동시에 인시츄 도핑하여 형성할 수 있도록 하기 위하여, 도핑용 불순물 가스를 전달하는 제5 가스라인을 제1 가스라인에 병렬 연결하거나 또는 반응 튜브에 직접 연결할 수도 있다. 상기 도핑용 불순물 가스는 인화수소(PH3), 희석된 인화수소(PH3), 비화수소(AsH3), 희석된 비화수소(AsH3), 희석된 붕소중 어느 하나를 사용하는 것이 바람직하다.In the present invention, in order to be formed by in-situ doping the doping impurity gas at the same time as the silane gas and disilane gas injection, the fifth gas line for delivering the doping impurity gas to the first gas line May be connected in parallel or directly to the reaction tube. The doping impurity gas may be any one of hydrogen phosphide (PH 3 ), diluted hydrogen phosphide (PH 3 ), hydrogen arsenide (AsH 3 ), diluted hydrogen arsenide (AsH 3 ), and dilute boron. .
상기 본 발명의 기술적 과제를 이루기 위하여 본 발명은 또한, 반응 튜브와 한쪽 끝이 상기 튜브와 연결되는 제1 및 제2 가스라인과 상기 제1 가스라인의 다른쪽 끝과 병렬 연결된 제3 및 제4 가스라인을 포함하는 것을 특징으로 하는 화학기상증착 장치를 제공한다. 여기서, 상기 제1 가스라인은 상기 제3 가스라인이 전달하는 디실란 가스와 상기 제4 가스라인이 전달하는 질소 가스의 혼합물을 상기 반응 튜브내로 주입하는 것이 특징이고, 상기 제2 가스라인은 실란 가스를 반응 튜브내로 전달하는 것을 특징으로 한다. In order to achieve the technical object of the present invention, the present invention also, the first and second gas lines and one end of the reaction tube and one end connected to the tube and the third and fourth connected in parallel with the other end of the first gas line It provides a chemical vapor deposition apparatus comprising a gas line. Here, the first gas line is characterized by injecting a mixture of disilane gas delivered by the third gas line and nitrogen gas delivered by the fourth gas line into the reaction tube, the second gas line is a silane It is characterized by delivering a gas into the reaction tube.
본 발명에 있어서, 도핑(doping)용 불순물 가스를 상기 실란 가스 및 디실란 가스 주입과 동시에 인 시츄(in-situ) 도핑하여 형성할 수 있도록 하기 위하여, 도핑용 불순물 가스를 전달하는 제5 가스라인을 제2 가스라인에 병렬 연결하거나 또는 반응 튜브에 직접 연결할 수도 있다. 상기 도핑용 불순물 가스는 인화수소(PH3), 희석된 인화수소(PH3), 비화수소(AsH3), 희석된 비화수소(AsH3), 희석된 붕소중 어느 하나를 사용하는 것이 바람직하다.In the present invention, in order to be formed by doping the impurity gas for doping (in-situ) at the same time as the silane gas and disilane gas injection, the fifth gas line for transferring the doping impurity gas May be connected in parallel to the second gas line or directly to the reaction tube. The doping impurity gas may be any one of hydrogen phosphide (PH 3 ), diluted hydrogen phosphide (PH 3 ), hydrogen arsenide (AsH 3 ), diluted hydrogen arsenide (AsH 3 ), and dilute boron. .
본 발명에 따르면, 반응 속도가 빠른 디실란 가스를 질소등의 캐리어 가스와 미리 혼합하여 반응 튜브내에 주입함으로써, 디실란 가스의 반응 속도를 조절할 수 있어 튜브내의 웨이퍼에 형성되는 실리콘층의 두께를 균일하게 할 수 있다. 또한, 디실란 가스와 실란 가스를 동시에 튜브내에 주입함으로써, 콘택홀의 단차가 큰 경우에 콘택홀에 형성되는 실리콘층에 보이드가 발생하는 것을 방지할 수 있어 실리콘층의 신뢰성을 증대시킬 수 있다. According to the present invention, the disilane gas having a high reaction rate is premixed with a carrier gas such as nitrogen and injected into a reaction tube, whereby the reaction rate of the disilane gas can be controlled to uniform the thickness of the silicon layer formed on the wafer in the tube. It can be done. In addition, by simultaneously injecting the disilane gas and the silane gas into the tube, it is possible to prevent voids from occurring in the silicon layer formed in the contact hole when the step difference in the contact hole is large, thereby increasing the reliability of the silicon layer.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 한 실시예에 따른 화학기상증착장치를 구체적으로 설명하기로 한다.Hereinafter, a chemical vapor deposition apparatus according to a preferred embodiment of the present invention with reference to the accompanying drawings will be described in detail.
도 1에는 실란가스, 디실란가스, 질소가스 및 불순물 도핑가스를 미리 혼합한 후 이 혼합 가스를 튜브 내로 주입하여 실리콘층을 형성할 수 있는 본 발명의 화학기상증착장치가 도시되어 있다. 구체적으로, 실리콘 웨이퍼가 장착되는 반응 튜브(10)의 아래쪽에는 배기 가스의 유출을 위한 펌프(도시되지 않음)가 연결되어 있고, 그 반대쪽에는 가스 유입구(11)가 있다. 상기 반응 튜브(10) 내에는 표면에 폴리실리콘층이 증착될 웨이퍼(12)들이 좌우로 층층이 배열되어 있다. 상기 가스 유입구(11)는 제1 가스라인(13)과 연결되어 있고, 상기 제1 가스라인(13)은 제2 내지 제5 가스라인(14, 15, 16, 17)과 병렬 연결되어 있다.FIG. 1 illustrates a chemical vapor deposition apparatus of the present invention capable of mixing a silane gas, a disilane gas, a nitrogen gas, and an impurity doping gas in advance and then injecting the mixed gas into a tube to form a silicon layer. Specifically, a pump (not shown) for outlet of the exhaust gas is connected to the lower side of the
상기 제2 가스라인(14)은 실란가스가 채워져 있는 MFC(Mass flow Controller, 14a)와 연결되어 있고, 제3 가스라인(15)은 디실란가스가 채워져 있는 MFC(15a)와, 그리고 제4 가스라인(16)에는 질소가스가 채워져 있는 MFC(16a)가 연결되어 있다. 상기 제2 내지 제4 가스라인의 MFC(14a, 15a, 16a) 좌우로는 밸브(b)가 있어 가스의 흐름을 제어할 수 있다.The
상기 MFC(14a)에 채워져 있는 실란 가스는 밸브(b)를 열면 제2 가스라인(14)을 지나 제1 가스라인(13)에 도달하고, 디실란 가스 및 질소 가스도 마찬가지로 각각 제3 가스라인(15) 및 제4 가스라인(16)을 통해 제1 가스라인(13)에 도달한다.When the silane gas filled in the
본 발명의 화학기상증착장치의 제1 가스라인(13)에서는 상기 실란 가스, 디실란 가스 및 질소 가스가 혼합된다. 혼합된 가스는 전체적으로 균일한 상태에서 가스 유입구(11)을 통해 반응 튜브(10)내로 유입된다. 이때, 각 가스라인의 밸브(b)를 사용하여 유량을 조절하여 함으로써 디실란 가스의 반응 속도를 조절할 수 있다. In the
본 발명의 화학기상증착 장치에 있어서, 상기 제5 가스라인(17)은 도핑용 불순물 가스를 전달하는 역할을 하는 것으로서, 인-시츄(in-situ) 공정으로 실리콘층을 형성할 때 도입될 수 있다. 이때, 사용되는 인-시츄 도핑용 불순물 가스로는 인화수소(PH3), 희석된 인화수소(PH3), 비화수소(AsH3), 희석된 비화수소(AsH3), 희석된 붕소중 어느 하나가 바람직하다.In the chemical vapor deposition apparatus of the present invention, the
본 발명의 바람직한 다른 실시예에 따른 화학기상증착 장치가 도 2에 도시되어 있다. 구체적으로, 실리콘 웨이퍼가 장착되는 반응 튜브(20)의 아래쪽에는 배기 가스의 유출을 위한 펌프(도시되지 않음)가 연결되어 있고, 그 반대쪽에는 가스 유입구(21a, 21b)가 있다. 상기 반응 튜브(20) 내에는 표면에 폴리실리콘층이 증착될 웨이퍼(22)들이 좌우로 층층이 배열되어 있다. 상기 가스 유입구(21a, 21b)에는 각각 제1 가스라인(23)과 제2 가스라인(24)이 연결되어 있다. 상기 제1 가스라인(23)은 제3 및 제4 가스라인(25, 26)과 병렬 연결되어 있다.A chemical vapor deposition apparatus according to another preferred embodiment of the present invention is shown in FIG. 2. Specifically, a pump (not shown) for outlet of the exhaust gas is connected to the lower side of the
상기 제1 가스라인(23)에는 제3 가스라인(25)으로부터 디실란 가스 및 제4가스라인(26)으로부터 질소 가스가 유입되어 혼합된다. 혼합된 가스는 전체적으로 균일한 상태에서 반응 튜브(10)내로 유입된다. 상기 제2 가스라인(24)에는 실란 가스를 전달하는 제5 가스라인(27)과 연결되어 실란가스를 반응 튜브 내에 전달한다. 각 가스라인은 해당 가스가 채워져 있는 MFC(25a, 26a, 27a)와 연결되어 있고, 각 MFC의 좌우에는 가스 흐름을 제어할 수 있는 밸브가 장착되어 있다. The disilane gas from the
본 발명의 화학기상증착 장치에 있어서, 상기 제6 가스라인(28)은 도핑용 불순물 가스를 전달하는 역할을 하는 것으로서, 인-시츄(in-situ) 공정으로 실리콘층을 형성할 때 도입될 수 있다. 상기 제6 가스라인(28)은 직접 반응 튜브 내로 연결될 수도 있고, 또는 제2 가스라인(24)에 병렬 연결될 수도 있다.In the chemical vapor deposition apparatus of the present invention, the
이때, 사용되는 인-시츄 도핑용 불순물 가스로는 인화수소(PH3), 희석된 인화수소(PH3), 비화수소(AsH3), 희석된 비화수소(AsH3), 희석된 붕소중 어느 하나가 바람직하다.At this time, as an impurity gas for in-situ doping, any one of hydrogen phosphide (PH 3 ), diluted hydrogen phosphide (PH 3 ), hydrogen arsenide (AsH 3 ), diluted hydrogen arsenide (AsH 3 ), and dilute boron Is preferred.
이하, 본 발명의 바람직한 한 실시예에 따른 화학기상증착 장치를 이용한 폴리시리콘층의 제조방법에 대하여 설명하기로 한다.Hereinafter, a method of manufacturing a polysilicon layer using a chemical vapor deposition apparatus according to an embodiment of the present invention will be described.
우선 도 3을 참조하면, 반도체 기판(100) 위에 필드 산화막(102)을 형성한 후 액티브 영역위에 게이트 절연막(104)과 게이트 전극(106)을 순차적으로 형성한다. 이어서 불순물을 도핑하여 불순물 영역(107)을 형성한다. 다음에 상기 결과물 전면에 제1절연막(108)을 형성한 후, 불순물 영역을 노출시키는 제1콘택홀(109)을 제1절연막(108) 내에 형성한다. 상기 제1콘택홀을 매몰하고 제1절연막위에 소정의 두께가 되도록 도전막을 침적한후 패터닝하여 비트라인(110)을 형성한다. 다음에 비트라인(110)이 형성된 결과물 전면에 제2절연막(112)을 형성한 후, 불순물 영역과 후속 공정에서 형성될 스토리지 전극을 연결할 수 있는 제2콘택홀(113)을 형성한다.First, referring to FIG. 3, after forming the
상기 결과물을 도 1에 도시된 본 발명의 화학기상증착 장치의 반응 튜브(10)내에 장착한다. 상기 반응 튜브(10)의 아래쪽에 위치한 가스 유입구(12)에 연결되어 있는 상기 제1 가스라인(13)을 통하여 실란, 디실란, 질소 가스의 혼합 가스가 튜브(10) 내로 유입된다. 상기 혼합가스는 튜브의 상부까지 상승한 후, 다시 내려오면서 좌우에 층층이 쌓여 있는 웨이퍼들의 표면을 차례로 접촉하면서 폴리실리콘층을 형성한다. 이때, 본 발명에서는 반응속도가 빠른 디실란가스가 캐리어 가스인 질소가스와 혼합된 상태로 공급되므로 질소가스에 의해 반응 속도가 제어된다. 따라서, 아래쪽의 웨이퍼까지 혼합가스가 내려오면서 형성되는 폴리실리콘층의 두께는 전체적으로 일정하게 된다. The result is mounted in the
한편, 실란과 디실란의 유량을 조절함으로써 침적된 박막의 스텝 커버리지를 향상시키고 실리콘층 표면의 반구 모양의 그레인 다결정 실리콘G(HemiSpherical Grain polysilicon, 이하 HSG-Si라 함)을 형성할 수 있게 된다. 그 이유는 다음과 같다. 일반적으로 실란을 소오스 가스로 하여 박막을 침적하는 경우는 침적된 박막의 스텝 커버리지는 90% 이상이나. 디실란을 소오스 가스로 사용하여 박막을 침적하는 경우 침적된 박막의 스텝 커버리지는 약 60% 정도에 불과하다. 따라서, 콘택홀 내부에 실리콘층을 형성할 때 즉, 스텝 커버리지를 향상시키고자 할 때에는 실란의 유량을 증가시키고 주로 HSG-Si이 형성되어야 할 실리콘층을 형성할 때에는 디실란의 유량을 증가시켜 형성한다. On the other hand, by controlling the flow rate of silane and disilane, it is possible to improve step coverage of the deposited thin film and form hemispherical grain polycrystalline silicon G (hereinafter referred to as HSG-Si) on the surface of the silicon layer. The reason for this is as follows. Generally, when the thin film is deposited using silane as the source gas, the step coverage of the deposited thin film is 90% or more. When the thin film is deposited using disilane as the source gas, the step coverage of the deposited thin film is only about 60%. Therefore, when the silicon layer is formed inside the contact hole, that is, when the step coverage is to be improved, the flow rate of silane is increased, and when the silicon layer to which HSG-Si is to be formed is formed, the flow rate of disilane is increased. do.
본 발명에서 인-시츄(in-situ) 공정으로 실리콘층을 형성할 때에는 상기 혼합가스에 불순물 가스를 함꼐 혼합할 수 있다. 이때, 사용되는 인-시츄 도핑용 불순물 가스로는 인화수소(PH3), 희석된 인화수소(PH3), 비화수소(AsH3), 희석된 비화수소(AsH3), 희석된 붕소중 어느 하나가 바람직하다.In the present invention, when the silicon layer is formed by an in-situ process, an impurity gas may be mixed with the mixed gas. At this time, as an impurity gas for in-situ doping, any one of hydrogen phosphide (PH 3 ), diluted hydrogen phosphide (PH 3 ), hydrogen arsenide (AsH 3 ), diluted hydrogen arsenide (AsH 3 ), and dilute boron Is preferred.
도 4를 참조하면, 상기 공정에 의하여 콘택홀(113)을 매몰하고 콘택홀(113)이 형성되어 있는 절연층(112)위에 소정두께로 실리콘막(120)을 형성한다. 상기 실리콘막(120)은 480∼560℃에서 3000∼15000Å 두께로 형성하는 것이 바람직하다. 이 때 실란과 디실란의 혼합가스와 함께 인-시츄(In-Situ) 도핑가스를 동시에 주입하여 인-시츄(In-Situ) 도핑된 실리콘막으로 형성할 수도 있다. 이때 사용되는 인-시츄(In-Situ) 도핑용 불순물 가스로는 인화수소(PH3), 희석된 인화수소(PH3), 비화수소(AsH3), 희석된 비화수소(AsH3), 희석된 붕소중 어느 하나가 바람직하다.Referring to FIG. 4, a
이어서 도 5에 도시되어 있는 바와 같이 상기 실리콘막(120)을 패터닝하여 스토리지 전극 패턴(120A)으로 형성한 후 스토리지 전극 패턴(120A) 표면에 HSG-Si(122)을 형성한다. 상기 HSG-Si(122) 형성은 1)자연 산화막이 없는 상기 스토리지 전극 패턴(120A)을 고진공에서 열처리하는 방법 2)상기 스토리지 전극 패턴(120A)위에 비정질 실리콘에서 다결정 실리콘으로 상변태하는 온도에서 실란 또는 디실란 가스 중에 어느 하나를 화학 기상 증착하여 상기 스토리지 전극 패턴(120A)위에 HSG-Si 핵을 형성하는 단계와 상기 HSG-Si 핵이 형성된 결과물을 열처리하는 단계에 의해 HSG-Si을 형성하는 방법 중의 어느 하나에 의해 형성할 수 있다.Subsequently, as shown in FIG. 5, the
이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야의 통상적인 지식을 가진 자에 의해서 그 변형이나 개량이 가능함이 명백하다. In the above, the present invention has been described in detail with reference to specific embodiments, but the present invention is not limited to the above-described embodiments, and modifications and improvements of the present invention are made by those skilled in the art within the scope of the technical idea of the present invention. It is obvious that this is possible.
이상에서 살펴본 바와 같이, 본 발명에 따른 화학기상증착장치를 이용하여 폴리실리콘층을 제조할 경우에는 디실란가스를 캐리어가스와 혼합하여 반응 튜브내로 유입함으로써, 디실란 가스의 반응 속도를 캐리어 가스로서 조절할 수 있으므로 전체적으로 균일하게 형성할 수 있다. As described above, when the polysilicon layer is manufactured using the chemical vapor deposition apparatus according to the present invention, the disilane gas is mixed with the carrier gas and introduced into the reaction tube, whereby the reaction rate of the disilane gas is used as the carrier gas. Since it can be adjusted, it can form uniformly as a whole.
도 1은 본 발명에 따른 화학기상증착장치의 바람직한 한 실시예를 도시한 단면도이다. 1 is a cross-sectional view showing a preferred embodiment of the chemical vapor deposition apparatus according to the present invention.
도 2는 본 발명에 따른 화학기상증착장치의 바람직한 다른 실시예를 도시한 단면도이다. Figure 2 is a cross-sectional view showing another preferred embodiment of the chemical vapor deposition apparatus according to the present invention.
도 3 내지 도 5는 본 발명의 화학기상증착장치를 이용하여 폴리실리콘층을 형성하는 단계를 도시하는 단면도들이다.3 to 5 are cross-sectional views illustrating a step of forming a polysilicon layer using the chemical vapor deposition apparatus of the present invention.
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970059407A KR100518509B1 (en) | 1997-11-12 | 1997-11-12 | Cvd apparatus for deposition of silicon layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970059407A KR100518509B1 (en) | 1997-11-12 | 1997-11-12 | Cvd apparatus for deposition of silicon layer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990039350A KR19990039350A (en) | 1999-06-05 |
KR100518509B1 true KR100518509B1 (en) | 2006-03-09 |
Family
ID=37179360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970059407A KR100518509B1 (en) | 1997-11-12 | 1997-11-12 | Cvd apparatus for deposition of silicon layer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100518509B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010126237A2 (en) * | 2009-04-28 | 2010-11-04 | 주식회사 유진테크 | Ultra-fine-grained polysilicon thin film vapour-deposition method |
KR20200106797A (en) * | 2019-03-05 | 2020-09-15 | 에스케이머티리얼즈 주식회사 | Thin film transistor and its fabrication method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940017853U (en) * | 1992-12-16 | 1994-07-28 | 현대전자산업주식회사 | Low pressure chemical vapor deposition machine for semiconductor device manufacturing |
WO1995008185A1 (en) * | 1993-09-16 | 1995-03-23 | Tokyo Electron Limited | Film forming device |
-
1997
- 1997-11-12 KR KR1019970059407A patent/KR100518509B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940017853U (en) * | 1992-12-16 | 1994-07-28 | 현대전자산업주식회사 | Low pressure chemical vapor deposition machine for semiconductor device manufacturing |
WO1995008185A1 (en) * | 1993-09-16 | 1995-03-23 | Tokyo Electron Limited | Film forming device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010126237A2 (en) * | 2009-04-28 | 2010-11-04 | 주식회사 유진테크 | Ultra-fine-grained polysilicon thin film vapour-deposition method |
WO2010126237A3 (en) * | 2009-04-28 | 2011-02-17 | 주식회사 유진테크 | Ultra-fine-grained polysilicon thin film vapour-deposition method |
KR20200106797A (en) * | 2019-03-05 | 2020-09-15 | 에스케이머티리얼즈 주식회사 | Thin film transistor and its fabrication method |
KR102189557B1 (en) | 2019-03-05 | 2020-12-11 | 에스케이머티리얼즈 주식회사 | Thin film transistor and its fabrication method |
Also Published As
Publication number | Publication date |
---|---|
KR19990039350A (en) | 1999-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5252417B2 (en) | Process sequence of deep trench doped silicon filling | |
US7648895B2 (en) | Vertical CVD apparatus for forming silicon-germanium film | |
US5925188A (en) | Film forming apparatus | |
US5389570A (en) | Method of forming boron doped silicon layer and semiconductor | |
US6232196B1 (en) | Method of depositing silicon with high step coverage | |
US5770469A (en) | Method for forming semiconductor structure using modulation doped silicate glasses | |
KR100396400B1 (en) | Semiconductor device | |
US5409743A (en) | PECVD process for forming BPSG with low flow temperature | |
US20230420245A1 (en) | Dynamic multi zone flow control for a processing system | |
KR100518509B1 (en) | Cvd apparatus for deposition of silicon layer | |
US5783257A (en) | Method for forming doped polysilicon films | |
US20080152866A1 (en) | Dual Damascene Structure | |
JP5224628B2 (en) | Method for depositing polycrystalline silicon film having random particle structure, method for depositing polycrystalline silicon gate electrode having doped random particle structure, and method for forming tungsten / silicon composite film | |
US20110136328A1 (en) | Method for depositing ultra fine grain polysilicon thin film | |
US6333266B1 (en) | Manufacturing process for a semiconductor device | |
KR20000011841A (en) | An improved method of forming an arsenic silicon glass film onto a silicon structure | |
KR100212699B1 (en) | Apparatus and method for fabricating polysilicon film with doped oxide compound | |
US20100203243A1 (en) | Method for forming a polysilicon film | |
JP2002118179A (en) | Method of forming hemispherical grain silicon film | |
KR100653214B1 (en) | Method of depositing thin film using polarity treatment | |
JPH07307292A (en) | Film formation method and low pressure cvd device used for film formation method | |
KR20220143222A (en) | Apparatus and method of depositing a thin layer | |
US20010031321A1 (en) | Film forming method in which flow rate is switched | |
KR960016220B1 (en) | Manufacturing method of semiconductor device | |
KR100265326B1 (en) | Deposition mehtod of oxidation film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |