KR100517133B1 - SAR type analog-to-digital converter using minute control type digital-to-analog converter and the minute control method - Google Patents
SAR type analog-to-digital converter using minute control type digital-to-analog converter and the minute control method Download PDFInfo
- Publication number
- KR100517133B1 KR100517133B1 KR10-2003-0021288A KR20030021288A KR100517133B1 KR 100517133 B1 KR100517133 B1 KR 100517133B1 KR 20030021288 A KR20030021288 A KR 20030021288A KR 100517133 B1 KR100517133 B1 KR 100517133B1
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- analog
- sar
- digital
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Abstract
본 발명은 미세조정 디지털-아날로그 변환기를 이용한 SAR 방식의 아날로그-디지털 변환기 및 이를 이용한 미세 조정 방법에 관한 것이다. 본 발명의 SAR 방식의 아날로그-디지털 변환기는 아날로그 신호를 입력받아 기준전압과 비교하는 비교기; 그 비교결과에 따라 제어신호를 출력하는 제어부; 제어신호에 대응하여 기준전압에 해당하는 디지털 신호를 출력하는 SAR; 기준전압에 대응되는 디지털 신호를 아날로그 기준전압으로 변환하여 비교기로 출력할 때 SAR에서 발생되는 SAR[5:0] 신호 중에서 SAR[5:2] 신호를 이용하여 상위 4비트에 해당하는 기준전압신호를 1차 결정하는 24개의 선택 신호발생부와, 상기 SAR[5:0] 신호 중에서 하위 2비트에 해당하는 기준전압신호를 미세조정하도록 공급전원과 접지전원 사이에 직렬로 연결된 24개의 저항 중에서 그 저항값을 가변적으로 제어하여 기준전압을 미세하게 조정하기 위해 최 상단부 저항(R15_NEW)및 접지전원 상단에 저항(R0)과 직렬 연결되는 최 하단부 저항(RO_ADD)이 별도 구비되는 기준전압생성부로 구성되는 6비트 디지털-아날로그 변환기;를 포함하여 구성된다.The present invention relates to a SAR-type analog-to-digital converter using a fine-tuning digital-to-analog converter and a fine tuning method using the same. The SAR-type analog-to-digital converter of the present invention includes a comparator for receiving an analog signal and comparing it with a reference voltage; A control unit for outputting a control signal according to the comparison result; A SAR for outputting a digital signal corresponding to a reference voltage in response to the control signal; When converting the digital signal corresponding to the reference voltage into an analog reference voltage and outputting it to the comparator, the reference voltage signal corresponding to the upper 4 bits using the SAR [5: 2] signal among the SAR [5: 0] signals generated from SAR 2 4 selection signal generators for firstly determining 2 2 and 2 4 resistors connected in series between a supply power supply and a ground power supply to finely adjust a reference voltage signal corresponding to the lower 2 bits of the SAR [5: 0] signal. In order to finely adjust the reference voltage by controlling the resistance value among them, it is a reference voltage generator that is separately provided with the uppermost resistor (R15_NEW) and the lowest resistor (RO_ADD) connected in series with the resistor (R0) at the top of the ground power supply. 6-bit digital-to-analog converter is configured.
이 6비트 아날로그-디지털 변환기는 N-비트 아날로그-디지털 변환기에 확장 적용될 수 있다. This 6-bit analog-to-digital converter can be extended to N-bit analog-to-digital converters.
Description
본 발명은 미세조정 디지털-아날로그 변환기를 이용한 SAR 방식의 아날로그-디지털 변환기 및 이를 이용한 미세 조정 방법에 관한 것으로서, 보다 상세하게는 아날로그-디지털 변환기에 사용되는 축차근사레지스터(Successive Approximation Register : SAR)형 디지털-아날로그 변환소자의 구조를 간단하게 변경하여 아날로그-디지털 변환기의 사용면적을 줄일 수 있도록 한 SAR 방식의 아날로그-디지털 변환기 및 이를 이용한 미세 조정 방법에 관한 것이다.The present invention relates to a SAR-type analog-to-digital converter using a fine-tuning digital-to-analog converter and to a fine-tuning method using the same, and more particularly, to a successive approximation register (SAR) type used in an analog-to-digital converter. The present invention relates to a SAR-type analog-to-digital converter and a fine adjustment method using the same, by which the structure of the digital-to-analog converter can be easily changed to reduce the use area of the analog-to-digital converter.
주지된 바와 같이, 아날로그-디지털 변환기는 전압의 크기나 저항의 값과 같이 연속적인 아날로그 형태의 입력신호를 내부의 세부적인 기준전압과 비교하여 디지털 형태의 출력신호로 변환시키는 것으로서, 상기 기준전압은 입력 아날로그 신호에 포함된 최고주파수의 2배 이상으로 샘플링(Sampling) 되어야만 원 신호를 충분히 재현할 수 있다.As is well known, the analog-to-digital converter converts an input signal in a continuous analog form, such as a magnitude of a voltage or a resistance value, into a digital output signal by comparing a detailed reference voltage therein with the reference voltage. Samples must be sampled at more than twice the highest frequency contained in the input analog signal to fully reproduce the original signal.
그와 같은 아날로그-디지털 변환기 중에서 가장 간단하고 빠른 아날로그-디지털 변환장치로 분류되고 있는 플래쉬 타입의 아날로그-데이터 변환기(Flash Type ADC)를 도 1에 도시하고 있는바, 이를 설명하면 다음과 같다.A flash type analog-to-data converter (Flash Type ADC), which is classified as the simplest and fastest analog-to-digital converter among such analog-to-digital converters, is shown in FIG. 1.
이에 도시된 바와 같이, 하나 이상의 기준 전압을 생성하도록 공급전원과 접지전원 사이에 직렬로 연결된 복수개의 저항을 가지는 기준전압생성부(10)와, 그 기준전압생성부(10)에 구비된 각 저항 사이에서 출력되는 노드전압을 기준전압으로 입력받음과 아울러 아날로그 입력신호를 각각 입력받아 이를 비교하는 하나 이상의 비교기를 가지는 비교부(20)로 구성된다.As shown therein, a reference voltage generator 10 having a plurality of resistors connected in series between a power supply and a ground power source to generate one or more reference voltages, and each resistor provided in the reference voltage generator 10 It is composed of a comparator 20 having one or more comparators for receiving the node voltage output between the reference voltage and the analog input signal, respectively, and compare them.
상기 비교기는 기준전압생성부(10)로부터 출력되는 각각의 기준전압을 반전단자(-)로 입력받고, 아날로그 입력신호는 비반전 단자(+)로 입력받아 비교한 후, 상기 아날로그 입력신호가 기준전압보다 큰 경우에 '1' 의 신호를 출력하고, 아날로그 입력신호가 기준전압보다 작은 경우에 '0' 의 신호를 출력하게 된다.The comparator receives each reference voltage output from the reference voltage generator 10 through the inverting terminal (-), and compares the analog input signal with the non-inverting terminal (+), and then compares the analog input signal with the reference. If the voltage is greater than 1, the signal is output. If the analog input signal is less than the reference voltage, the signal is output.
그와 같은 플래쉬 타입의 아날로그-디지털 변환기는 만약 N-비트 변환기인 경우에 전술한 바와 같이 2N개의 저항을 이용하여 기준전압을 생성시키고, 또한 2N-1개의 비교기를 이용하여 상기 기준전압과 아날로그 입력전압을 상호 비교한 후, 상기 아날로그 입력전압보다 작은 기준전압 중에서 제일 큰 값을 선택하여 변환된 값으로 출력한다.Such a flash-type analog-to-digital converter generates a reference voltage using 2 N resistors as described above in the case of an N-bit converter, and also uses 2 N -1 comparators to match the reference voltage. After comparing the analog input voltages, the largest value among the reference voltages smaller than the analog input voltage is selected and output as the converted value.
즉, 상기 플래쉬 타입의 아날로그-디지털 변환기는 한 번에 아날로그- 디지털 변환을 수행할 수 있는 장점이 있지만, 반면 비교하기 위한 변환기의 비트 수에 따라 그에 비례되는 저항과 비교기를 사용해야 하기 때문에 하드웨어 측면에서 제조단가가 증가되는 문제를 가지고 있다.In other words, the flash-type analog-to-digital converter has the advantage of performing analog-to-digital conversion at once, but in terms of hardware, it is necessary to use a resistor and a comparator proportional to the number of bits of the converter to be compared. There is a problem that the manufacturing cost is increased.
이에 따라, 상기 플래쉬 타입의 아날로그-디지털 변환기의 단점을 해결하기 위해 축차근사레지스터(Succesive Approximation Register : SAR)를 이용한 아날로그-디지털 변환기가 이용되고 있다.Accordingly, in order to solve the disadvantage of the flash-type analog-to-digital converter, an analog-to-digital converter using a successive approximation register (SAR) is used.
도 2는 종래 2-실시예에 따른 SAR 방식의 아날로그-데이터 변환장치를 보인 회로도이다.2 is a circuit diagram showing an analog-to-data converter of the SAR method according to the conventional two- embodiment.
도시된 바와 같이, 아날로그 입력신호를 비반전 단자(+)로 입력받고 기준전압을 반전 단자(-)로 입력받아 이를 비교하는 비교기(30)와, 상기 비교기(30)의 출력신호를 인가받고 제어신호를 생성한 후 이를 출력하는 제어부(40)와, 상기 제어부(40)의 제어신호에 응답하여 상기 비교기(30)로 입력되는 기준전압에 대응되는 디지털 신호를 출력하는 SAR(50)과, 상기 기준전압에 대응되는 디지털 신호를 아날로그 기준전압으로 변환한 후 비교기(30)로 출력하는 D/A변환부(60)로 구성된다.As shown in the drawing, an analog input signal is inputted to a non-inverting terminal (+) and a reference voltage is inputted to an inverting terminal (-), and a comparator 30 for comparing them and an output signal of the comparator 30 are applied and controlled. A control unit 40 generating a signal and outputting the signal, a SAR 50 outputting a digital signal corresponding to a reference voltage input to the comparator 30 in response to a control signal of the control unit 40, and The D / A converter 60 converts a digital signal corresponding to the reference voltage into an analog reference voltage and outputs the digital signal to the comparator 30.
그와 같이 구성된 SAR방식의 아날로그-데이터 변환기의 동작을 설명하면, 우선 N 비트의 SAR의 모든 비트를 제어부(40)에 의해 '0'으로 초기화 시킨 다음, SAR(50)의 최상위 비트인 첫 번째 비트에 '1'을 할당하고 이를 아날로그 변환한 후 비교기(30)에서 아날로그 입력전압과 비교한다. Referring to the operation of the SAR-type analog-to-data converter configured as described above, first all bits of the N-bit SAR is initialized to '0' by the control unit 40, and then the first most significant bit of the SAR (50) '1' is assigned to the bit and the analog is converted and then compared with the analog input voltage in the comparator 30.
상기 비교결과에 따라 아날로그 입력전압이 기준전압보다 클 경우에는 상기 SAR(50)의 첫 번째 비트를 '1'로 저장하고, 작을 경우에는 상기 첫 번째 비트를 '0'으로 클리어(Clear) 시킨다. 즉, 아날로그 입력전압이 기준전압보다 클 경우에는 SAR(50)의 내용이 변경되는 것이다.If the analog input voltage is greater than the reference voltage according to the comparison result, the first bit of the SAR 50 is stored as '1', and if the analog input voltage is smaller, the first bit is cleared to '0'. That is, when the analog input voltage is larger than the reference voltage, the contents of the SAR 50 are changed.
상기 방법에 따라 SAR(50)의 최하위 비트까지 순차적으로 아날로그 입력전압과의 비교결과를 반복 수행하게 되면, N 사이클 후에는 SAR(50)는 아날로그 신호와 등가적인 디지털 값을 갖게 된다.According to the above method, if the comparison result with the analog input voltage is sequentially repeated to the least significant bit of the SAR 50, the SAR 50 has a digital value equivalent to the analog signal after N cycles.
예컨대, 6-비트 SAR 타입의 A/D변환기를 설명한다면, 이는 기준전압과 아날로그 입력전압의 비교과정을 6번 수행하게 되며, 만약 '1100112'에 해당되는 아날로그 입력신호가 입력되면, 비교 결과에 따라 비교기의 신호는 '1,1,0,0,1,1' 과 같이 되며, 결과적으로 첫 번째 사이클에서부터 여섯 번째 사이클까지의 SAR 값은 각각 "1000002,1100002,1100002,1100002,1100102,110011 2"가 되는 것이다.For example, if a 6-bit SAR type A / D converter is described, it performs a comparison process between the reference voltage and the analog input voltage six times. If an analog input signal corresponding to '110011 2 ' is input, the comparison result is obtained. The comparator's signal is equal to '1,1,0,0,1,1', and as a result, the SAR values from the first to sixth cycles are respectively "100000 2 , 110000 2 , 110000 2 , 110000 2 , 110010 2 , 110011 2 ".
그런데, 상기 SAR타입의 A/D변환기에 사용되는 D/A변환부(60)는, 도 3에 도시된 바와 같이(여기서, D/A 변환부의 구성은 도 4와 유사하기 때문에 후술하는 구성을 참조하며 여기서는 생략하기로 한다), 기준전압에 대응되는 디지털 신호를 아날로그 기준전압으로 변환하여 비교기(30)로 출력할 때 SAR[5:0] 신호를 원-핫-엔코딩(One-hot-encoding) 방식으로 디코딩해서 SEL[0] ~ SEL[63] 신호를 결정하게 되는바, SEL[5:0]의 값이 '000000' 일 경우에는 SEL[63:0] 신호 중에서 SEL[0] 신호만이 '1'이 되고, SAR[5:0]의 값이 '000001' 일 경우에는 SEL[63:0] 신호중에서 SEL[1] 신호만이 '1'이 되며, 마찬가지로 SAR[5:0]의 값이 '111111' 일 경우에는 SEL[63:0] 신호중에서 SEL[63] 신호만이 '1'이 된다.By the way, the D / A converter 60 used in the SAR type A / D converter, as shown in FIG. 3 (in this case, since the structure of the D / A converter is similar to that of FIG. When the digital signal corresponding to the reference voltage is converted into an analog reference voltage and output to the comparator 30, the SAR [5: 0] signal is one-hot-encoded. The SEL [0] to SEL [63] signals are determined by decoding. When the value of SEL [5: 0] is '000000', only the SEL [0] signals are among the SEL [63: 0] signals. Is '1' and the value of SAR [5: 0] is '000001', only the SEL [1] signal is '1' among the signals of SEL [63: 0], and SAR [5: 0] If the value of is '111111', only the SEL [63] signal becomes '1' among the SEL [63: 0] signals.
그러한 디코딩 결과에 따라 아날로그 기준전압은 SAR[5:0] 신호와 비례하여 0~VDD 사이의 값을 가지게 되고, 상기 아날로그 기준전압은 VDD * 1/26 단위로 변화하기 때문에, 이를 위해서 26 개의 저항과 관련된 다중회로(예컨대, 인버터와 트랜스미션 게이트)가 필요하게 된다.An analog reference voltage according to such a decoding result is SAR [5: 0] is in proportion to the signal has a value between 0 ~ VDD, due to the analog reference voltage to change by 1/2 VDD * 6 units, 26 to this There is a need for multiple circuits associated with the two resistors (e.g. inverter and transmission gate).
이는 상기 DAC의 면적이 커지게 되어 전체적으로 아날로그-디지털 변환기의 회로 면적이 커지게 되는 문제점이 있었다.This has a problem in that the area of the DAC is increased so that the circuit area of the analog-to-digital converter as a whole becomes large.
이에 본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, SAR로부터 인가받는 디지털 신호를 아날로그 신호로 변환시키는 D/A변환기를 상기 SAR의 상위 비트는 원-핫-엔코딩 방식으로 결정하고, 나머지 하위 비트는 레벨 쉬프트(Level shifting) 방식에 의해 디코딩 할 수 있도록 설계함으로써, D/A 변환기의 회로소자의 간소화에 따른 ADC의 면적을 최소화 할 수 있도록 한 미세 조정방식의 아날로그-디지털 변환기 및 그를 이용한 미세 조정방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, the D / A converter for converting a digital signal received from the SAR to an analog signal, the upper bits of the SAR is determined by the one-hot-encoding scheme, the remaining lower The bit is designed to be decoded by the level shifting method, so that the analog-to-digital converter of the fine adjustment method and the fine using the same can minimize the area of the ADC due to the simplification of the circuit elements of the D / A converter. The purpose is to provide a method of adjustment.
상기한 목적을 달성하기 위한 본 발명의 SAR 방식의 아날로그-디지털 변환기는, 아날로그 신호를 소정 비트의 디지털 신호로 변환하기 위해 아날로그 신호를 입력받고 기준전압과 비교하는 비교기; 그 비교결과에 따라 제어신호를 출력하는 제어부; 상기 제어신호에 대응하여 기준전압에 해당하는 디지털 신호를 출력하는 SAR; 상기 기준전압에 대응되는 디지털 신호를 아날로그 기준전압으로 변환하여 비교기로 출력할 때 SAR에서 발생되는 SAR[5:0] 신호 중에서 SAR[5:2] 신호를 이용하여 상위 4비트에 해당하는 기준전압신호를 1차 결정하는 24개의 선택 신호발생부와, 상기 SAR[5:0] 신호 중에서 하위 2비트에 해당하는 기준전압신호를 미세조정하도록 공급전원과 접지전원 사이에 직렬로 연결된 24개의 저항 중에서 그 저항값을 가변적으로 제어하여 기준전압을 미세하게 조정하기 위해 최 상단부 저항(R15_NEW)및 접지전원 상단에 저항(R0)과 직렬 연결되는 최 하단부 저항(RO_ADD)이 별도 구비되는 기준전압생성부로 구성되는 6비트 디지털-아날로그 변환기;를 포함하여 구성된다.SAR-type analog-to-digital converter of the present invention for achieving the above object comprises: a comparator for receiving an analog signal and comparing it with a reference voltage to convert the analog signal into a digital signal of a predetermined bit; A control unit for outputting a control signal according to the comparison result; A SAR for outputting a digital signal corresponding to a reference voltage in response to the control signal; When the digital signal corresponding to the reference voltage is converted into an analog reference voltage and output to a comparator, the reference voltage corresponding to the upper 4 bits using the SAR [5: 2] signal among the SAR [5: 0] signals generated from SAR 2 to 4 selection signal generators for determining the signal first and 2 4 connected in series between the supply power supply and the ground power supply to finely adjust the reference voltage signal corresponding to the lower 2 bits of the SAR [5: 0] signal. In order to finely adjust the reference voltage by variably controlling the resistance value among the resistors, a reference voltage generation is provided with a topmost resistor (R15_NEW) and a bottommost resistor (RO_ADD) connected in series with the resistor (R0) at the top of the ground power supply. And a 6-bit digital-to-analog converter configured as a negative portion.
바람직하게, 상기 6비트 아날로그-디지털 변환기는 N-비트 아날로그-디지털 변환기에 확장되어 적용될 수 있다.Preferably, the 6-bit analog-to-digital converter can be extended to the N-bit analog-to-digital converter.
또한, 본 발명의 아날로그-디지털 변환기의 기준접압 미세 조정방법은, 소정 아날로그-디지털 변환기를 이용하여 아날로그 신호를 소정 비트의 디지털 신호로 변환할 때, 상기 아날로그-디지털 변환기에 구비되는 디지털-아날로그 변환기로부터 출력되는 기준전압을 조정하는 방식에 있어서, 아날로그 입력전압과 비교하기 위한 기준전압을 제공하기 위해 소정 비트가 저장된 SAR[N:0]내의 신호중에서 상위 비트에 해당하는 기준 전압을 원-핫-엔코딩 방식에 의해 결정하는 과정 및, 상기 기준전압을 결정한 상위 비트를 제외한 하위 비트를 이용해서 하나 이상의 저항이 제공되는 기준전압발생부의 최 상단부 저항(R15_NEW)과 최 하단부 저항(RO_ADD)을 가변적으로 결정하여 기준전압을 미세 조정하는 과정을 포함하여 이루어진다.In addition, the reference voltage fine adjustment method of the analog-to-digital converter of the present invention, when converting an analog signal into a digital signal of a predetermined bit using a predetermined analog-to-digital converter, a digital-to-analog converter provided in the analog-to-digital converter In the method of adjusting the reference voltage outputted from the terminal, one-hot-reference of the reference voltage corresponding to the upper bit among signals in SAR [N: 0] in which a predetermined bit is stored is provided to provide a reference voltage for comparison with an analog input voltage. The uppermost resistor (R15_NEW) and the lowest resistor (RO_ADD) of the reference voltage generator, in which one or more resistors are provided, are variably determined by using the encoding method and the lower bits except the upper bits for which the reference voltage is determined. And finely adjusting the reference voltage.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
여기서, 본 발명의 실시예를 설명함에 있어 D/A변환기는 6-비트 D/A변환기를 예를 들어 설명하며, 도 2의 SAR 방식의 아날로그-디지털 변환기를 보인 회로도를 참조하여 설명하기로 한다.Here, in describing the embodiment of the present invention, the D / A converter will be described using a 6-bit D / A converter as an example, and will be described with reference to a circuit diagram showing the analog-to-digital converter of the SAR method of FIG. 2. .
도 4는 본 발명의 실시예에 따른 미세 조정방식의 디지털-아날로그 변환기의 구조를 보인 회로도이다.4 is a circuit diagram showing the structure of a digital-to-analog converter of a fine tuning method according to an embodiment of the present invention.
이에 도시된 바와 같이, SAR[5:0]의 6비트 신호중에서 상위 4비트인 SAR[5:2] 신호에 대해서는 원-핫-엔코딩 방식으로 디코딩 처리하기 위해 24개의 SEL 신호를 제공하는 선택신호발생부(100)와, 하나 이상의 기준 전압을 생성하도록 공급전원과 접지전원사이에 직렬로 연결된 복수개의 저항을 가지는 기준전압생성부(110)와, 상기 선택신호발생부(100)의 출력단에 직렬 연결된 두 개의 인버터 1과 2(120,130) 및, 각 저항 사이의 노드전압을 입력받는 한편 상기 인버터에서 출력되는 논리신호에 따라 턴 온 동작되는 24개의 트랜스미션게이트(140)가 제공되어 구성된다.Thus, as illustrated, SAR [5: 0] of the 6-bit signal the high order 4 bits of SAR in [5: 2] for the signal source-selection provided by the second four SEL signal to process decoding the encoding method - hot A signal generator 100, a reference voltage generator 110 having a plurality of resistors connected in series between a supply power source and a ground power source to generate one or more reference voltages, and an output terminal of the selection signal generator 100; It is receiving the node voltage between the series-connected two inverters 1 and 2 120 and 130 and respective resistors the configuration 24 of the transmission gate 140 is turned on and operates in accordance with the logic signal output from the inverter is provided.
상기 저항 중에서 SAR[1:0] 신호를 이용해서 기준전압의 미세 조정을 위해 각각 최 상단부에 R15_NEW 저항이 제공되며, 최 하단부에는 R0_ADD 저항이 제공되어, 그 저항값을 가변적으로 조정할 수 있도록 한다.Among the resistors, R15_NEW resistors are provided at the top and R0_ADD resistors are provided at the top, respectively, for fine adjustment of the reference voltage using the SAR [1: 0] signal.
이와 같이 구성된 본 발명의 작용을 설명한다.The operation of the present invention configured as described above will be described.
우선, 6비트 D/A변환기에서 발생될 수 있는 SAR[5:0] 신호중에서 SAR[5:2] 신호를 이용해서 상위 4비트에 해당하는 기준전압을 결정하는 바, SAR를 초기화 한 상태에서 16가지의 SAR[5:2] 신호중에서 첫 번재로 '0000'이 발생되면 D/A변환부의 SEL[0]만이 '1'로 설정되고, SAR[5:2] 신호가 '0001'이 발생되면 SEL[1]만이 '1'로 설정되고, SAR[5:2]신호가 '1111'이 발생되면 SEL[15]가 '1'로 설정되는 바와 같이, 원-핫-엔코딩 방식에 의해 16개의 SEL 신호를 SAR[5:2]의 신호상태에 따라 대응되게 셋팅(Setting)시키게 된다.First, from the SAR [5: 0] signal that can be generated in the 6-bit D / A converter, the reference voltage corresponding to the upper 4 bits is determined by using the SAR [5: 2] signal. If '0000' occurs first among 16 SAR [5: 2] signals, only SEL [0] of D / A converter is set to '1', and SAR [5: 2] signal generates '0001' If only SEL [1] is set to '1' and SAR [5: 2] signal is set to '1111', SEL [15] is set to '1'. SEL signals are set correspondingly according to the signal state of SAR [5: 2].
이때 상기, 상최 하단부의 저항인 R0_ADD의 값이 '0'이고 나머지 R1 저항부터 R15_NEW 저항 값이 모두 동일한 값을 가지고 있는 경우, 아날로그 기준전압은 0~VDD 사이의 값을 가지게 되는 한편, VDD * 1/24 단위로 변화하게 된다.At this time, when the value of R0_ADD, which is the resistance of the uppermost lower part, is '0', and the values of the remaining R1 and R15_NEW resistors have the same value, the analog reference voltage has a value between 0 and VDD, while VDD * 1 / 2 4 units will change.
한편, 상기 아날로그 기준전압이 나머지 2비트에 해당하는 정밀도를 얻기 위해서 R0_ADD와 R15_NEW 저항값을 가변적으로 조정하여 기준전압을 결정할 수 있게 된다.Meanwhile, the reference voltage may be determined by variably adjusting the resistance values of R0_ADD and R15_NEW in order to obtain the precision corresponding to the remaining two bits of the analog reference voltage.
즉, 최 하단부 저항 R0_ADD와 최 상단부 저항 R15_NEW 값의 합이 항상 R이 되게 조절하며, SAR[1:0] 값에 따라 R0_ADD 저항값을 조절하는바, SAR[1:0]이 각각 '00','01','10','11'이 될 때 상호 대응되게 R0_ADD 저항값이 '0*R', 'R/4', '2R/4', '3R/4'가 되도록 조정한다.That is, the sum of the lowest resistance R0_ADD and the highest resistance R15_NEW is always adjusted to R, and the R0_ADD resistance is adjusted according to the SAR [1: 0] value, and SAR [1: 0] is set to '00'. Adjust R0_ADD resistance values to '0 * R', 'R / 4', '2R / 4', and '3R / 4' to correspond to each other when '01', '10', and '11'.
따라서, 상기 R0_ADD 저항값이 '0*R', 'R/4', '2R/4', '3R/4' 이 될 때, RO_ADD 저항값과 R15_NEW 저항값은 항상 'R'이 되어야 하기 때문에, R15_NEW 저항값은 각각 'R', '3R/4', '2R/4', 'R/4' 값을 가지게 되며, 아울러 SAR[1:0] 값에 따라 기준 전압값을 각각 '0*1/26*VDD', '1*1/26*VDD', '2*1/26*VDD', '3*1/2 6*VDD' 만큼 변동이 있게 제어를 한다.Therefore, when the R0_ADD resistance values are '0 * R', 'R / 4', '2R / 4', and '3R / 4', the RO_ADD resistance value and the R15_NEW resistance value should always be 'R'. , R15_NEW resistance values have 'R', '3R / 4', '2R / 4', and 'R / 4' values respectively, and according to SAR [1: 0] value, the reference voltage value is' 0 * 1/2 6 * VDD ',' 1 * 1/2 6 * VDD and a ',' 2 * 1/2 6 * VDD ',' 3 * 1/2 6 allow the VDD * 'as the control variable.
다시말해, 기준전압 신호가 추가의 2비트에 해당하는 정밀도를 얻기 위해서는 R0_ADD 저항과 R15_NEW 저항은 다음 [표1]과 같이 제어되어야 하는 것이다.In other words, the R0_ADD resistor and the R15_NEW resistor must be controlled as shown in Table 1 below in order for the reference voltage signal to obtain an additional 2 bits of precision.
전술한 바와 같이, 6비트 D/A 변환기에서 상위 4비트에 해당되는 기준전압을 먼저 결정한 뒤, 가변 저항부분을 이용해서 2비트에 해당되는 기준전압을 결정하여 제공함으로써, 6비트 D/A 변환기를 구현할 수 있다.As described above, the 6-bit D / A converter first determines the reference voltage corresponding to the upper 4 bits, and then determines and provides a reference voltage corresponding to 2 bits using the variable resistor part, thereby providing a 6-bit D / A converter. Can be implemented.
한편, 본 발명은 6-비트 D/A 변환기를 실시예로 하여 미세 조정을 하는 저항을 2-비트 단위로 제어하고 있음을 설명하고 있지만, N-비트 D/A 변환장치 및 이를 응용한 A/D 변환장치에 적용할 수 있고, 또한 미세 조정하는 저항은 D/A 변환장치의 구조에 따라 가변적으로 적용될 수 있기 때문에, 본 발명에서 기재된 내용과 다른 변형된 실시예들이 돌출된다고 하더라도 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 청구범위안에 속한다 해야 할 것이다. On the other hand, although the present invention has been described that the 6-bit D / A converter to control the fine-tuning resistor in 2-bit units as an embodiment, the N-bit D / A converter and the A / application using the same Since the present invention can be applied to the D converter and the resistance to be finely adjusted can be variably applied according to the structure of the D / A converter, even if the modified embodiments other than the contents described in the present invention protrude. It should not be individually understood from the spirit or the prospect, but should fall within the claims appended to the present invention.
이상에서 설명한 바와 같이, 본 발명에 따르면 SAR의 상위 비트를 이용해서 원-핫-엔코딩 방식에 의해 기준전압을 결정하고, 또한 하위 비트에 해당되는 기준전압은 기준전압발생부에 제공된 가변저항을 이용하여 결정하도록 하는 D/A 변환기의 구조를 이용하면 D/A 변환기의 자체적인 면적을 줄일 수 있을뿐만 아니라, 그 D/A 변환기가 사용되는 A/D 변환기의 회로 면적 또한 줄일 수 있어 경쟁력 우위를 기대할 수 있는 효과가 있다. As described above, according to the present invention, the reference voltage is determined by one-hot-encoding using the upper bits of the SAR, and the reference voltage corresponding to the lower bits uses a variable resistor provided to the reference voltage generator. By using the structure of the D / A converter, which reduces the area of the D / A converter itself, it also reduces the circuit area of the A / D converter in which the D / A converter is used. There is an expected effect.
도 1은 종래 1-실시예에 따른 플래쉬 타입의 아날로그-디지털 변환기를 보인 회로도,1 is a circuit diagram showing a flash-type analog-to-digital converter according to the prior art 1- embodiment;
도 2는 종래 2-실시예에 따른 SAR 방식의 아날로그-디지털 변환기를 보인 회로도,2 is a circuit diagram showing an analog-to-digital converter of the SAR method according to the conventional two- embodiment,
도 3은 도 2에 도시된 SAR 방식의 아날로그-디지털 변환기에 사용되는 디지털-아날로그 변환기의 회로도, 3 is a circuit diagram of a digital-to-analog converter used in the analog-to-digital converter of the SAR method shown in FIG.
도 4는 본 발명의 실시예에 따른 미세 조정방식의 디지털-아날로그 변환기의 구조를 보인 회로도이다.4 is a circuit diagram showing the structure of a digital-to-analog converter of a fine tuning method according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 선택신호발생부, 110 : 기준전압생성부,100: selection signal generator, 110: reference voltage generator,
120, 130 : 인버터, 140 : 트랜스미션 게이트.120, 130: inverter, 140: transmission gate.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0021288A KR100517133B1 (en) | 2003-04-04 | 2003-04-04 | SAR type analog-to-digital converter using minute control type digital-to-analog converter and the minute control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0021288A KR100517133B1 (en) | 2003-04-04 | 2003-04-04 | SAR type analog-to-digital converter using minute control type digital-to-analog converter and the minute control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040087048A KR20040087048A (en) | 2004-10-13 |
| KR100517133B1 true KR100517133B1 (en) | 2005-09-26 |
Family
ID=37369279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0021288A KR100517133B1 (en) | 2003-04-04 | 2003-04-04 | SAR type analog-to-digital converter using minute control type digital-to-analog converter and the minute control method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100517133B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106066478B (en) * | 2016-05-27 | 2018-10-30 | 中国矿业大学 | Merge the mining area surface deformation calculation method of pixel offset tracking and short baseline set |
-
2003
- 2003-04-04 KR KR10-2003-0021288A patent/KR100517133B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040087048A (en) | 2004-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7199746B1 (en) | Method for search and matching of capacitors for a digital to analog converter of an SAR analog to digital converter | |
| US7286075B2 (en) | Analog to digital converter with dither | |
| US7965218B2 (en) | Sar adc | |
| TWI452846B (en) | Segmented analog-to-digital converter and method thereof | |
| TWI783072B (en) | Method and apparatus for offset correction in sar adc with reduced capacitor array dac | |
| US5889486A (en) | Split capacitor array for digital-to-analog signal conversion | |
| US5231398A (en) | Method and apparatus for self-tracking multiple analog to digital conversion | |
| KR102001762B1 (en) | DAC capacitance array, SAR-type analog-to-digital converter and method of reducing power consumption | |
| US5936566A (en) | Auto-reference pseudo-flash analog to digital converter | |
| US9577654B2 (en) | Analog-digital converter and control method | |
| CA2004317C (en) | Successive comparison type analog-to-digital converting apparatus | |
| EP3514965B1 (en) | Analogue-to-digital converter circuitry | |
| KR20180122235A (en) | Successive-approximation register analog to digital converter | |
| JP3857450B2 (en) | Successive comparison type analog-digital conversion circuit | |
| CN110661530B (en) | Analog-to-digital converter and quantization method based on code word recombination | |
| US9887703B1 (en) | Area efficient digital to analog and analog to digital converters | |
| JP2995599B2 (en) | Analog-to-digital conversion method | |
| US5986599A (en) | Voltage comparator for analog-to-digital converter | |
| JP2004032089A (en) | A/d converter | |
| KR100517133B1 (en) | SAR type analog-to-digital converter using minute control type digital-to-analog converter and the minute control method | |
| US5455583A (en) | Combined conventional/neural network analog to digital converter | |
| US11711089B2 (en) | SAR ADC with alternating low and high precision comparators and uneven allocation of redundancy | |
| CN111431535B (en) | 2b/cycle successive approximation analog-to-digital converter and quantization method thereof | |
| KR20050117321A (en) | Successive approximation register adc reusing a unit block of adc for implementing high bit resolution | |
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140710 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150901 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160909 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170905 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180905 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190902 Year of fee payment: 15 |