KR100515306B1 - Electroluminescent display panel - Google Patents

Electroluminescent display panel Download PDF

Info

Publication number
KR100515306B1
KR100515306B1 KR10-2003-0075988A KR20030075988A KR100515306B1 KR 100515306 B1 KR100515306 B1 KR 100515306B1 KR 20030075988 A KR20030075988 A KR 20030075988A KR 100515306 B1 KR100515306 B1 KR 100515306B1
Authority
KR
South Korea
Prior art keywords
transistor
control electrode
electrode
line
parallel
Prior art date
Application number
KR10-2003-0075988A
Other languages
Korean (ko)
Other versions
KR20050041076A (en
Inventor
김금남
이을호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0075988A priority Critical patent/KR100515306B1/en
Priority to US10/971,678 priority patent/US7667673B2/en
Priority to CNB2004100899907A priority patent/CN100428525C/en
Publication of KR20050041076A publication Critical patent/KR20050041076A/en
Application granted granted Critical
Publication of KR100515306B1 publication Critical patent/KR100515306B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 각 표시 화소의 개구율을 높일 수 있는 유기 EL 표시패널을 제공한다. The present invention provides an organic EL display panel which can increase the aperture ratio of each display pixel.

본 발명에 따른 표시패널은, 제1 트랜지스터의 제어 전극, 제2 트랜지스터의 제어 전극 및 제4트랜지스터의 주전극이 연결된 제어 전극선; 및 데이터선과 평행하고 제1 트랜지스터의 주 전극과 연결되는 전원 전극선을 포함하고, 제1 트랜지스터의 채널 및 제2 트랜지스터의 채널은 주사선과 각각 평행하게 형성된다. 제어 전극선에서, 상기 제1 트랜지스터의 제어 전극과 상기 제2 트랜지스터의 제어 전극을 연결하는 부분은 상기 주사선에 수직하게 배치되고 제4트랜지스터의 주전극까지 연장되는 부분은 전원 전극선과 수직적으로 평행하게 형성된다.According to an exemplary embodiment of the present invention, a display panel includes: a control electrode line connected to a control electrode of a first transistor, a control electrode of a second transistor, and a main electrode of a fourth transistor; And a power supply electrode line parallel to the data line and connected to the main electrode of the first transistor, wherein the channel of the first transistor and the channel of the second transistor are formed in parallel with the scan line, respectively. In the control electrode line, a portion connecting the control electrode of the first transistor and the control electrode of the second transistor is disposed perpendicular to the scan line and the portion extending to the main electrode of the fourth transistor is formed to be perpendicular to the power electrode line. do.

본 발명에 따르면, 표시 화소 내에 회로 소자들이 차지하는 면적을 감소시켜 표시 소자가 차지하는 면적을 증가시킴으로써 화소의 개구율을 향상시킬 수 있다. According to the present invention, the aperture ratio of the pixel can be improved by reducing the area occupied by the circuit elements in the display pixel, thereby increasing the area occupied by the display element.

Description

유기ＥＬ 표시패널{Electroluminescent display panel}Organic EL display panel {Electroluminescent display panel}

본 발명은 화상 표시 장치에 관한 것으로, 특히 유기 전계발광(electroluminescent, 이하 EL이라 함) 표시패널에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device, and more particularly to an organic electroluminescent display panel.

일반적으로 유기 EL 표시 장치는 형광(인광)성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시 장치이다. 발광 화소는 애노드(ITO), 유기 박막, 캐소드 레이어(metal)의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다.In general, an organic EL display device is a display device that electrically excites a fluorescent (phosphorescent) organic compound to emit light. The light emitting pixel has a structure of an anode (ITO), an organic thin film, and a cathode layer (metal). The organic thin film has a multilayer structure including an emitting layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) to improve the emission efficiency by improving the balance between electrons and holes. It also includes a separate electron injecting layer (EIL) and a hole injecting layer (HIL).

이러한 유기 발광셀들이 N×M 개의 매트릭스 형태로 배열되어 유기 EL 표시패널을 형성한다. 이 유기 EL 표시패널은 전압 구동 혹은 전류 구동에 의하여 영상을 표현한다. These organic light emitting cells are arranged in an N × M matrix to form an organic EL display panel. This organic EL display panel displays an image by voltage driving or current driving.

도 1은 일반적인 유기 EL 표시 장치의 개략적인 평면도이다. 1 is a schematic plan view of a general organic EL display device.

도 1에 나타낸 바와 같이, 유기 EL 표시 장치는 유기 EL 표시패널(10), 주사 구동부(20) 및 데이터 구동부(30)를 포함한다.As shown in FIG. 1, the organic EL display device includes an organic EL display panel 10, a scan driver 20, and a data driver 30.

유기 EL 표시패널(10)은 행 방향으로 뻗어 있는 복수의 데이터선(D1-DM), 열 방향으로 뻗어 있는 복수의 주사선(S1-SN) 및 복수의 화소 회로(11)를 포함한다. 데이터선(D1-DM)은 화상 신호를 나타내는 데이터 전압을 화소 회로(11)로 전달하며, 주사선(S1-SN)은 화소 회로(11)를 선택하기 위한 선택 신호를 화소 회로(11)로 전달한다. 화소 회로(11)는 이웃한 두 데이터선과 이웃한 두 주사선에 의해 정의되는 화소 영역에 형성되어 있다.The organic EL display panel 10 includes a plurality of data lines D 1 -D M extending in a row direction, a plurality of scanning lines S 1 -S N extending in a column direction, and a plurality of pixel circuits 11. do. The data lines D 1 -D M transmit data voltages representing the image signals to the pixel circuits 11, and the scan lines S 1 -S N provide selection signals for selecting the pixel circuits 11. To 11). The pixel circuit 11 is formed in a pixel region defined by two neighboring data lines and two neighboring scan lines.

주사 구동부(20)는 주사선(S1-SN)에 선택 신호를 순차적으로 인가하며, 데이터 구동부(30)는 데이터선(D1-DM)에 화상 신호를 나타내는 데이터 전압을 인가한다.The scan driver 20 sequentially applies a selection signal to the scan lines S 1 -S N , and the data driver 30 applies a data voltage representing an image signal to the data lines D 1 -D M.

화소 회로(11)를 통하여 유기 발광셀을 구동하는 방식에는, 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, TFT)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 이용하여 라인을 선택하고 화소의 커패시터에 데이터를 저장하여 구동한다.As a method of driving the organic light emitting cell through the pixel circuit 11, there are a simple matrix method and an active matrix method using a thin film transistor (TFT). In the simple matrix method, the anode and the cathode are formed to be orthogonal and the line is selected and driven, whereas the active driving method uses a thin film transistor to select a line and stores data in a pixel capacitor.

능동 구동 방식으로 구동되는 유기 EL 표시장치에 대하여, 미국특허공개 US20020118150호는 4개의 트랜지스터를 포함하는 화소 회로가 개시되어 있다. Regarding an organic EL display device driven by an active driving method, US Patent Publication No. US20020118150 discloses a pixel circuit including four transistors.

구동 트랜지스터는 게이트와 소스 사이의 전압에 대응하는 전류를 유기 EL 소자(OLED)에 전달하며, 게이트와 소스 사이에 커패시터가 형성되어 있다. 구동 트랜지스터의 문턱전압을 보상하기 위한 보상 트랜지스터는 다이오드 연결되어 있으며 게이트가 구동 트랜지스터의 게이트에 연결되어 있다. 그리고 스위칭 트랜지스터는 게이트가 현재 주사선에 연결되고 소스전극이 데이터선에 연결되어 있어 현재 주사선의 선택 신호에 응답하여 데이터 전압을 보상 트랜지스터의 소스전극에 인가한다. 프리차지 트랜지스터는 게이트가 직전 주사선에 연결되어 직전 주사선의 선택신호에 응답하여 프리차지 전압을 구동 트랜지스터의 게이트로 인가한다.The driving transistor transfers a current corresponding to the voltage between the gate and the source to the organic EL element OLED, and a capacitor is formed between the gate and the source. The compensation transistor for compensating the threshold voltage of the driving transistor is diode-connected and the gate is connected to the gate of the driving transistor. In the switching transistor, the gate is connected to the current scan line and the source electrode is connected to the data line, thereby applying a data voltage to the source electrode of the compensation transistor in response to the selection signal of the current scan line. In the precharge transistor, the gate is connected to the immediately preceding scan line to apply the precharge voltage to the gate of the driving transistor in response to the selection signal of the immediately preceding scan line.

이와 같은 구조의 화소 회로에서는, 구동 트랜지스터와 보상 트랜지스터의 문턱전압을 동일하게 하게 위하여, 구동 트랜지스터 및 보상 트랜지스터가 데이터선과 평행한 일직선상에 나란히 배치되어 있다. 또한, 프리차지 트랜지스터는 직전 주사선에 연결되도록 배치되어 있다.In the pixel circuit having such a structure, in order to make the threshold voltages of the driving transistor and the compensation transistor the same, the driving transistor and the compensation transistor are arranged side by side in parallel with the data line. Further, the precharge transistor is arranged to be connected to the immediately preceding scan line.

그러나 이러한 배치구조는, 직전 주사선에 연결되는 프리차지 트랜지스터의 드레인 전극, 구동 트랜지스터의 게이트 및 보상 트랜지스터의 게이트를 연결하는 게이트선의 면적이 커지게 되어 표시 화소의 개구율이 낮아진다는 문제점이 있었다.However, such an arrangement structure has a problem in that the area of the drain line of the precharge transistor connected to the immediately preceding scan line, the gate line of the driving transistor, and the gate line connecting the gate of the compensation transistor is increased, thereby lowering the aperture ratio of the display pixel.

본 발명이 이루고자 하는 다른 기술적 과제는 표시 화소의 개구율을 높을 수 있는 배치구조를 갖는 유기EL 표시패널을 제공하는 것이다.Another object of the present invention is to provide an organic EL display panel having an arrangement structure capable of increasing the aperture ratio of display pixels.

앞서 설명한 기술적 과제를 성취하기 위한 본 발명의 첫째 특징에 따른 유기EL 표시패널은, An organic EL display panel according to a first aspect of the present invention for achieving the above technical problem,

주 전극과 제어 전극 사이에 커패시터가 형성되어 있으며 상기 주 전극과 제어 전극 사이의 전압에 대응하는 전류를 표시 소자로 출력하는 제1 트랜지스터; 상기 제1 트랜지스터의 제어 전극에 제어 전극이 연결된 제2 트랜지스터; 및 현재 주사선으로부터의 선택신호에 응답하여 데이터선 전압을 상기 제2 트랜지스터에 인가하는 제3트랜지스터를 포함하는 화소 회로가 형성된 유기EL 표시패널로서,A first transistor having a capacitor formed between the main electrode and the control electrode and outputting a current corresponding to the voltage between the main electrode and the control electrode to a display element; A second transistor having a control electrode connected to the control electrode of the first transistor; And a third transistor configured to apply a data line voltage to the second transistor in response to a selection signal from a current scan line, the organic EL display panel comprising:

상기 제1 트랜지스터의 제어 전극 및 상기 제2 트랜지스터의 제어 전극이 연결된 제어 전극선; 및A control electrode line connected to the control electrode of the first transistor and the control electrode of the second transistor; And

상기 데이터선과 평행하고 상기 제1 트랜지스터의 주 전극과 연결되는 전원 전극선을 포함하고,A power electrode line parallel to the data line and connected to a main electrode of the first transistor,

상기 제1 트랜지스터의 채널 및 제2 트랜지스터의 채널은 상기 주사선과 각각 평행하게 형성되고, The channel of the first transistor and the channel of the second transistor are formed in parallel with the scan line, respectively.

상기 제어 전극선에서, 상기 제1 트랜지스터의 제어 전극과 상기 제2 트랜지스터의 제어 전극을 연결하는 부분은 상기 주사선에 수직하게 배치된다.In the control electrode line, a portion connecting the control electrode of the first transistor and the control electrode of the second transistor is disposed perpendicular to the scan line.

제어 신호에 응답하여 프리차지 전압을 상기 제2트랜지스터의 주전극 및 상기 제1 트랜지스터의 제어 전극에 인가하는 제4 트랜지스터를 더 포함할 수 있다.The electronic device may further include a fourth transistor configured to apply a precharge voltage to the main electrode of the second transistor and the control electrode of the first transistor in response to a control signal.

여기서, 상기 제어 신호는 직전 주사선으로부터의 선택신호일 수 있다.Here, the control signal may be a selection signal from the immediately preceding scan line.

상기 제어 전극선의 일부는 상기 전원 전극선과 서로 평행하게 형성되어 상기 커패시터로서 동작할 수 있다. A portion of the control electrode line may be formed in parallel with the power electrode line to operate as the capacitor.

상기 커패시터는 상기 표시소자를 사이에 두고 상기 데이터선과 평행하게 형성될 수 있다. The capacitor may be formed parallel to the data line with the display element therebetween.

상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터상기는 동일한 전도 타입의 트랜지스터일 수 있다. The first transistor, the second transistor, and the third transistor may be transistors of the same conductivity type.

본 발명의 둘째 특징에 따른 유기EL 표시패널은,An organic EL display panel according to a second aspect of the present invention,

주 전극과 제어 전극 사이에 커패시터가 형성되어 있으며 상기 주 전극과 제어 전극 사이의 전압에 대응하는 전류를 표시 소자로 출력하는 제1 트랜지스터; 상기 제1 트랜지스터의 제어 전극에 제어 전극이 연결된 제2 트랜지스터; 현재 주사선으로부터의 선택신호에 응답하여 데이터선 전압을 상기 제2 트랜지스터에 인가하는 제3트랜지스터; 및 직전 주사선으로부터의 선택신호에 응답하여 프리차지 전압을 상기 제1 트랜지스터의 제어 전극에 인가하는 제4 트랜지스터를 포함하는 화소 회로가 형성된 유기EL 표시패널로서,A first transistor having a capacitor formed between the main electrode and the control electrode and outputting a current corresponding to the voltage between the main electrode and the control electrode to a display element; A second transistor having a control electrode connected to the control electrode of the first transistor; A third transistor configured to apply a data line voltage to the second transistor in response to a selection signal from a current scan line; And a fourth transistor configured to apply a precharge voltage to the control electrode of the first transistor in response to a selection signal from the immediately preceding scan line, the organic EL display panel comprising:

상기 제4트랜지스터의 주전극, 상기 제1 트랜지스터의 제어 전극 및 상기 제2 트랜지스터의 제어 전극이 연결된 제어 전극선; 및A control electrode line connected to a main electrode of the fourth transistor, a control electrode of the first transistor, and a control electrode of the second transistor; And

상기 데이터선과 평행하고 상기 제1 트랜지스터의 주 전극과 연결되는 전원 전극선을 포함하고,A power electrode line parallel to the data line and connected to a main electrode of the first transistor,

상기 제1 트랜지스터의 채널 및 제2 트랜지스터의 채널은 상기 주사선과 각각 평행하게 형성되고, The channel of the first transistor and the channel of the second transistor are formed in parallel with the scan line, respectively.

상기 제어 전극선에서, 상기 제1 트랜지스터의 제어 전극과 상기 제2 트랜지스터의 제어 전극을 연결하는 부분은 상기 주사선에 수직하게 배치되며, 상기 제4트랜지스터의 주전극과 연결되는 부분은 상기 전원 전극선과 수직적으로 평행하게 형성되어 커패시터로서 동작한다.In the control electrode line, a portion connecting the control electrode of the first transistor and the control electrode of the second transistor is disposed perpendicular to the scan line, and the portion connected to the main electrode of the fourth transistor is perpendicular to the power electrode line. Are formed in parallel to operate as a capacitor.

상기 커패시터는 상기 표시소자를 사이에 두고 상기 데이터선과 평행하게 형성될 수 있다. The capacitor may be formed parallel to the data line with the display element therebetween.

제어 신호에 응답하여 상기 제1 트랜지스터와 상기 표시 소자 사이를 전기적으로 차단하는 제5 트랜지스터를 더 포함할 수 있다.The display device may further include a fifth transistor electrically blocking the first transistor and the display element in response to a control signal.

상기 제5트랜지스터의 채널은 상기 데이터선과 평행하게 형성될 수 있다.The channel of the fifth transistor may be formed in parallel with the data line.

본 발명의 셋째 특징에 따른 표시패널의 배치구조는,The arrangement of the display panel according to the third aspect of the present invention,

주 전극과 제어 전극 사이에 커패시터가 형성되어 있으며 상기 주 전극과 제어 전극 사이의 전압에 대응하는 전류를 표시 소자로 출력하는 제1 트랜지스터; 상기 제1 트랜지스터의 제어 전극에 제어 전극이 연결된 제2 트랜지스터; 현재 주사선으로부터의 선택신호에 응답하여 데이터선 전압을 상기 제2 트랜지스터에 인가하는 제3트랜지스터; 및 직전 주사선으로부터의 선택신호에 응답하여 프리차지 전압을 상기 제1 트랜지스터의 제어 전극에 인가하는 제4 트랜지스터를 포함하는 화소 회로가 형성된 표시패널의 배치구조로서,A first transistor having a capacitor formed between the main electrode and the control electrode and outputting a current corresponding to the voltage between the main electrode and the control electrode to a display element; A second transistor having a control electrode connected to the control electrode of the first transistor; A third transistor configured to apply a data line voltage to the second transistor in response to a selection signal from a current scan line; And a fourth transistor configured to apply a precharge voltage to the control electrode of the first transistor in response to a selection signal from a previous scan line.

상기 제1 트랜지스터의 제어 전극, 상기 제2 트랜지스터의 제어 전극 및 상기 제4트랜지스터의 주전극이 연결된 제어 전극선; 및A control electrode line connected to a control electrode of the first transistor, a control electrode of the second transistor, and a main electrode of the fourth transistor; And

상기 데이터선과 평행하고 상기 제1 트랜지스터의 주 전극과 연결되는 전원 전극선을 포함하고,A power electrode line parallel to the data line and connected to a main electrode of the first transistor,

상기 제1 트랜지스터의 채널 및 제2 트랜지스터의 채널은 상기 주사선과 각각 평행하게 형성되고, The channel of the first transistor and the channel of the second transistor are formed in parallel with the scan line, respectively.

상기 제어 전극선에서, 상기 제1 트랜지스터의 제어 전극과 상기 제2 트랜지스터의 제어 전극을 연결하는 부분은 상기 주사선에 수직하게 배치되고, 상기 제4트랜지스터의 주전극과 연결되는 부분은 상기 전원 전극선과 수직적으로 평행하게 형성된다.In the control electrode line, a portion connecting the control electrode of the first transistor and the control electrode of the second transistor is disposed perpendicular to the scan line, and a portion connected to the main electrode of the fourth transistor is perpendicular to the power electrode line. It is formed parallel to.

상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 제4 트랜지스터는 동일한 전도 타입의 트랜지스터일 수 있다.The first transistor, the second transistor, the third transistor, and the fourth transistor may be transistors of the same conductivity type.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also an electrically connected part with another element in between.

도 2는 유기 EL 표시패널의 각 표시셀을 구동하는 화소 회로(11)의 등가 회로도이다. 2 is an equivalent circuit diagram of a pixel circuit 11 for driving each display cell of an organic EL display panel.

도 2에서는 설명의 편의상 m번째 데이터선(Dm)과 n번째 주사선(Sn)에 연결된 화소 회로만을 도시하였다. 그리고 주사선에 관한 용어를 정의하면, 현재 선택 신호를 전달하려고 하는 주사선을 "현재 주사선"이라 하고 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 주사선을 "직전 주사선"이라 한다.In FIG. 2, only the pixel circuit connected to the m th data line D m and the n th scan line S n is illustrated for convenience of description. When the term “scanning line” is defined, the scanning line to which the current selection signal is to be transmitted is referred to as the “current scanning line”, and the scanning line to which the selection signal is transmitted before the current selection signal is transmitted is referred to as the “previous scanning line”.

도 2에 나타낸 바와 같이, 화소 회로(11)는 유기 EL 소자(OLED), 트랜지스터(M1-M5) 및 커패시터(Cst)를 포함한다. 그리고 트랜지스터(M1-M5)는 MOS트랜지스터로 형성된다. 이러한 트랜지스터(M1-M5)는 표시패널(10)의 유리 기판 위에 형성되는 게이트 전극, 드레인 전극 및 소스 전극을 각각 제어 전극 및 2개의 주 전극으로 가지는 박막 트랜지스터인 것이 바람직하다. As shown in Fig. 2, the pixel circuit 11 includes an organic EL element OLED, transistors M1-M5, and a capacitor Cst. The transistors M1-M5 are formed of MOS transistors. The transistors M1-M5 are preferably thin film transistors having a gate electrode, a drain electrode, and a source electrode formed on the glass substrate of the display panel 10 as a control electrode and two main electrodes, respectively.

구동 트랜지스터(M1)는 전원 전압(VDD)에 소스가 연결되고, 게이트와 소스 사이에 커패시터(Cst)가 연결되어 있다. In the driving transistor M1, a source is connected to the power supply voltage VDD, and a capacitor Cst is connected between the gate and the source.

커패시터(Cst)는 트랜지스터(M1)의 게이트-소스 전압(VGS)을 일정 기간 유지한다.The capacitor Cst maintains the gate-source voltage V GS of the transistor M1 for a period of time.

보상 트랜지스터(M2)는 다이오드 연결되어 있으며 트랜지스터(M2)의 게이트는 트랜지스터(M1)의 게이트에 연결된다. The compensation transistor M2 is diode connected and the gate of the transistor M2 is connected to the gate of the transistor M1.

스위칭 트랜지스터(M3)는 현재 주사선(Sn)으로부터의 선택 신호에 응답하여 데이터선(Dm)으로부터의 데이터 전압을 트랜지스터(M2)로 전달한다. 트랜지스터(M2)의 드레인에는 트랜지스터(M4)가 연결된다.A switching transistor (M3) in response to the selection signal from the current scan line (S n) and transmits the data voltage from the data line (D m) to the transistor (M2). Transistor M4 is connected to the drain of transistor M2.

프리차지(precharge) 트랜지스터(M4)는 직전 주사선(Sn-1)으로부터의 선택 신호에 응답하여 프리차지 전압(Vp)을 트랜지스터(M2)로 전달한다.The precharge transistor M4 transfers the precharge voltage Vp to the transistor M2 in response to the selection signal from the immediately preceding scan line S n-1 .

트랜지스터(M5)는, 제어선(Cn)으로부터의 하이 레벨의 제어 신호에 응답하여 트랜지스터(M1)와 유기 EL 소자(OLED)를 전기적으로 차단한다.The transistor M5 electrically cuts off the transistor M1 and the organic EL element OLED in response to a high level control signal from the control line C n .

유기 EL 소자(OLED)는 캐소드가 기준 전압(Vss)에 연결되며 인가되는 전류에 대응하는 빛을 발광한다. 이러한 기준 전압(Vss)은 전원 전압(VDD)보다 낮은 레벨의 전압으로서 그라운드 전압 등이 사용될 수 있다. In the organic EL element OLED, a cathode is connected to the reference voltage Vss and emits light corresponding to an applied current. The reference voltage Vss is a voltage having a lower level than the power supply voltage VDD, and a ground voltage or the like may be used.

이와 같이 구성된 n번째 현재 화소 회로에서, 보상 트랜지스터(M2)의 게이트와 구동 트랜지스터(M1)의 게이트가 연결된다. 이 게이트들이 연결된 전극이 커패시터(Cst)의 일측 단자에 연결되며, 또한 프리차지 트랜지스터(M4)의 소스전극에 연결된다. 이 프리차지 트랜지스터(M4)의 드레인전극은 직전 주사선(Sn-1)에 접속된다. 이에 더하여, 보상 트랜지스터(M2)는 스위칭 트랜지스터(M3)와 다이오드 연결되고 스위칭 트랜지스터(M3)의 게이트는 현재 주사선(Sn)에 접속된다.In the nth current pixel circuit configured as described above, the gate of the compensation transistor M2 and the gate of the driving transistor M1 are connected. An electrode to which the gates are connected is connected to one terminal of the capacitor Cst, and also to a source electrode of the precharge transistor M4. The drain electrode of this precharge transistor M4 is connected to the immediately preceding scan line S n-1 . In addition, the compensation transistor (M2) is the gate of the switching transistor (M3) diode-connected and the switching transistor (M3) is connected to a current scan line (S n).

한편, 본 실시예에서는 프리차지 트랜지스터가 직전 주사선에 연결되는 구조를 예로서 설명하였으나, 이외에도 별도의 제어선에 연결될 수도 있다.Meanwhile, in the present embodiment, a structure in which the precharge transistor is connected to the immediately preceding scan line has been described as an example, but may be connected to a separate control line.

도 3은 도 2와 같은 화소 회로를 갖는 화상 표시패널의 배치구조를 나타낸 도면이다. FIG. 3 is a diagram illustrating an arrangement structure of an image display panel having the pixel circuit shown in FIG. 2.

도 3에 도시한 바와 같이, 데이터선(100)이 세로 방향(도면의 위아래 방향)으로 형성되며, 유기EL 소자층(700)을 사이에 두고 데이터선(100)과 평행하게 형성된 전원 전극선(200)이 형성된다. 주사선(Sn,300)은 데이터선(100)과 교차하면서 데이터선(100)에 수직한 방향으로 형성되어 있다. As shown in FIG. 3, the data line 100 is formed in the vertical direction (up and down direction of the drawing), and the power electrode line 200 formed in parallel with the data line 100 with the organic EL element layer 700 therebetween. ) Is formed. The scan lines Sn and 300 intersect the data lines 100 and are formed in a direction perpendicular to the data lines 100.

스위칭 트랜지스터(M3)의 소스 전극(S1)이 데이터선(100)에 접속되도록 형성되고, 주사선(Sn)을 기준으로 소스 전극(S1)의 반대편에 드레인 전극(D1)이 형성되어 있고, 상기 소스 전극(S1)과 드레인 전극(D1) 사이에 형성되는 채널이 데이터선(100)과 평행하도록 형성되며 이 채널 위에 형성되는 게이트는 주사선(300)에 연결된다.The source electrode S1 of the switching transistor M3 is formed to be connected to the data line 100, and the drain electrode D1 is formed on the opposite side of the source electrode S1 based on the scan line Sn. A channel formed between the electrode S1 and the drain electrode D1 is formed to be parallel to the data line 100, and a gate formed on the channel is connected to the scan line 300.

보상 트랜지스터(M2)의 소스 전극(S2)이 스위칭 트랜지스터(M3)의 드레인 전극(D1)과 연결되며, 이 소스전극(S2)과 쌍을 이루어 주사선(300)과 평행하게 채널을 형성하도록 드레인 전극(D2)이 형성된다. The source electrode S2 of the compensation transistor M2 is connected to the drain electrode D1 of the switching transistor M3, and is paired with the source electrode S2 to form a channel in parallel with the scan line 300. (D2) is formed.

구동 트랜지스터(M1)의 드레인 전극(D3)과 소스 전극(S3)은, 보상 트랜지스터(M2)의 소스 전극(S2)과 드레인 전극(D2)에 의해 형성된 채널방향과 동일한 채널방향을 갖도록 각각 형성된다. 즉, 상기 소스 전극(S3)과 드레인 전극(D3) 사이에 형성되는 채널도 주사선(Sn)과 평행하게 형성된다. The drain electrode D3 and the source electrode S3 of the driving transistor M1 are formed to have the same channel direction as the channel direction formed by the source electrode S2 and the drain electrode D2 of the compensation transistor M2. . That is, a channel formed between the source electrode S3 and the drain electrode D3 is also formed in parallel with the scan line Sn.

화소 회로(11)는, 보상 트랜지스터(M2)의 게이트와 구동트랜지스터(M1)의 게이트는 연결되는 구조 및 구동 트랜지스터(M1)의 소스 전극(S3)과 게이트 사이에는 커패시터(도 2에서 Cst)가 형성되는 구조를 포함한다(도 2의 점선). 따라서 서로 채널이 평행하게 형성된 구동트랜지스터(M1)와 보상 트랜지스터(M2)의 게이트는 채널 방향과 수직한 방향으로 연결된다. 또한 소스 전극(S3)은 전원 전극선(200)에 연결되며 구동 트랜지스터(M1)의 게이트는 전원 전극선(200)과 커패시터를 형성하도록 전원 전극선(200)과 수직적으로 평행하게 전원 전극선(200)의 하부에 나란히 형성된다. 따라서 보상 트랜지스터(M2)의 게이트와 구동트랜지스터(M1)의 게이트는 연결된 구조 및 구동 트랜지스터(M1)의 소스 전극(S3)과 게이트 사이에는 커패시터가 형성되는 구조를 형성하는 제어전극선인 게이트연결선(500)이 형성된다. The pixel circuit 11 has a structure in which the gate of the compensation transistor M2 and the gate of the driving transistor M1 are connected, and a capacitor (Cst in FIG. 2) is disposed between the source electrode S3 and the gate of the driving transistor M1. It includes a structure to be formed (dashed line in Fig. 2). Therefore, the gates of the driving transistor M1 and the compensation transistor M2 having channels parallel to each other are connected in a direction perpendicular to the channel direction. In addition, the source electrode S3 is connected to the power electrode line 200, and the gate of the driving transistor M1 is lower than the power electrode line 200 in parallel with the power electrode line 200 to form a capacitor with the power electrode line 200. Are formed side by side. Therefore, the gate of the compensation transistor M2 and the gate of the driving transistor M1 are connected to each other, and the gate connection line 500 which is a control electrode line forming a structure in which a capacitor is formed between the source electrode S3 and the gate of the driving transistor M1. ) Is formed.

트랜지스터(M5)는 트랜지스터(M1-M4)와 동일하게 PMOS형 트랜지스터로 형성되며, 트랜지스터(M5)의 소스 전극(S4)은 구동 트랜지스터(M1)의 드레인 전극(D3)에 연결되고 트랜지스터(M5)의 드레인 전극(D4)은 접촉구를 통하여 화소 전극(600)과 연결되어, 트랜지스터(M5)의 채널은 데이터선과 평행하게 형성된다. 그리고 트랜지스터(M5)의 게이트 전극은 제어선(Cn,400)에 연결된다.The transistor M5 is formed of a PMOS transistor similarly to the transistors M1-M4, and the source electrode S4 of the transistor M5 is connected to the drain electrode D3 of the driving transistor M1 and the transistor M5. The drain electrode D4 is connected to the pixel electrode 600 through a contact hole, so that the channel of the transistor M5 is formed in parallel with the data line. The gate electrode of the transistor M5 is connected to the control lines C n and 400.

화소 전극(600)의 상부에 표시소자인 유기EL(700)이 형성된다.An organic EL 700, which is a display element, is formed on the pixel electrode 600.

다시 말하면, 구동 트랜지스터(M1)의 채널과 보상 트랜지스터(M2)의 채널은 각각 주사선들에 대하여 평행하게 형성되고, 트랜지스터(M5)의 채널은 데이터선에 대하여 평행하게 형성된다. In other words, the channel of the driving transistor M1 and the channel of the compensation transistor M2 are formed in parallel with respect to the scan lines, respectively, and the channel of the transistor M5 is formed in parallel with the data lines.

구동 트랜지스터(M1)의 게이트와 보상 트랜지스터(M2)의 게이트는 제어전극선인 게이트연결선(500)에 의해 연결되고, 이 게이트연결선(500)은 직전 주사선(Sn-1)의 선택신호에 응답하여 프리차지전압(Vp)을 구동 트랜지스터(M1)의 게이트에 인가하기 위하여, 프리차지 트랜지스터(M4)의 드레인전극까지 연장된다. The gate of the driving transistor M1 and the gate of the compensation transistor M2 are connected by a gate connection line 500 which is a control electrode line, and the gate connection line 500 is free in response to the selection signal of the previous scan line Sn-1. In order to apply the charge voltage Vp to the gate of the driving transistor M1, it extends to the drain electrode of the precharge transistor M4.

이 경우, 구동 트랜지스터(M1)의 게이트와 보상 트랜지스터(M2)의 게이트가 연결되는 게이트연결선(500)의 부분은 주사선들에 수직한 방향으로 형성되고, 프리차지 트랜지스터(M4)의 드레인전극까지 연장되는 부분은 전원 전극선(200)과 수직적으로 평행하게 형성된다. In this case, the portion of the gate connection line 500 that connects the gate of the driving transistor M1 and the gate of the compensation transistor M2 is formed in a direction perpendicular to the scan lines and extends to the drain electrode of the precharge transistor M4. The portion to be formed is vertically parallel to the power electrode line 200.

결국, 구동 트랜지스터(M1)의 게이트, 구동 트랜지스터(M1)의 게이트 및 프리차지 트랜지스터(M4)의 드레인 전극은 게이트선(500)에 의해 연결된다. 구동 트랜지스터(M1)의 소스전극에 연결되는 전원 전극선(200)이 하나의 전극이 되고 게이트연결선(500)이 다른 전극이 되어 커패시터(Cst)가 형성된다.As a result, the gate of the driving transistor M1, the gate of the driving transistor M1, and the drain electrode of the precharge transistor M4 are connected by the gate line 500. The power source electrode line 200 connected to the source electrode of the driving transistor M1 becomes one electrode and the gate connection line 500 becomes another electrode to form a capacitor Cst.

이와 같은 배치구조를 갖는 화소 회로는, 각 트랜지스터가 형성되는 영역의 면적을 최소화하여, 표시 소자가 차지하는 면적을 충분히 확보함으로써 화소의 개구율을 향상시킬 수 있다.The pixel circuit having such an arrangement structure can improve the aperture ratio of the pixel by minimizing the area of the region where each transistor is formed and sufficiently securing the area occupied by the display element.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이와 같이 본 발명에 의하면, 구동 트랜지스터(M1)의 채널과 보상 트랜지스터(M2)의 채널을 주사선에 각각 평행하게 형성하고, 트랜지스터(M5)의 채널은 데이터선과 평행하게 형성하고, 구동 트랜지스터(M1)의 게이트와 보상 트랜지스터(M2)의 게이트전극이 연결되는 게이트연결선(500)의 부분은 주사선에 수직하게 형성하며 프리차지 트랜지스터(M4)까지 연장되는 부분은 전원 전극선(200)과 수직적으로 평행하게 형성되는 배선구조에 의해, 회로가 차지하는 면적을 감소시켜 표시소자가 차지하는 영역을 확보함으로써 화소의 개구율을 향상시킬 수 있다. As described above, according to the present invention, the channel of the driving transistor M1 and the channel of the compensation transistor M2 are formed in parallel with the scan line, the channel of the transistor M5 is formed in parallel with the data line, and the driving transistor M1 is formed. The portion of the gate connection line 500 to which the gate of the gate electrode and the gate electrode of the compensation transistor M2 is connected is formed perpendicular to the scan line, and the portion extending to the precharge transistor M4 is formed to be perpendicular to the power electrode line 200. The wiring structure can reduce the area occupied by the circuit to secure the area occupied by the display element, thereby improving the aperture ratio of the pixel.

또한, 게이트연결선(500)과 전원 전극선(200)이 수직적으로 평행하게 형성되어 커패시터(Cst)로서 동작함으로써 더욱더 화소의 개구율을 향상시킬 수 있다. In addition, since the gate connection line 500 and the power electrode line 200 are vertically parallel to each other to operate as the capacitor Cst, the aperture ratio of the pixel may be further improved.

도 1은 일반적인 유기 EL 표시패널의 개략적인 평면도이다.1 is a schematic plan view of a general organic EL display panel.

도 2는 유기 EL 표시패널의 각 표시 화소를 구동하는 화소 회로(11)의 등가 회로도이다. 2 is an equivalent circuit diagram of a pixel circuit 11 for driving each display pixel of an organic EL display panel.

도 3은 도 2의 화소 회로의 배치구조를 개략적으로 보여주는 평면도이다.3 is a plan view schematically illustrating an arrangement structure of the pixel circuit of FIG. 2.

Claims (14)

주 전극과 제어 전극 사이에 커패시터가 형성되어 있으며 상기 주 전극과 제어 전극 사이의 전압에 대응하는 전류를 표시 소자로 출력하는 제1 트랜지스터; 상기 제1 트랜지스터의 제어 전극에 제어 전극이 연결된 제2 트랜지스터; 및 현재 주사선으로부터의 선택신호에 응답하여 데이터선 전압을 상기 제2 트랜지스터에 인가하는 제3트랜지스터를 포함하는 화소 회로가 형성된 유기EL 표시패널에 있어서,A first transistor having a capacitor formed between the main electrode and the control electrode and outputting a current corresponding to the voltage between the main electrode and the control electrode to a display element; A second transistor having a control electrode connected to the control electrode of the first transistor; And a third transistor configured to apply a data line voltage to the second transistor in response to a selection signal from a current scan line. 상기 제1 트랜지스터의 제어 전극 및 상기 제2 트랜지스터의 제어 전극이 연결된 제어 전극선; 및A control electrode line connected to the control electrode of the first transistor and the control electrode of the second transistor; And 상기 데이터선과 평행하고 상기 제1 트랜지스터의 주 전극과 연결되는 전원 전극선을 포함하고,A power electrode line parallel to the data line and connected to a main electrode of the first transistor, 상기 제1 트랜지스터의 채널 및 제2 트랜지스터의 채널은 상기 주사선과 각각 평행하게 형성되는 유기EL 표시패널.And a channel of the first transistor and a channel of the second transistor are formed in parallel with the scan line, respectively. 제1항에 있어서, The method of claim 1, 상기 제어 전극선에서, 상기 제1 트랜지스터의 제어 전극과 상기 제2 트랜지스터의 제어 전극을 연결하는 부분은 상기 주사선에 수직하게 배치되는 유기EL 표시패널.And a portion of the control electrode line connecting the control electrode of the first transistor and the control electrode of the second transistor to be perpendicular to the scan line. 제2항에 있어서, The method of claim 2, 상기 제어 전극선의 일부는 상기 전원 전극선과 서로 평행하게 형성되어 상기 커패시터로서 동작하는 유기EL 표시패널.A portion of the control electrode line is formed in parallel with the power electrode line to operate as the capacitor. 제3항에 있어서, 상기 커패시터는 상기 표시소자를 사이에 두고 상기 데이터선과 평행하게 형성되는 유기EL 표시패널.The organic EL display panel according to claim 3, wherein the capacitor is formed in parallel with the data line with the display element therebetween. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 제어 신호에 응답하여 프리차지 전압을 상기 제2트랜지스터의 주전극 및 상기 제1 트랜지스터의 제어 전극에 인가하는 제4 트랜지스터를 더 포함하는 유기EL 표시패널.And a fourth transistor configured to apply a precharge voltage to a main electrode of the second transistor and a control electrode of the first transistor in response to a control signal. 제5항에 있어서, The method of claim 5, 상기 제4 트랜지스터는 화소를 사이에 두고 상기 제1 트랜지스터와 반대편에 위치되는 유기EL 표시패널.And the fourth transistor is positioned opposite to the first transistor with a pixel therebetween. 제1항에 있어서, The method of claim 1, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터상기는 동일한 전도 타입의 트랜지스터인 유기EL 표시패널.And the first transistor, the second transistor, and the third transistor are transistors of the same conductivity type. 주 전극과 제어 전극 사이에 커패시터가 형성되어 있으며 상기 주 전극과 제어 전극 사이의 전압에 대응하는 전류를 표시 소자로 출력하는 제1 트랜지스터; 상기 제1 트랜지스터의 제어 전극에 제어 전극이 연결된 제2 트랜지스터; 현재 주사선으로부터의 선택신호에 응답하여 데이터선 전압을 상기 제2 트랜지스터에 인가하는 제3트랜지스터; 및 직전 주사선으로부터의 선택신호에 응답하여 프리차지 전압을 상기 제1 트랜지스터의 제어 전극에 인가하는 제4 트랜지스터를 포함하는 화소 회로가 형성된 유기EL 표시패널에 있어서,A first transistor having a capacitor formed between the main electrode and the control electrode and outputting a current corresponding to the voltage between the main electrode and the control electrode to a display element; A second transistor having a control electrode connected to the control electrode of the first transistor; A third transistor configured to apply a data line voltage to the second transistor in response to a selection signal from a current scan line; And a fourth transistor configured to apply a precharge voltage to the control electrode of the first transistor in response to a selection signal from a previous scan line. 상기 제4트랜지스터의 주전극, 상기 제1 트랜지스터의 제어 전극 및 상기 제2 트랜지스터의 제어 전극이 연결된 제어 전극선; 및A control electrode line connected to a main electrode of the fourth transistor, a control electrode of the first transistor, and a control electrode of the second transistor; And 상기 데이터선과 평행하고 상기 제1 트랜지스터의 주 전극과 연결되는 전원 전극선을 포함하고,A power electrode line parallel to the data line and connected to a main electrode of the first transistor, 상기 제1 트랜지스터의 채널 및 제2 트랜지스터의 채널은 상기 주사선과 각각 평행하게 형성되는 유기EL 표시패널.And a channel of the first transistor and a channel of the second transistor are formed in parallel with the scan line, respectively. 제8항에 있어서, The method of claim 8, 상기 제어 전극선에서, 상기 제1 트랜지스터의 제어 전극과 상기 제2 트랜지스터의 제어 전극을 연결하는 부분은 상기 주사선에 수직하게 배치되며, 상기 제4트랜지스터의 주전극과 연결되는 부분은 상기 전원 전극선과 수직적으로 평행하게 형성되어 커패시터로서 동작하는 유기EL 표시패널.In the control electrode line, a portion connecting the control electrode of the first transistor and the control electrode of the second transistor is disposed perpendicular to the scan line, and the portion connected to the main electrode of the fourth transistor is perpendicular to the power electrode line. An organic EL display panel formed in parallel to operate as a capacitor. 제9항에 있어서, The method of claim 9, 상기 커패시터는 상기 표시소자를 사이에 두고 상기 데이터선과 평행하게 형성되는 유기EL 표시패널.And the capacitor is formed in parallel with the data line with the display element therebetween. 제9항에 있어서, The method of claim 9, 제어 신호에 응답하여 상기 제1 트랜지스터와 상기 표시 소자 사이를 전기적으로 차단하는 제5 트랜지스터를 더 포함하는 유기EL 표시패널.And a fifth transistor electrically blocking the first transistor and the display element in response to a control signal. 제11항에 있어서, The method of claim 11, 상기 제5트랜지스터의 채널은 상기 데이터선과 평행하게 형성되는 유기EL 표시패널.The channel of the fifth transistor is formed in parallel with the data line. 주 전극과 제어 전극 사이에 커패시터가 형성되어 있으며 상기 주 전극과 제어 전극 사이의 전압에 대응하는 전류를 표시 소자로 출력하는 제1 트랜지스터; 상기 제1 트랜지스터의 제어 전극에 제어 전극이 연결된 제2 트랜지스터; 현재 주사선으로부터의 선택신호에 응답하여 데이터선 전압을 상기 제2 트랜지스터에 인가하는 제3트랜지스터; 및 직전 주사선으로부터의 선택신호에 응답하여 프리차지 전압을 상기 제1 트랜지스터의 제어 전극에 인가하는 제4 트랜지스터를 포함하는 화소 회로가 형성된 표시패널의 배치구조에 있어서,A first transistor having a capacitor formed between the main electrode and the control electrode and outputting a current corresponding to the voltage between the main electrode and the control electrode to a display element; A second transistor having a control electrode connected to the control electrode of the first transistor; A third transistor configured to apply a data line voltage to the second transistor in response to a selection signal from a current scan line; And a fourth transistor configured to apply a precharge voltage to the control electrode of the first transistor in response to the selection signal from the immediately preceding scan line. 상기 제1 트랜지스터의 제어 전극, 상기 제2 트랜지스터의 제어 전극 및 상기 제4트랜지스터의 주전극이 연결된 제어 전극선; 및A control electrode line connected to a control electrode of the first transistor, a control electrode of the second transistor, and a main electrode of the fourth transistor; And 상기 데이터선과 평행하고 상기 제1 트랜지스터의 주 전극과 연결되는 전원 전극선을 포함하고,A power electrode line parallel to the data line and connected to a main electrode of the first transistor, 상기 제1 트랜지스터의 채널 및 제2 트랜지스터의 채널은 상기 주사선과 각각 평행하게 형성되고, The channel of the first transistor and the channel of the second transistor are formed in parallel with the scan line, respectively. 상기 제어 전극선에서, 상기 제1 트랜지스터의 제어 전극과 상기 제2 트랜지스터의 제어 전극을 연결하는 부분은 상기 주사선에 수직하게 배치되고, 상기 제4트랜지스터의 주전극과 연결되는 부분은 상기 전원 전극선과 수직적으로 평행하게 형성되는 표시패널의 배치구조.In the control electrode line, a portion connecting the control electrode of the first transistor and the control electrode of the second transistor is disposed perpendicular to the scan line, and a portion connected to the main electrode of the fourth transistor is perpendicular to the power electrode line. Arrangement structure of the display panel formed parallel to each other. 제13항에 있어서, The method of claim 13, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 제4 트랜지스터는 동일한 전도 타입의 트랜지스터인 표시패널의 배치구조.And the first transistor, the second transistor, the third transistor, and the fourth transistor are transistors of the same conductivity type.
KR10-2003-0075988A 2003-10-29 2003-10-29 Electroluminescent display panel KR100515306B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0075988A KR100515306B1 (en) 2003-10-29 2003-10-29 Electroluminescent display panel
US10/971,678 US7667673B2 (en) 2003-10-29 2004-10-22 Organic electroluminescent display panel
CNB2004100899907A CN100428525C (en) 2003-10-29 2004-10-28 Organic electroluminescent display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0075988A KR100515306B1 (en) 2003-10-29 2003-10-29 Electroluminescent display panel

Publications (2)

Publication Number Publication Date
KR20050041076A KR20050041076A (en) 2005-05-04
KR100515306B1 true KR100515306B1 (en) 2005-09-15

Family

ID=34545586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0075988A KR100515306B1 (en) 2003-10-29 2003-10-29 Electroluminescent display panel

Country Status (3)

Country Link
US (1) US7667673B2 (en)
KR (1) KR100515306B1 (en)
CN (1) CN100428525C (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138806B1 (en) * 2003-03-26 2012-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Device substrate and light-emitting device
KR100764736B1 (en) 2004-12-09 2007-10-08 삼성전자주식회사 Data drive integrated circuit reduced size and display apparatus having that
JP5013697B2 (en) 2005-10-19 2012-08-29 三洋電機株式会社 Display device
KR101293568B1 (en) 2006-02-23 2013-08-06 삼성디스플레이 주식회사 Display device
KR101375040B1 (en) * 2007-03-22 2014-03-14 엘지디스플레이 주식회사 Pixel circuit display panel having the same
KR101383712B1 (en) 2007-11-16 2014-04-09 삼성디스플레이 주식회사 Organic light emitting diode display and method for manufacturing the same
KR100922065B1 (en) * 2008-06-11 2009-10-19 삼성모바일디스플레이주식회사 Pixel and Organic Light Emitting Display Using the same
CN103137069A (en) * 2012-11-21 2013-06-05 友达光电股份有限公司 Pixel circuit
JP2016001266A (en) * 2014-06-12 2016-01-07 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． Display circuit and display apparatus
KR102396288B1 (en) * 2014-10-27 2022-05-10 삼성디스플레이 주식회사 Organic light emitting diode display device
CN112740317B (en) * 2019-08-23 2023-08-29 京东方科技集团股份有限公司 Display device and method for manufacturing the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2602703B2 (en) 1988-09-20 1997-04-23 富士通株式会社 Data driver for matrix display device
US5426447A (en) 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display
US5510807A (en) 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
JPH06337400A (en) 1993-05-31 1994-12-06 Sharp Corp Matrix type display device and method for driving it
JP3482683B2 (en) 1994-04-22 2003-12-22 ソニー株式会社 Active matrix display device and driving method thereof
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6229508B1 (en) 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3629939B2 (en) 1998-03-18 2005-03-16 セイコーエプソン株式会社 Transistor circuit, display panel and electronic device
JP4081852B2 (en) * 1998-04-30 2008-04-30 ソニー株式会社 Matrix driving method for organic EL element and matrix driving apparatus for organic EL element
TW530287B (en) 1998-09-03 2003-05-01 Samsung Electronics Co Ltd Display device, and apparatus and method for driving display device
JP2000221903A (en) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd Electro-luminescence display device
KR100296113B1 (en) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 ElectroLuminescent Display
KR100888004B1 (en) 1999-07-14 2009-03-09 소니 가부시끼 가이샤 Current drive circuit and display comprising the same, pixel circuit, and drive method
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US6760005B2 (en) * 2000-07-25 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit of a display device
JP5030345B2 (en) * 2000-09-29 2012-09-19 三洋電機株式会社 Semiconductor device
SG114502A1 (en) 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
KR100370286B1 (en) 2000-12-29 2003-01-29 삼성에스디아이 주식회사 circuit of electroluminescent display pixel for voltage driving
JP2002215095A (en) * 2001-01-22 2002-07-31 Pioneer Electronic Corp Pixel driving circuit of light emitting display
JP2002351401A (en) 2001-03-21 2002-12-06 Mitsubishi Electric Corp Self-light emission type display device
JP2002358031A (en) * 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd Light emitting device and its driving method
JP3951687B2 (en) 2001-08-02 2007-08-01 セイコーエプソン株式会社 Driving data lines used to control unit circuits
JP3968499B2 (en) 2001-10-17 2007-08-29 ソニー株式会社 Display device
KR100649243B1 (en) 2002-03-21 2006-11-24 삼성에스디아이 주식회사 Organic electroluminescent display and driving method thereof
KR100906964B1 (en) 2002-09-25 2009-07-08 삼성전자주식회사 Element for driving organic light emitting device and display panel for organic light emitting device with the same
KR100515299B1 (en) 2003-04-30 2005-09-15 삼성에스디아이 주식회사 Image display and display panel and driving method of thereof

Also Published As

Publication number Publication date
CN1625314A (en) 2005-06-08
US7667673B2 (en) 2010-02-23
KR20050041076A (en) 2005-05-04
CN100428525C (en) 2008-10-22
US20050093789A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
US8330680B2 (en) Light-emitting display
KR100515299B1 (en) Image display and display panel and driving method of thereof
JP4549594B2 (en) Organic light emitting display device, driving method of organic light emitting display device, and pixel circuit of organic light emitting display device
KR100536235B1 (en) Light emitting display device and driving method thereof
KR101030004B1 (en) Pixel and organic light emitting display using thereof
US7382340B2 (en) Light emission display, display panel, and driving method thereof
KR100590068B1 (en) Light emitting display, and display panel and pixel circuit thereof
EP1598805B1 (en) SRAM core cell for light-emitting display
US7164401B2 (en) Light emitting display, display panel, and driving method thereof
KR100778409B1 (en) Electroluminescent display panel and deriving method therefor
KR100560468B1 (en) Image display and display panel thereof
KR20040009285A (en) Display device of organic electro luminescent and driving method there of
KR100515306B1 (en) Electroluminescent display panel
KR20050104587A (en) Light emitting panel and light emitting display
US7199406B2 (en) Method for manufacturing transistor and image display device using the same
KR20040078561A (en) Electroluminesence display device
KR100515307B1 (en) Image display apparatus, and driving method thereof
KR100536234B1 (en) Light emitting display device
KR20050104603A (en) Light emitting display panel and light emitting display
KR100583137B1 (en) Organic light emitting display
KR100637431B1 (en) Light emitting panel and light emitting display
KR100570758B1 (en) Light emitting panel and light emitting display
KR20060000357A (en) Organic electroluminescence display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee