KR100510963B1 - Method of forming semiconductor device - Google Patents
Method of forming semiconductor device Download PDFInfo
- Publication number
- KR100510963B1 KR100510963B1 KR10-2002-0065494A KR20020065494A KR100510963B1 KR 100510963 B1 KR100510963 B1 KR 100510963B1 KR 20020065494 A KR20020065494 A KR 20020065494A KR 100510963 B1 KR100510963 B1 KR 100510963B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor
- semiconductor device
- permanent
- physical
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Abstract
본 발명은 가기판을 선택하는 단계와, 그 가기판상에 반도체 디바이스 구조를 형성하는 단계를 포함한다. 상기 가기판은 전도체재료, 반도체재료 또는 절연체재료를 포함한다. 그리고 다음단계는 상기 가기판상의 칩들을 그 가기판상의 복수의 개별 유니트로 분리시키는 것이다. 이러한 분리방법은 칼이나 레이저에 의한 절단과 같은 물리적인 방법이나, 또는 석판인쇄와 같은 화학적인 방법을 포함하는데, 이에 제한되는 것은 아니다. 다음 단계는 영구기판을 선택하고 물리적이거나 화학적인 방법을 사용하여 상기 디바이스를 상기 영구기판에 부착시키는 것이다. 상기 부착방법은 접착제, 금속, 용융, 압력, 반델발스력등의 사용을 포함한다. 이어, 상기 반도체 디바이스의 다른 측면상의 가기판은 제거된다. 상기 가기판을 제거하는 방법은 물리적인 연마, 화학적인 에칭, 또는 레이저 제거를 포함하나, 이에 제한되는 것은 아니다. 후속하는 단계는 상기 디바이스 제조를 완성하는 단계, 상기 영구기판을 다이싱하는 단계를 포함하며, 이에 의해 전공정이 마무리된다. The present invention includes selecting a substrate and forming a semiconductor device structure on the substrate. The substrate includes a conductor material, a semiconductor material or an insulator material. The next step is to separate the chips on the board into a plurality of individual units on the board. Such separation methods include, but are not limited to, physical methods such as cutting with a knife or laser, or chemical methods such as lithography. The next step is to select a permanent substrate and attach the device to the permanent substrate using physical or chemical methods. The method of attachment includes the use of adhesives, metals, melts, pressures, vandelwald forces and the like. Subsequently, the substrate on the other side of the semiconductor device is removed. Methods for removing the substrate include, but are not limited to, physical polishing, chemical etching, or laser removal. Subsequent steps include completing the device manufacture and dicing the permanent substrate, thereby completing the entire process.
Description
본 발명은 전자 디바이스 제조방법에 관한 것으로, 보다 상세하게는, 상기 디바이스를 제조할때 칩들을 사전에 분리시키는 방법에 관한 것이다. The present invention relates to a method for manufacturing an electronic device, and more particularly, to a method for separating chips in advance when manufacturing the device.
반도체 IC들의 고집적화는 개개의 디바이스 크기 감소에 의해 확보되어 오고 있다. 이러한 디바이스 크기의 감소와 함께, IC 제조에 있어서 많은 도전들이 발생하고 있다. 각 디바이스는 하나의 디바이스로 부터 다른 디바이스로 전기적 신호를 교환하기 위한 상호접속(interconnections)을 필요로 한다. 상세하게 설명하면, 고성능 집적회로들은 유전체층들에 의해 분리되는 다중-레벨 접속들을 가진다. 효과적인 접촉을 형성하는 기술은 상기 디바이스들이 서버-미크론(sub-micron) 범위로 소형화되었기 때문에 어려움에 봉착된다. 상기 디바이스를 제조하기 위한 방법중 하나는 수개의 공정들을 통합하는 것이다.High integration of semiconductor ICs has been ensured by the reduction of individual device sizes. With this reduction in device size, many challenges arise in IC fabrication. Each device needs interconnections to exchange electrical signals from one device to another. Specifically, high performance integrated circuits have multi-level connections separated by dielectric layers. Techniques for forming effective contacts are challenging because the devices are miniaturized in the server-micron range. One method for manufacturing the device is to integrate several processes.
광-전자 디바이스는 LED, 반도체 레이저, 태양전지 셀, 포토 디텍터(photo dector)등을 포함한다. 상기 전자 디바이스들은 트랜지스터, 단극성(mono-polar), 쌍극성(bipolar) 디바이스, 다이오드, 마이크로웨이브 디바이스등을 포함한다. 상기 공정 단순화 및 비용감소의 고려하에서, 다양한 공정에 적합한 공정의 개발이 필요하다.Opto-electronic devices include LEDs, semiconductor lasers, solar cells, photo detectors, and the like. The electronic devices include transistors, mono-polar, bipolar devices, diodes, microwave devices, and the like. In view of the above process simplification and cost reduction, it is necessary to develop a process suitable for various processes.
본 발명은 반도체 디바이스를 제조하는 방법 및 그 디바이스 구조를 제공함을 목적으로 한다. An object of the present invention is to provide a method of manufacturing a semiconductor device and a device structure thereof.
또한 본 발명은 사전에 칩들을 분리시키는 단계를 포함하는 반도체 디바이스 제조방법을 제공함을 그 목적으로 한다.It is also an object of the present invention to provide a method of manufacturing a semiconductor device comprising the step of separating the chips in advance.
본 발명은 가기판(provisional substrate)을 선택하는 단계를 포함하는데, 반도체 디바이스 구조가 상기 가기판상에 형성된다. 상기 가기판은 전도체 재료, 반도체 재료 또는 절연체 재료을 포함한다. The present invention includes selecting a provisional substrate, wherein a semiconductor device structure is formed on the substrate. The substrate comprises a conductor material, a semiconductor material or an insulator material.
그리고 다음 단계는 상기 가기판상의 상기 디바이스를 상기 가기판상의 복수의 개별 유니트로 분리시키는 것이다. 상기 분리방법은 칼이나 레이저로 절단하는 것과 같은 물리적 방법, 또는 플라즈마 에칭, 포토인핸스 에칭(photo enhance etching) 또는 습식에칭과 같은 화학적 방법을 포함하는데, 이들에 제한되는 것은 아니다. The next step is to separate the device on the board into a plurality of individual units on the board. The separation method includes, but is not limited to, physical methods such as cutting with a knife or laser, or chemical methods such as plasma etching, photo enhance etching, or wet etching.
다음 단계는 영구기판(permanence substrate)을 선택하고 물리적이나 화학적인 방법을 사용하여 그 영구기판상에 상기 디바이스를 부착하는 것이다. 상기 부착방법은 접착제, 금속, 용융, 압력, 반델발스력 등의 사용을 포함한다. 이어, 상기 반도체 디바이스의 다른 측면상의 가기판을 제거한다. 상기 가기판을 제거하는 방법은 물리적인 연마, 화학적인 에칭, 또는 레이저 제거를 포함하며, 이들에 제한되는 것은 아니다. The next step is to select a permanent substrate and attach the device to the permanent substrate using physical or chemical methods. The method of attachment includes the use of adhesives, metals, melts, pressures, van der Waals forces and the like. Then, the substrate on the other side of the semiconductor device is removed. The method of removing the substrate includes, but is not limited to, physical polishing, chemical etching, or laser removal.
후속하는 단계는 상기 디바이스 제조를 완성하고, 상기 영구기판을 다이싱(dicing)하는 단계를 포함하는데, 이에 따라 전공정을 마칠 수 있다. Subsequent steps include completing the device manufacture and dicing the permanent substrate, thereby completing the previous process.
이하, 첨부도면을 참조하여 본 발명을 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
본 발명은 반도체 디바이스를 제조하는 방법을 제시한다. 상기 방법은 광디바이스 및 전자 디바이스를 포함하는 반도체 디바이스를 제조함에 적합하다. 상기 광-전자 디바이스는 LED, 반도체 레이저, 태양전지 셀, 포토 디텍터등을 포함한다. 상기 전자 디바이스는 트랜지스터, 단극, 쌍극 디바이스, 다이오드, 마이크로웨이브 디바이스등을 포함한다. 본 발명은 상기 공정들을 단순화하고 그 비용을 감소시킬 수 있다. The present invention provides a method of manufacturing a semiconductor device. The method is suitable for manufacturing semiconductor devices including optical devices and electronic devices. The opto-electronic devices include LEDs, semiconductor lasers, solar cells, photo detectors and the like. The electronic device includes a transistor, a monopole, a dipole device, a diode, a microwave device, and the like. The present invention can simplify the above processes and reduce their cost.
도 1 및 도 2를 참조하면, 가기판 2를 선택하는 단계 100을 포함하는데, 반도체 디바이스 구조 4(120)가 상기 가기판 2상에 형성되어 있다. 상기 가기판 3은 전도체재료, 반도체재료 또는 절연체재료을 포함한다. 그리고 단계 130은 상기 가기판상의 상기 칩(chip)을 상기 가기판상의 복수의 개별유니트로 분리하는 것이다. 상기 분리방법은 칼이나 레이저로 절단하는 것과 같은 물리적 방법, 또는 플라즈마 에칭, 포토인핸스 에칭 또는 습식에칭과 같은 화학적 방법을 포함하는데, 이들에 제한되는 것은 아니다. 다음 단계 140는 영구기판 6을 선택하고 물리적이나 화학적인 방법을 사용하여 그 영구기판상 6에 상기 반도체 디바이스 구조 4를 부착하는 것이다. 상기 부착방법은 접착제, 금속, 용융, 압력, 반델발스력 등의 사용을 포함한다. 이어, 상기 반도체 디바이스 구조 4의 다른 측면상의 가기판 2을 제거한다. 상기 가기판 2을 제거하는 방법은 물리적인 연마, 화학적인 에칭, 또는 레이저 제거를 포함하며, 이들에 제한되는 것은 아니다. 후속하는 단계는 상기 디바이스 제조를 완성하는 단계 160, 상기 영구기판 6을 다이싱(dicing)하는 단계 170를 포함하는데, 이에 따라 전공정을 마칠 수 있다 180. 상기 영구기판 6을 다이싱하는 단계는 선택적이다. 1 and 2, a step 100 of selecting a substrate 2 is included, wherein semiconductor device structure 4 120 is formed on the substrate 2. The substrate 3 includes a conductor material, a semiconductor material, or an insulator material. In operation 130, the chip on the board is separated into a plurality of individual units on the board. The separation method includes, but is not limited to, physical methods such as cutting with a knife or laser, or chemical methods such as plasma etching, photoenhanced etching or wet etching. The next step 140 is to select the permanent substrate 6 and attach the semiconductor device structure 4 to the permanent substrate 6 using physical or chemical methods. The method of attachment includes the use of adhesives, metals, melts, pressures, vandelwald forces and the like. The substrate 2 on the other side of the semiconductor device structure 4 is then removed. The method for removing the substrate 2 includes, but is not limited to, physical polishing, chemical etching, or laser removal. Subsequent steps include the step 160 of completing the device fabrication and the dicing of the permanent substrate 6, thus completing the entire process 180. Dicing the permanent substrate 6 Is optional.
도 2~5는 본 발명에 따른 실시예들이다. 2 to 5 are embodiments according to the present invention.
도 2의 방법은: The method of Figure 2 is:
(A)가기판 2를 선택하고 그 가기판 2상에 반도체 디바이스 구조 4를 형성하고;(A) selecting the substrate 2 and forming the semiconductor device structure 4 on the substrate 2;
(B)상기 반도체 디바이스 구조 4를 물리적 내지 화학적인 방법을 사용하여 복수의 개별 유니트로 분리시키고;(B) separating the semiconductor device structure 4 into a plurality of individual units using physical or chemical methods;
(C)영구기판 6을 선택하고, 이를 물리적 내지 화학적인 방법을 사용하여 반도체 디바이스 구조 4의 다른 측면에 부착시키고; (C) selecting the permanent substrate 6 and attaching it to the other side of the semiconductor device structure 4 using physical or chemical methods;
(D)상기 반도체 디바이스 구조 4의 또다른 측면에 부착된 상기 가기판 2를 제거하여, 상기 디바이스 4를 상기 영구기판상에 형성하는 것을 포함하여 구성된다. (D) removing the base plate 2 attached to another side of the semiconductor device structure 4 to form the device 4 on the permanent substrate.
또다른 방법을 도 3에서 알 수 있는데, 이 방법은:Another method can be seen in Figure 3, which is:
(A)가 기판 2를 선택하고 그 가기판 2상에 반도체 디바이스 구조 4를 형성하고;(A) selects substrate 2 and forms semiconductor device structure 4 on the substrate 2;
(B)상기 반도체 디바이스 구조 4를 물리적 내지 화학적인 방법을 사용하여 복수의 개별 유니트로 분리시키고; (B) separating the semiconductor device structure 4 into a plurality of individual units using physical or chemical methods;
(C)그 위에 형성된 층 8을 가지는 영구기판 6을 선택하고;(C) selecting the permanent substrate 6 having the layer 8 formed thereon;
(D)물리적 내지 화학적인 방법을 사용하여 상기 반도체 디바이스를 상기 영구기판 6상에 부착시키고;(D) attaching the semiconductor device onto the permanent substrate 6 using physical or chemical methods;
(E)상기 반도체 디바이스 구조 4의 다른 측면에 부착된 가기판 2을 제거하여, 상기 디바이스 4를 상기 영구기판 6상에 형성하는 것을 포함하여 구성된다. (E) forming the device 4 on the permanent substrate 6 by removing the base plate 2 attached to the other side of the semiconductor device structure 4.
도 4는 상기 반도체 디바이스 구조 4상에서 반도체공정을 수행하는 단계를 설명하고 있으며, 번호 10은 형성된 층을 나타낸다. 도 5는 상기 반도체 디바이스 구조 4상과 영구기판 6상 양자에서 반도체공정을 수행하는 단계를 나타낸다. 상기 층들은 번호 10과 8로 각각 나타나 있다. 4 illustrates a step of performing a semiconductor process on the semiconductor device structure 4, where numeral 10 represents a layer formed. 5 shows a step of performing a semiconductor process in both the semiconductor device structure phase 4 and the permanent substrate 6 phase. The layers are indicated by numbers 10 and 8, respectively.
상기 가기판 2은 전도체, 반도체, 절연체재료 또는 이들의 조합으로 부터 선택된다. 상기 영구기판 6은 전도체, 반도체, 절연체재료, 또는 이들의 조합으로부터 선택된다. 상기 전도체 재료는, 단일층 내지 다층을 갖는 금속, 코팅된 단일층 내지 다층을 갖는 기판, 합금기판 또는 합금층을 갖는 기판으로 부터 선택된다. 상기 반도체 재료는 Si, Ge, SiNx, SiC, 실리시드(Silicide), AlN, GaN, GaAs, InP등으로 이루어진 그룹중에서 선택된다. 상기 절연체 재료는 SiO2, Al2O3, 유리 및 석영을 포함한다.The substrate 2 is selected from conductors, semiconductors, insulator materials or combinations thereof. The permanent substrate 6 is selected from a conductor, a semiconductor, an insulator material, or a combination thereof. The conductor material is selected from a metal having a single layer or multiple layers, a substrate having a coated single layer or multiple layers, an alloy substrate or a substrate having an alloy layer. The semiconductor material is selected from the group consisting of Si, Ge, SiNx, SiC, Silicide, AlN, GaN, GaAs, InP, and the like. The insulator material includes SiO 2 , Al 2 O 3 , glass and quartz.
상기 분리방법은 단단한 칼, 기계적인 다이싱, 화학적인 에칭, 및 석판인쇄공정(lithpgraphy process)을 사용하는 것을 포함하는데, 이에 제한되는 것은 아니다. 상기 부착방법은 접착제, 금속, 용융, 압력, 반델발스력 등의 사용을 포함하는데, 이들에 제한되는 것은 아니다. 상기 접착제는 합성물, 폴리머, 및 적어도 하나의 금속 접착제 층을 포함한다. Such separation methods include, but are not limited to, using hard knives, mechanical dicing, chemical etching, and lithpgraphy processes. The method of attachment includes, but is not limited to, the use of adhesives, metals, melts, pressures, vandelwald forces and the like. The adhesive comprises a composite, a polymer, and at least one metal adhesive layer.
상기 가기판을 제거하는 방법은 물리적인 연마, 화학적인 에칭, 또는 레이저 제거를 포함하며, 이들에 제한되는 것은 아니다. The method of removing the substrate includes, but is not limited to, physical polishing, chemical etching, or laser removal.
본원이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 이해되는 바와 같이, 앞서의 본 발명의 바람직한 실시예는 본 발명을 제한하는 것이 아니라 본 발명을 설명하는 것이다. 첨부된 청구항의 정신 및 범위내에 포함되는 다양한 개조와 유사한 배열은 모두 본 발명의 범위에 속하는 것으로, 첨부된 청구항의 범위는 이러한 모든 개조와 유사한 구조를 포함할 수 있도록 가장 넓게 해석되어야 할 것이다. 따라서 본 발명의 바람직한 실시예가 설명되고 기술되어도, 본 발명의 정신과 범위를 벗어나지 않는 다양한 변화가 그 속에서 가능함을 이해되어야 할 것이다. As will be understood by one of ordinary skill in the art to which the present application pertains, the above preferred embodiment of the present invention is intended to illustrate the present invention rather than limit the present invention. Various modifications and similar arrangements included within the spirit and scope of the appended claims are all within the scope of the present invention, and the scope of the appended claims should be construed broadly to encompass all such modifications and similar structures. Thus, although preferred embodiments of the invention have been described and described, it should be understood that various changes are possible therein without departing from the spirit and scope of the invention.
본 발명은 다음과 같은 효과를 얻을 수 있다. 즉, 첫째, 제조를 단순화하고 수율을 증가시키며 비용을 감소시킨다. 둘째, 디바이스의 특성을 개선하기 위해, 상기 디바이스 및 공정에 따라 적절한 영구기판 6을 선택할 수 있다. The present invention can obtain the following effects. That is, firstly, it simplifies manufacturing, increases yield and reduces cost. Second, in order to improve the characteristics of the device, it is possible to select a suitable permanent substrate 6 according to the device and process.
도 1은 본 발명에 따른 공정에 대한 도표이다.1 is a diagram of a process according to the invention.
도 2는 본 발명에 따른 일실시예이다. 2 is an embodiment according to the present invention.
도 3은 본 발명에 따른 제2실시예이다. 3 is a second embodiment according to the present invention.
도 4는 본 발명에 따른 제3실시예이다.4 is a third embodiment according to the present invention.
도 5는 본 발명에 따른 제4실시예이다.5 is a fourth embodiment according to the present invention.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0065494A KR100510963B1 (en) | 2002-10-25 | 2002-10-25 | Method of forming semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0065494A KR100510963B1 (en) | 2002-10-25 | 2002-10-25 | Method of forming semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040036825A KR20040036825A (en) | 2004-05-03 |
| KR100510963B1 true KR100510963B1 (en) | 2005-08-30 |
Family
ID=37335465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0065494A KR100510963B1 (en) | 2002-10-25 | 2002-10-25 | Method of forming semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100510963B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI408732B (en) | 2010-12-23 | 2013-09-11 | Nat Univ Chung Hsing | The epitaxial structure with easy removal of the sacrificial layer and its manufacturing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990012898A (en) * | 1997-07-23 | 1999-02-25 | 니시무로다이조 | Dividing method of wafer and manufacturing method of semiconductor device |
| KR20010104643A (en) * | 2000-04-28 | 2001-11-26 | 이데이 노부유끼 | Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof |
-
2002
- 2002-10-25 KR KR10-2002-0065494A patent/KR100510963B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990012898A (en) * | 1997-07-23 | 1999-02-25 | 니시무로다이조 | Dividing method of wafer and manufacturing method of semiconductor device |
| KR20010104643A (en) * | 2000-04-28 | 2001-11-26 | 이데이 노부유끼 | Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040036825A (en) | 2004-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9620695B2 (en) | Micro device with stabilization post | |
| US8941215B2 (en) | Micro device stabilization post | |
| US9166114B2 (en) | Stabilization structure including sacrificial release layer and staging cavity | |
| KR100888440B1 (en) | Method for forming vertically structured light emitting diode device | |
| US9153548B2 (en) | Adhesive wafer bonding with sacrificial spacers for controlled thickness variation | |
| US8563334B2 (en) | Method to remove sapphire substrate | |
| US9105714B2 (en) | Stabilization structure including sacrificial release layer and staging bollards | |
| US20100015782A1 (en) | Wafer Dicing Methods | |
| US8309377B2 (en) | Fabrication of reflective layer on semiconductor light emitting devices | |
| KR100959080B1 (en) | Light emitting diode device having heat dissipation rate enhancement and preparation method thereof | |
| CN103650171A (en) | Method of bonding a semiconductor device to a support substrate | |
| WO2005029572A1 (en) | Fabrication of conductive metal layer on semiconductor devices | |
| EP1668688A1 (en) | Fabrication of semiconductor devices | |
| US20030148591A1 (en) | Method of forming semiconductor device | |
| US9472714B2 (en) | Dicing-free LED fabrication | |
| JP2002198327A (en) | Method for manufacturing semiconductor device | |
| KR100510963B1 (en) | Method of forming semiconductor device | |
| US8623669B2 (en) | Method of fabricating epitaxial semiconductor devices | |
| US8516693B2 (en) | Printed circuit board with embedded electronic components and methods for the same | |
| TW201003763A (en) | Wafer dicing methods | |
| JP2007081360A (en) | Vertical type light emitting diode and its manufacture | |
| JP2004253407A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130809 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140805 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150807 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160804 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |