KR100505808B1 - diode for transient voltage supressor - Google Patents
diode for transient voltage supressor Download PDFInfo
- Publication number
- KR100505808B1 KR100505808B1 KR10-2002-0083536A KR20020083536A KR100505808B1 KR 100505808 B1 KR100505808 B1 KR 100505808B1 KR 20020083536 A KR20020083536 A KR 20020083536A KR 100505808 B1 KR100505808 B1 KR 100505808B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- region
- diode
- semiconductor substrate
- epitaxial layer
- Prior art date
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 29
- 230000001629 suppression Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract 2
- 230000006866 deterioration Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Abstract
이 발명은 과도 전압 억제 소자용 다이오드에 관한 것으로, 수직적 및 수평적 전류 흐름을 개선할 수 있도록, P형 반도체 기판과, 상기 P형 반도체 기판 위에 형성된 N-형 에피층과, 상기 P형 반도체 기판 및 N-형 에피층 사이에 확산 형성된 N+형 매입층과, 상기 N-형 에피층을 감싸는 형태로 상기 P형 반도체 기판에까지 형성된 P+형 분리영역과, 상기 N-형 에피층에 일정 깊이로 이온주입 또는 확산 형성된 P+형 애노드 영역과, 상기 P+형 애노드 영역과 일정 거리 이격된 채 상기 N-형 에피층에 일정 깊이로 이온주입 또는 확산 형성된 P+형 캐소드 영역으로 이루어진 과도 전압 억제 소자용 다이오드에 있어서, 상기 P+형 애노드 영역 및 P+형 캐소드 영역에는, 수직적 전류 흐름 통로가 N-형 에피층 하부로 확장되어 넓어지도록, N형 웰 영역이 더 형성된 것을 특징으로 함.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a diode for transient voltage suppression element, comprising: a P-type semiconductor substrate, an N-type epitaxial layer formed on the P-type semiconductor substrate, and the P-type semiconductor substrate so as to improve vertical and horizontal current flow. And an N + type buried layer diffused between the N-type epitaxial layer, a P + type isolation region formed up to the P-type semiconductor substrate in a form surrounding the N-type epitaxial layer, and ions at a predetermined depth in the N-type epitaxial layer. 10. A diode for transient voltage suppression element comprising a P + type anode region implanted or diffused, and a P + type cathode region ion implanted or diffused in a predetermined depth in the N-type epi layer spaced apart from the P + type anode region by a predetermined distance. The N + type well region is further formed in the P + type anode region and the P + type cathode region so that a vertical current flow path extends under the N type epi layer and widens. Referred to as.
Description
본 발명은 과도 전압 억제 소자용 다이오드에 관한 것으로, 더욱 상세하게 설명하면 수직적 및 수평적 전류 흐름을 개선할 수 있는 과도 전압 억제 소자용 다이오드에 관한 것이다.The present invention relates to a diode for transient voltage suppression element, and more particularly, to a diode for transient voltage suppression element that can improve vertical and horizontal current flow.
도1을 참조하면, 통상적인 과도 전압 억제 소자용 다이오드의 회로가 도시되어 있다. 도시된 바와 같이 일측에는 역방향 전류를 이용하는 제1제너 다이오드(ZD1')가 연결되고, 타측에도 역방향 전류를 이용하는 제2제너다이오드(ZD2')가 서로 마주하며 연결되어 있다. 이러한 회로는 예를 들면, 상기 제1제너 다이오드(ZD1')의 입력측이 애노드가 되고, 제2제너 다이오드(ZD2')의 출력측이 캐소드가 될 수 있다. 따라서, 상기 회로가 부하와 병렬로 연결되면 갑작스런 과도 전압 및 전류가 상기 부하로 흐르는 대신 상기 제1제너 다이오드(ZD1') 및 제2제너 다이오드(Z2D')로 흘러, 과도 전압 및 전류로부터 상기 부하를 보호하게 된다. 물론, 이러한 회로는 그 역방향으로 흐르는 과도 전압 및 전류로부터도 부하를 보호하게 된다.Referring to Fig. 1, a circuit of a conventional diode for transient voltage suppression element is shown. As shown, a first zener diode ZD1 ′ using a reverse current is connected to one side, and a second zener diode ZD2 ′ using a reverse current is connected to the other side. In such a circuit, for example, an input side of the first zener diode ZD1 ′ may be an anode, and an output side of the second zener diode ZD2 ′ may be a cathode. Therefore, when the circuit is connected in parallel with the load, a sudden transient voltage and current flows to the first zener diode ZD1 'and the second zener diode Z2D' instead of flowing to the load, and thus the load from the transient voltage and current. To protect. Of course, this circuit also protects the load from transient voltages and currents flowing in the reverse direction.
도2a를 참조하면, 종래의 과도 전압 억제 소자용 다이오드(10')를 도시한 평면도가 도시되어 있고, 도2b를 참조하면 도2a의 2-2선 단면도가 도시되어 있다.Referring to Fig. 2A, a plan view showing a conventional diode 10 'for transient voltage suppression element is shown. Referring to Fig. 2B, a sectional view taken along line 2-2 of Fig. 2A is shown.
도시된 바와 같이 종래의 과도 전압 억제 소자용 다이오드는 P형 반도체 기판(12')과, 상기 P형 반도체 기판(12') 위에 형성된 N-형 에피층(14')과, 상기 기판(12') 및 에피층(14') 사이에 확산 형성된 N+형 매입층(16')과, 상기 N-형 에피층(14')을 감싸는 형태로 상기 기판(12')까지 형성된 P+형 분리 영역(18')과, 상기 에피층(14')에 일정 깊이로 이온주입 또는 확산 형성된 P+형 애노드 영역(20')과, 상기 P+형 애노드 영역(20')과 일정 거리 이격된 채 상기 에피층(14')에 일정 깊이로 이온주입 또는 확산 형성된 P+형 캐소드 영역(30')으로 이루어져 있다.As shown, a conventional diode for transient voltage suppression element includes a P-type semiconductor substrate 12 ', an N-type epitaxial layer 14' formed on the P-type semiconductor substrate 12 ', and the substrate 12'. N < + > type buried layer 16 'formed between the epitaxial layer 14' and the P < + > isolation region 18 formed up to the substrate 12 'to surround the N-type epitaxial layer 14'. '), The P + type anode region 20' formed by ion implantation or diffusion at a predetermined depth in the epi layer 14 ', and the epi layer 14 spaced apart from the P + type anode region 20' by a predetermined distance. And a P + type cathode region 30 'formed by ion implantation or diffusion at a predetermined depth.
물론, 상기 각각 P+형 애노드 영역(20')과 P+형 캐소드 영역(30')에는 애노드 전극(21') 및 캐소드 전극(31')이 부착되고, 상기 애노드 전극(21') 및 캐소드 전극(31')을 제외한 상부 표면 전체는 절연막(60')이 덮혀 있다.Of course, an anode electrode 21 'and a cathode electrode 31' are attached to the P + type anode region 20 'and the P + type cathode region 30', respectively, and the anode electrode 21 'and the cathode electrode ( The entire upper surface except 31 'is covered with an insulating film 60'.
이러한 과도 전압 억제 소자용 다이오드(10')는 상기 애노드 전극(21')에 + 전원을 인가하고, 캐소드 전극(31')에 -전원을 인가하면, 일정치 이상의 전압에서 갑자기 전류가 상기 P+형 애노드 영역(20')에서 P+형 캐소드 영역(30')으로 흐르게 됨으로써, 부하에 인가될 수 있는 과도 전압을 억제하게 된다.In the transient voltage suppression element diode 10 ', when + power is applied to the anode electrode 21' and-power is applied to the cathode electrode 31 ', a current suddenly occurs at a voltage higher than or equal to a predetermined value. By flowing from the anode region 20 'to the P + type cathode region 30', a transient voltage that can be applied to the load is suppressed.
한편, 종래 다이오드 구조에서 수평적 전류의 흐름을 감안했을 경우, 상술한 애노드 영역과 캐소드 영역의 서로 마주보는 영역에서만 주로 흐른다. 따라서, 수평적 전류의 흐름 통로가 상기 애노드 영역과 캐소드 영역의 서로 마주보는 형상에 의존하여 한정됨으로써, 전류의 흐름 통로를 증가시키는데 한계가 있다. 여기서, 상기 도2a에는 상기 수평적 전류의 흐름 통로가 좌측에서 우측을 향하는 화살표로 도시되어 있다.On the other hand, in the case of the horizontal current flow in the conventional diode structure, it mainly flows only in the region facing each other of the anode region and the cathode region described above. Accordingly, the flow passage of horizontal current is limited depending on the shapes of the anode region and the cathode region facing each other, thereby limiting the increase of the flow passage of current. Here, in Fig. 2A, the horizontal current flow path is shown by an arrow from left to right.
더불어, 종래 다이오드 구조에서 수직적 전류의 흐름을 감안했을 경우, 상기 애노드 영역과 캐소드 영역 사이의 가장 짧은 거리인 에피층 표면을 따라서 전류가 주로 흐르는 경향이 있다. 즉, 상기 애노드 영역과 캐소드 영역 사이의 에피층 표면 저항이 가장 작기 때문에, 상기 에피층 표면을 따라서 전류가 주로 흐른다. 따라서, 수직적 전류의 흐름이 에피층 표면에 집중되어 다이오드가 열화되고, 또한 다이오드 특성도 악화되는 문제가 있다. 여기서, 도2b에는 상기 수직적 전류의 흐름 통로가 좌측에서 우측을 향하는 화살표로 도시되어 있다.In addition, when considering the vertical current flow in the conventional diode structure, the current tends to flow mainly along the epi layer surface, which is the shortest distance between the anode region and the cathode region. That is, since the epilayer surface resistance between the anode region and the cathode region is the smallest, current mainly flows along the epilayer surface. Therefore, there is a problem in that the vertical current flow is concentrated on the epi layer surface, resulting in deterioration of the diode and deterioration of the diode characteristics. Here, in Fig. 2B, the vertical current flow path is shown by an arrow from left to right.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 수직적 및 수평적 전류 흐름을 개선할 수 있는 과도 전압 억제 소자용 다이오드를 제공하는데 있다.Accordingly, the present invention has been made to solve the above conventional problems, and to provide a diode for a transient voltage suppression element that can improve the vertical and horizontal current flow.
상기한 목적을 달성하기 위해 본 발명은 P형 반도체 기판과, 상기 P형 반도체 기판 위에 형성된 N-형 에피층과, 상기 P형 반도체 기판 및 N-형 에피층 사이에 확산 형성된 N+형 매입층과, 상기 N-형 에피층을 감싸는 형태로 상기 P형 반도체 기판에까지 형성된 P+형 분리영역과, 상기 N-형 에피층에 일정 깊이로 이온주입 또는 확산 형성된 P+형 애노드 영역과, 상기 P+형 애노드 영역과 일정 거리 이격된 채 상기 N-형 에피층에 일정 깊이로 이온주입 또는 확산 형성된 P+형 캐소드 영역으로 이루어진 과도 전압 억제 소자용 다이오드에 있어서, 상기 P+형 애노드 영역 및 P+형 캐소드 영역에는, 수직적 전류 흐름 통로가 N-형 에피층 하부로 확장되어 넓어지도록, N형 웰 영역이 더 형성된 것을 특징으로 한다.In order to achieve the above object, the present invention provides a P-type semiconductor substrate, an N-type epitaxial layer formed on the P-type semiconductor substrate, and an N + -type buried layer diffused between the P-type semiconductor substrate and the N-type epitaxial layer; And a P + type isolation region formed on the P-type semiconductor substrate in a form surrounding the N-type epitaxial layer, a P + type anode region in which ion implantation or diffusion is formed at a predetermined depth in the N-type epilayer, and the P + type anode region In the diode for transient voltage suppression element consisting of a P + cathode region formed by ion implantation or diffusion formed at a predetermined depth in the N- type epi-layer spaced apart from a predetermined distance, a vertical current to the P + type anode region and the P + type cathode region The N-type well region is further formed so that the flow passage extends and widens below the N-type epilayer.
여기서, 상기 각각의 N형 웰 영역은 상기 P+형 애노드 영역 및 P+형 캐소드 영역의 넓이보다 작은 넓이를 갖는 동시에 농도는 더 높게 형성됨이 바람직하다.Herein, each of the N-type well regions has a smaller area than that of the P + -type anode region and the P + -type cathode region and at the same time has a higher concentration.
또한, 상기 P+형 애노드 영역은 복수개가 일정 거리 이격되어 형성되고, 상기 각각의 P+형 애노드 영역 사이에는 복수의 P+형 캐소드 영역이 각각 형성되어, 수평적 전류 흐름 통로가 측부로 확장될 수 있도록 되어 있다.In addition, a plurality of P + type anode regions are formed to be spaced apart from each other by a predetermined distance, and a plurality of P + type cathode regions are formed between the respective P + type anode regions, so that a horizontal current flow passage can extend laterally. have.
이와 같이 하여 본 발명에 의한 과도 전압 억제 소자용 다이오드에 의하면, P+형 애노드 영역 및 P+ 캐소드 영역에 일정 넓이 및 폭을 갖는 N형 웰 영역이 더 형성됨으로써, 수직적 전류 흐름 통로가 N-형 에피층 하부로 확장되어 증가되는 장점이 있다.Thus, according to the diode for transient voltage suppression element according to the present invention, an N-type well region having a predetermined width and width is further formed in the P + type anode region and the P + cathode region, whereby the vertical current flow path is an N-type epi layer. There is an advantage of being extended to the bottom.
또한, 다수의 P+형 애노드 영역과 P+ 캐소드 영역이 교차되어 형성됨으로써, 수평적 전류 흐름 통로도 더 증가되는 장점이 있다.In addition, since a plurality of P + type anode regions and P + cathode regions are formed to cross each other, a horizontal current flow path is further increased.
이러한 수직적 및 수평적 전류 흐름 통로의 증가에 의해 전류 흐름의 집중 현상이 방지되고, 또한 다이오드의 열화나 특성 저하도 억제되는 장점이 있다.The increase in the vertical and horizontal current flow paths prevents the phenomenon of concentration of the current flow and also suppresses deterioration and deterioration of the diode.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.
도3a를 참조하면, 본 발명의 한 실시예에 의한 과도 전압 억제 소자용 다이오드(100)의 평면도가 도시되어 있고, 도3b를 참조하면, 도3a의 3-3선 단면도가 도시되어 있다.Referring to FIG. 3A, a plan view of a diode 100 for transient voltage suppression element according to an embodiment of the present invention is shown. Referring to FIG. 3B, a cross-sectional view taken along line 3-3 of FIG. 3A is shown.
도시된 바와 같이 본 발명에 의한 과도 전압 억제 소자용 다이오드는 P형 반도체 기판(112)과, 상기 P형 반도체 기판(112) 위에 형성된 N-형 에피층(114)과, 상기 P형 반도체 기판(112) 및 N-형 에피층(114) 사이에 확산 형성된 N+형 매입층(116)과, 상기 N-형 에피층(114)을 감싸는 형태로 상기 P형 반도체 기판(112)에까지 형성된 P+형 분리 영역(118)과, 상기 N-형 에피층(114)에 일정 깊이로 이온주입 또는 확산 형성된 P+형 애노드 영역(120)과, 상기 P+형 애노드 영역(120)과 일정 거리 이격된 채 상기 N-형 에피층(114)에 일정 깊이로 이온주입 또는 확산 형성된 P+형 캐소드 영역(130)으로 이루어져 있으며, 이러한 구성은 종래와 동일하다.As shown, the diode for transient voltage suppression device according to the present invention includes a P-type semiconductor substrate 112, an N-type epitaxial layer 114 formed on the P-type semiconductor substrate 112, and the P-type semiconductor substrate ( N-type buried layer 116 diffused between 112 and N-type epitaxial layer 114 and P + type separation formed up to the P-type semiconductor substrate 112 in a form that surrounds the N-type epitaxial layer 114. A region 118, a P + type anode region 120 formed by ion implantation or diffusion at a predetermined depth in the N-type epitaxial layer 114, and the N− spaced apart from the P + type anode region 120 by a predetermined distance. The epitaxial layer 114 is formed of a P + type cathode region 130 formed by ion implantation or diffusion at a predetermined depth, and this configuration is the same as in the related art.
단, 본 발명은 상기 P+형 애노드 영역(120) 및 P+형 캐소드 영역(130)에, 수직적 전류 흐름 통로가 N-형 에피층(114) 하부로 확장되어 넓어지도록, N형 웰 영역(140,150)이 더 형성된 것이 특징이다.However, in the present invention, the N-type well regions 140 and 150 may extend in the P + -type anode region 120 and the P + -type cathode region 130 so that the vertical current flow paths extend under the N-type epitaxial layer 114. It is characterized by further formation.
이러한 각각의 N형 웰 영역(140,150)은 상기 P+형 애노드 영역(120) 및/또는 P+형 캐소드 영역(130)의 넓이보다 작은 넓이를 갖는 동시에 농도는 더 높게, 깊이도 더 깊게 형성됨이 바람직하다.Each of the N-type well regions 140 and 150 may have a smaller area than that of the P + type anode region 120 and / or the P + type cathode region 130, and at the same time, have a higher concentration and a deeper depth. .
물론, 다이오드 제조 공정중에는 상기 N-형 에피층(114)보다 농도가 높은 N형 웰 영역(140,150)을 일정 면적 및 깊이로 먼저 형성한 후, 상기 각각의 N형 웰 영역(140,150)보다 작은 면적 및 작은 깊이를 갖도록 P+형 애노드 영역(120) 및 P+형 캐소드 영역(130)을 형성한다.Of course, during the diode fabrication process, N-type well regions 140 and 150 having a higher concentration than the N-type epitaxial layer 114 are first formed with a predetermined area and depth, and then smaller than each of the N-type well regions 140 and 150. And the P + type anode region 120 and the P + type cathode region 130 to have a small depth.
한편, 도3a중 P+형 애노드 영역(120)에서 P+형 캐소드 영역(130)을 향하는 다수의 화살표는 수평적 전류 흐름 통로를 도시한 것으로, 상기 P+형 애노드 영역(120)과 P+형 캐소드 영역(130)의 서로 마주보는 영역에서 가장 많은 전류 흐름 통로가 형성된다.Meanwhile, a plurality of arrows from the P + type anode region 120 toward the P + type cathode region 130 in FIG. 3A illustrate horizontal current flow paths, and the P + type anode region 120 and the P + type cathode region ( Most current flow paths are formed in the mutually opposite areas of 130.
도3c를 참조하면, 상술한 본 발명의 다이오드에서 수직적 전류 흐름 특성이 도시되어 있다.Referring to Fig. 3c, the vertical current flow characteristic in the above-described diode of the present invention is shown.
도시된 바와 같이 P+형 애노드 영역(120)에서 P+형 캐소드 영역(130)을 향하는 수직적 전류 흐름 통로는 상기 P+형 애노드 영역(120) 및 P+형 캐소드 영역(130)의 하부로 깊게 고농도의 N형 웰 영역(140,150)이 형성되어 있기 때문에, 상기 수직적 전류 흐름 통로가 그만큼 하부로 확장되어 넓어진다. 즉, N-형 에피층(114)의 표면에 집중되던 전류가 상기 N-형 에피층(114)의 하부까지 깊숙히 확산된다.As shown, the vertical current flow path from the P + type anode region 120 toward the P + type cathode region 130 is deeply below the P + type anode region 120 and the P + type cathode region 130 and has a high concentration of N type. Since well regions 140 and 150 are formed, the vertical current flow passage extends downwards to widen. That is, the current concentrated on the surface of the N-type epitaxial layer 114 diffuses deeply to the bottom of the N-type epitaxial layer 114.
도4a를 참조하면, 본 발명의 다른 실시예에 의한 과도 전압 억제 소자용 다이오드(200)의 평면도가 도시되어 있고, 도4b를 참조하면, 도4a의 4-4선 단면도가 도시되어 있다.Referring to FIG. 4A, a plan view of a diode 200 for transient voltage suppression element according to another embodiment of the present invention is shown, and referring to FIG. 4B, a cross-sectional view taken along line 4-4 of FIG. 4A is shown.
도시된 바와 같이 본 발명의 다른 실시예에 의한 다른 과도 전압 억제 소자용 다이오드(200)는 P+형 애노드 영역(220)이 일정 거리 이격된 채 복수개가 형성되고, 상기 각각의 P+형 애노드 영역(220) 사이에는 복수의 P+형 캐소드 영역(230)이 각각 형성되어 있다. 물론, 상기 각각의 P+형 애노드 영역(220) 및 P+형 캐소드 영역(230)에는 상술한 바와 같은 N형 웰 영역(240,250)이 형성되어 있다.As shown, a plurality of diodes for transient voltage suppression element 200 according to another embodiment of the present invention are formed with a plurality of P + type anode regions 220 spaced apart by a predetermined distance, and each of the P + type anode regions 220. ), A plurality of P + type cathode regions 230 are formed respectively. Of course, the N-type well regions 240 and 250 as described above are formed in the P + -type anode regions 220 and the P + -type cathode regions 230, respectively.
따라서, 상기 다이오드(200)는 서로 마주보는 P+형 애노드 영역(220) 및 P+형 캐소드 영역(230)의 넓이가 대폭적으로 증가됨으로써, 도4a에 도시된 바와 같이 수평적 전류 흐름 통로도 대폭적으로 증가된다.Accordingly, the width of the P + type anode region 220 and the P + type cathode region 230 facing each other is greatly increased, so that the horizontal current flow path also greatly increases as shown in FIG. 4A. do.
도4c를 참조하면, 도4b의 도면에서 수직적 전류 흐름 특성이 도시되어 있다.Referring to FIG. 4C, the vertical current flow characteristic is shown in the diagram of FIG. 4B.
마찬가지로, 다수의 P+형 애노드 영역(220)에서 다수의 P+형 캐소드 영역(230)을 향하는 수직적 전류 흐름 통로는 상기 각각의 P+형 애노드 영역(220) 및 P+형 캐소드 영역(230)의 하부로 깊게 고농도의 N형 웰 영역(240,250)이 형성되어 있기 때문에, 상기 수직적 전류 흐름 통로가 그만큼 하부로 확장되어 넓어진다. 즉, N-형 에피층(114)의 표면에 집중되던 전류가 상기 N-형 에피층(114)의 하부까지 깊숙히 확장된다. 따라서, 이러한 다이오드는 수평적 및 수직적 전류 흐름 통로가 동시에 모두 증가됨으로써, 다이오드의 열화가 억제되고, 전기적 특성이 매우 향상된다.Similarly, vertical current flow paths from the plurality of P + type anode regions 220 toward the plurality of P + type cathode regions 230 are deeply below the respective P + type anode regions 220 and P + type cathode regions 230. Since the high concentration N-type well regions 240 and 250 are formed, the vertical current flow passages expand and widen to the bottom. That is, the current concentrated on the surface of the N-type epi layer 114 extends deeply to the bottom of the N-type epi layer 114. Thus, such diodes simultaneously increase both horizontal and vertical current flow paths, thereby suppressing diode deterioration and greatly improving electrical characteristics.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만, 본 발명은 이것으로만 한정되는 것은 아니며, 본 발명의 사상과 범주를 벗어나지 않는 범위내에서 여러가지로 변경된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the spirit and scope of the present invention.
따라서, 본 발명에 의한 과도 전압 억제 소자용 다이오드에 의하면, P+형 애노드 영역 및 P+ 캐소드 영역에 일정 넓이, 깊이 및 고농도를 갖는 N형 웰 영역이 더 형성됨으로써, 수직적 전류 흐름 통로가 N-형 에피층 하부로 확장되어 증가되는 효과가 있다.Therefore, according to the diode for transient voltage suppression element according to the present invention, an N-type well region having a predetermined width, depth and high concentration is further formed in the P + -type anode region and the P + cathode region, whereby the vertical current flow path is N-type epi. There is an effect of increasing down to the bottom of the layer.
또한, 다수의 P+형 애노드 영역과 P+ 캐소드 영역이 상호 교차되어 형성됨으로써, 수평적 전류 흐름 통로도 더 증가되는 효과가 있다.In addition, since a plurality of P + type anode regions and P + cathode regions are formed to cross each other, a horizontal current flow path is further increased.
이러한 수직적 및 수평적 전류 흐름 통로의 증가에 의해 전류 흐름의 집중 현상이 방지되고, 또한 다이오드의 열화가 억제되며, 더불어 다이오드의 특성이 향상되는 효과가 있다.The increase in the vertical and horizontal current flow paths prevents the concentration of the current flow, and also suppresses deterioration of the diode, and also improves the characteristics of the diode.
도1은 통상적인 과도 전압 억제 소자용 다이오드를 도시한 회로도이다.1 is a circuit diagram showing a conventional diode for transient voltage suppression element.
도2a는 종래의 과도 전압 억제 소자용 다이오드를 도시한 평면도이고, 도2b는 도2a의 2-2선 단면도이다.Fig. 2A is a plan view showing a conventional diode for transient voltage suppression element, and Fig. 2B is a sectional view taken along line 2-2 of Fig. 2A.
도3a는 본 발명의 한 실시예에 의한 과도 전압 억제 소자용 다이오드를 도시한 평면도이고, 도3b는 도3a의 3-3선 단면도이며, 도3c는 도3b의 도면에서 수직적 전류 흐름 특성을 도시한 것이다.3A is a plan view illustrating a diode for a transient voltage suppressor according to an embodiment of the present invention, FIG. 3B is a cross-sectional view taken along line 3-3 of FIG. 3A, and FIG. 3C shows vertical current flow characteristics in the diagram of FIG. 3B. It is.
도4a는 본 발명의 다른 실시예에 의한 과도 전압 억제 소자용 다이오드를 도시한 평면도이고, 도4b는 도4a의 4-4선 단면도이며, 도4c는 도4b의 도면에서 수직적 전류 흐름 특성을 도시한 것이다.4A is a plan view illustrating a diode for a transient voltage suppressor according to another embodiment of the present invention, FIG. 4B is a cross-sectional view taken along line 4-4 of FIG. 4A, and FIG. 4C shows vertical current flow characteristics in the diagram of FIG. 4B. It is.
-도면중 주요 부호에 대한 설명-Description of the main symbols in the drawings
100,200; 본 발명에 의한 과도 전압 억제 소자용 다이오드100,200; Diode for transient voltage suppression device according to the present invention
112,212; P형 반도체 기판 114,214; N-형 에피층112,212; P-type semiconductor substrates 114,214; N-type epilayer
116,216; N+형 매입층 118,218; P+형 분리 영역116,216; N + type buried layer 118,218; P + type separation area
120,220; P+형 애노드 영역 121; 애노드 전극120,220; P + type anode region 121; Anode electrode
130,230; P+형 캐소드 영역 131; 캐소드 전극130,230; P + type cathode region 131; Cathode electrode
140,240; N형 웰 영역 150,250; N형 웰 영역140,240; N-type well region 150,250; N well area
160; 절연막160; Insulating film
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0083536A KR100505808B1 (en) | 2002-12-24 | 2002-12-24 | diode for transient voltage supressor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0083536A KR100505808B1 (en) | 2002-12-24 | 2002-12-24 | diode for transient voltage supressor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040057088A KR20040057088A (en) | 2004-07-02 |
| KR100505808B1 true KR100505808B1 (en) | 2005-08-04 |
Family
ID=37349697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0083536A KR100505808B1 (en) | 2002-12-24 | 2002-12-24 | diode for transient voltage supressor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100505808B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100952267B1 (en) * | 2007-11-07 | 2010-04-09 | 주식회사 케이이씨 | Transient voltage suppressor and manufacturing method thereof |
| KR100945626B1 (en) * | 2009-10-14 | 2010-03-04 | 주식회사 케이이씨 | Transient voltage suppressor circuit |
-
2002
- 2002-12-24 KR KR10-2002-0083536A patent/KR100505808B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040057088A (en) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639278B2 (en) | Semiconductor device | |
| US8994065B2 (en) | High-voltage vertical power component | |
| JP2017163122A (en) | Semiconductor device | |
| KR20150109265A (en) | Semiconductor device and method for manufacturing the same | |
| JP5365016B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR960009180A (en) | Electrostatic discharge protection device and its manufacturing method | |
| JP2017045827A (en) | Semiconductor device | |
| KR100397882B1 (en) | Field effect controllable semiconductor component | |
| KR101779230B1 (en) | Power semiconductor device | |
| US7719091B2 (en) | Diode with improved switching speed | |
| US7535075B2 (en) | Semiconductor device | |
| JP2008153620A (en) | Semiconductor device | |
| KR100505808B1 (en) | diode for transient voltage supressor | |
| CN112310228A (en) | Schottky barrier diode | |
| US6384453B1 (en) | High withstand voltage diode and method for manufacturing same | |
| US6252257B1 (en) | Isolating wall between power components | |
| KR100625362B1 (en) | Transient voltage suppressor and its manufacturing method | |
| JP2017050421A (en) | Semiconductor device | |
| JP7257912B2 (en) | semiconductor equipment | |
| KR20180041421A (en) | Semiconductor device and method manufacturing the same | |
| KR101121702B1 (en) | Semiconductor device | |
| KR101522530B1 (en) | Apparatus of protecting Semiconductor device from the Electro Static Discharge, and method for manufactruing the same | |
| CN112133760A (en) | High voltage diode with trench-modified current path on SOI substrate | |
| JP2008235588A (en) | Schottky barrier diode | |
| JP2002353455A (en) | Power semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130626 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140623 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150622 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160628 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180611 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190610 Year of fee payment: 15 |