KR100505134B1

KR100505134B1 - 3차원 컴퓨터 그래픽 시스템의 제산유니트

Info

Publication number: KR100505134B1
Application number: KR10-2003-0037038A
Authority: KR
Inventors: 우람찬; 유회준
Original assignee: 한국과학기술원
Priority date: 2003-06-10
Filing date: 2003-06-10
Publication date: 2005-08-02
Also published as: JP2005004755A; US6982721B2; US20040254972A1; KR20040106603A

Abstract

본 발명은 3차원 컴퓨터 그래픽 시스템의 제산유니트에 관한 것으로서, 3차원 컴퓨터 그래픽 시스템에서 텍스쳐 매핑에 사용되는 원근제법의 제산과정시 호모지니어스 텍스쳐주소인 w에서의 선행 제로의 수만큼을 u, v의 최상위 비트에서 제거하여 적은 크기로 근사적으로 나눗셈을 수행함으로써 면적과 전력을 더욱 줄일 수 있으며, 저전력으로 동작하는 휴대용 기기에서 실시간 텍스쳐 매핑의 성능을 증가시켜 3차원 컴퓨터 그래픽을 보다 현실감 있게 구현할 수 있는 이점이 있다.

Description

3차원 컴퓨터 그래픽 시스템의 제산유니트{DIVISION UNIT OF 3D COMPUTER GRAPHICS SYSTEMS}

본 발명은 3차원 컴퓨터 그래픽 시스템의 제산유니트에 관한 것으로서, 보다 상세하게는 3차원 컴퓨터 그래픽 시스템에서 텍스쳐 매핑에 사용되는 원근제법의 제산과정시 호모지니어스 텍스쳐주소인 w에서의 선행제로의 수만큼을 u, v의 최상위 비트에서 제거하여 근사적으로 나눗셈을 수행하여 면적과 전력을 더욱 줄일 수 있도록 한 3차원 컴퓨터 그래픽 시스템의 제산유니트에 관한 것이다.

개인용 컴퓨터(PC), 워크스테이션(Workstation) 게임기 등을 포함하는 컴퓨터 시스템에서는 보다 효율적이며 시각적인 정보전달을 위해 그래픽을 사용하고 있다. 이러한 그래픽의 요소에는 점, 선, 면 등이 있으며 이들의 적절한 조합으로 컴퓨터 시스템의 디스플레이에 여러 그래픽 정보를 나타낸다.

최근에는 컴퓨터 시스템이 발전함에 따라 이러한 그래픽 정보는 단순한 2차원 그림에서 발전하여 공간상의 물체를 보다 사실감 있게 전달하는 3차원 컴퓨터 그래픽의 영역까지 확장되었다.

3차원 컴퓨터 그래픽에서, 물체의 표면을 보다 현실감있게 나타내기 위해서는 2차원 이미지(텍스쳐)를 물체의 표면에 입히는 과정을 거치며 이 과정을 텍스쳐 매핑(Texture Mapping)이라고 한다.

텍스쳐 매핑은 복잡한 물체의 표면을 미리 준비된 2차원 이미지로 나타낼 수 있기 때문에 널리 사용되고 있는데, 이러한 텍스쳐 매핑의 중간 과정에서, 필수적으로 원근제법(Perspective Division) 이라는 나눗셈 연산을 하게 된다.

하지만, 일반적인 나눗셈 연산을 구현하는 방식으로는 많은 면적을 차지하고 전력을 소비하기 때문에 휴대용 기기에 사용되는 저전력 3차원 그래픽 연산에는 불리하다. 따라서, 휴대기기에 사용되는 3차원 컴퓨터 그래픽 시스템에서 원근제법(Perspective Division)을 사용하는 데에는 제약이 있어 고화질의 영상을 얻기 어려운 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 3차원 컴퓨터 그래픽 시스템에서 텍스쳐 매핑에 사용되는 원근제법의 제산과정시 호모지니어스 텍스쳐주소인 w 에서의 선행제로의 수만큼을 u, v의 최상위 비트에서 제거하여 근사적으로 나눗셈을 수행하여 면적과 전력을 더욱 줄일 수 있도록 한 3차원 컴퓨터 그래픽 시스템의 제산유니트를 제공함에 있다.

상기와 같은 목적을 실현하기 위한 본 발명은 3차원 컴퓨터 그래픽 시스템의 제산유니트에 있어서; 텍스쳐 주소값 w 값을 받아들여 선행제로 개수를 세는 선행제로 감지기와; 텍스쳐 주소값 u, v 값을 받아들여 상기 선행제로 감지기에서 감지한 상기 w의 선행제로의 개수를 u, v 의 최상위 비트로부터 제거하거나 제거한 후 그 개수만큼의 최하위 비트 아래에 추가하는 UV 포매터와; 상기 UV 포매터에 의해 새롭게 포맷된 u, v 를 w 의 선행제로 개수만큼 최상위 비트로부터 제거된 w 로 나누는 제산기;로 이루어진 것을 특징으로 한다.

삭제

이때, 제수인 w 는 최하위 비트도 추가적으로 더 제거될 수도 있다.

또한, 피제수인 u, v 는 최하위 비트에 제거된 개수만큼 제로가 추가된 것을 특징으로 한다.

그리고, 이때도 제수인 w 는 최하위 비트도 추가적으로 더 제거될 수도 있다.

이와 같이 이루어진 본 발명은 3차원 컴퓨터 그래픽 시스템의 텍스쳐맵핑시 텍스쳐주소를 구하기 위한 제산시 w 의 선행제로 개수를 선행제로 감지기를 통해 감지하여 u, v 의 최상위 비트로부터 제거하거나 제거한 후 그 개수만큼 최하위 비트에 제로를 추가하여 선행제로가 제거된 w 로 제산함으로써 제산을 위한 제산유니트의 면적 및 소비전력을 줄일 수 있게 된다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.

먼저, 본 발명의 원리를 설명하면 다음과 같다.

3차원 컴퓨터 그래픽 시스템의 텍스쳐 매핑에서 호모지니어스 텍스쳐주소(homogeneous texture address)인 u, v, w와 텍스쳐주소인 U, V의 관계는 수학식 1과 같다.

따라서, 최종 텍스쳐주소(texture address) U, V를 계산하기 위해서는 호모지니어스 텍스터주소인 u, v, w 를 필요로 한다. 이때, U와 V는 수학적 정의에 의해 의 관계를 갖게 되기 때문에 이를 수학식 1에 대입하면 수학식 3의 결과를 얻게 된다.

즉, w 는 u 보다 같거나 크고, 동시에 w 는 v 보다 같거나 크게 된다.

본 발명에서는 이 원리를 사용하여 제산을 근사하게 된다.

도 1은 본 발명에 의한 3차원 컴퓨터 그래픽 시스템의 제산 유니트의 동작을 설명하기 위해 호모지니어스 텍스쳐주소 w 를 2진수 비트 구성으로 나타낸 도면이다.

여기에 도시된 바와 같이 호모지니어스 텍스쳐주소 w 를 2진수 m 비트로 나타낼 때 최상위 비트(Most Significant Bit ; MSB)쪽에는 k-bit의 선행제로(Leading Zero)가 있게 되며, 그 뒤는 w 를 2진수로 나타낸 수가 0 과 1 로 나타나게 된다. 이 뒷부분을 중간의 n-bit DATA와 나머지 (m-k-n)-bit의 최하위 비트(Least Significant Bit ; LSB)로 정의할 수 있다. 정리하여 설명하면, w는 m-bit로 구성되어 있지만, 실제 중요한 정보를 갖고 있는 것은 중간의 n-bit DATA와 그 아래의 LSB라고 할 수 있다.

도 2는 본 발명에 의한 3차원 컴퓨터 그래픽 시스템의 제산 유니트의 동작을 설명하기 위해 호모지니어스 텍스쳐주소 u 와 v를 2진수 비트 구성으로 나타낸 도면이다.

여기에 도시된 바와 같이 u 와 v 도 w 의 구성과 같이 2진수 m-bit로 나타낼 때 선행제로(leading zero) + n-bit DATA + LSB 로 나타낼 수 있다.

이때, 수학식 2의 내용을 적용하면 u 와 v 는 w 보다 같거나 작기 때문에 u 또는 v의 선행제로의 수가 w 의 선행제로의 수보다 같거나 많게 된다.

따라서, w 의 선행제로의 수만큼의 MSB를 u 와 v 에서 제거하여도 u 와 v 의 값에는 변화가 없게 된다.

그래서 이 원리를 이용하여 근사된 제산을 수행함으로써 제산유니트를 위한 면적과 소비전력을 줄일 수 있게 된다.

도 3은 본 발명에 의한 3차원 컴퓨터 그래픽 시스템의 제산 유니트를 나타낸 블록구성도이다.

여기에 도시된 바와 같이 3차원 컴퓨터 그래픽 시스템에서 텍스쳐 매핑에 사용되는 원근제법의 제산유니트(100)는 텍스쳐 주소값 w 값을 받아들여 선행제로 개수(k)를 세는 선행제로 감지기(Leading Zero Detector ; LZD)(110)와, 텍스쳐 주소값 u, v 값을 받아들여 선행제로 감지기(110)에서 감지한 선행제로의 개수인 k개 만큼을 u, v 의 최상위 비트로부터 제거하거나 제거한 후 그 개수만큼의 0을 LSB 아래에 추가(Padding)하는 UV 포매터(UV Formatter ; UVF)(120)와, UV 포매터에 의해 새롭게 포맷된 u, v 를 w 로 나누는 제산기(Divider ; DIV)(130)로 이루어진다.

이와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.

기존의 제산 방법에서는, u, v, w 가 모두 m-bit으로 구성되어 있을 경우 m-bit / m-bit의 연산을 필요로 하기 때문에 m 의 크기에 비례하여 많은 면적과 전력이 소모되었다.

하지만, 위와 같이 m-bit / m-bit 연산을 w 의 최상위 비트에 있는 k개의 선행제로를 제거한 상태에서 UV 포매터에서 u, v 의 최상위 비트에서 k개의 선행제로를 제거한 후 최하위 비트에 제로를 추가한 상태로 제산을 할 경우 m-bit / (m-k)-bit 로 (이때, m>n) 계산될 수 있으므로 면적과 전력면에서 많은 이득을 보게 된다.

이때, w 의 값에서 LSB를 더 제거하여 근사적으로 연산 할 경우에는 m-bit / n-bit의 제산 만이 필요하게 되어 면적과 전력을 더욱 줄일 수 있게 된다.

또한, UV 포매터에서 w 의 선행제로 수만큼 u, v 의 최상위 비트를 모두 제거하여 근사적으로 연산할 경우에는 (m-k)-bit / (m-k)-bit로 계산될 수 있으므로 필요한 면적과 전력을 더욱 줄일 수 있게 된다.

이때도, w 의 값에서 LSB를 더 제거하여 근사적으로 연산 할 경우에는 (m-k)-bit / n-bit의 제산 만이 필요하게 되어 면적과 전력을 더욱 줄일 수 있게 된다.

상기한 바와 같이 본 발명은 3차원 컴퓨터 그래픽 시스템에서 텍스쳐 매핑에 사용되는 원근제법의 제산과정시 호모지니어스 텍스쳐주소인 w에서의 선행 제로의 수만큼을 u, v의 최상위 비트에서 제거하여 적은 크기로 근사적으로 나눗셈을 수행함으로써 면적과 전력을 더욱 줄일 수 있는 이점이 있다.

따라서, 저전력으로 동작하는 휴대용 기기에서 실시간 텍스쳐 매핑의 성능을 증가시켜 3차원 컴퓨터 그래픽을 보다 현실감 있게 구현할 수 있는 이점이 있다.

도 1은 본 발명에 의한 3차원 컴퓨터 그래픽 시스템의 제산 유니트의 동작을 설명하기 위해 호모지니어스 텍스쳐주소 w의 2진수 비트 구성을 나타낸 도면이다.

- 도면의 주요부분에 대한 부호의 설명 -

100 : 제산유니트

110 : 선행제로 감지기

120 : UV 포매터

130 : 제산기

Claims

3차원 컴퓨터 그래픽 시스템의 제산유니트에 있어서;

텍스쳐 주소값 w 값을 받아들여 선행제로 개수를 세는 선행제로 감지기와;

텍스쳐 주소값 u, v 값을 받아들여 상기 선행제로 감지기에서 감지한 상기 w의 선행제로의 개수를 u, v 의 최상위 비트로부터 제거하거나 제거한 후 그 개수만큼의 최하위 비트 아래에 추가하는 UV 포매터와;

상기 UV 포매터에 의해 새롭게 포맷된 u, v 를 w 의 선행제로 개수만큼 최상위 비트로부터 제거된 w 로 나누는 제산기;

로 이루어진 것을 특징으로 하는 3차원 컴퓨터 그래픽 시스템의 제산유니트.
삭제
제 1항에 있어서, 상기 제수인 w 는 최하위 비트도 추가적으로 더 제거된 것을 특징으로 하는 3차원 컴퓨터 그래픽 시스템의 제산유니트.
제 1항에 있어서, 상기 피제수인 u, v 는 최하위 비트에 제거된 개수만큼 제로가 추가된 것을 특징으로 하는 3차원 컴퓨터 그래픽 시스템의 제산유니트.
제 4항에 있어서, 상기 제수인 w 는 최하위 비트도 추가적으로 더 제거된 것을 특징으로 하는 3차원 컴퓨터 그래픽 시스템의 제산유니트.