KR100504193B1 - Method for forming gate spacer of semiconductor device - Google Patents
Method for forming gate spacer of semiconductor device Download PDFInfo
- Publication number
- KR100504193B1 KR100504193B1 KR10-2002-0079295A KR20020079295A KR100504193B1 KR 100504193 B1 KR100504193 B1 KR 100504193B1 KR 20020079295 A KR20020079295 A KR 20020079295A KR 100504193 B1 KR100504193 B1 KR 100504193B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- gate spacer
- silicon substrate
- ldd region
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000007789 gas Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 30
- 229910052710 silicon Inorganic materials 0.000 abstract description 30
- 239000010703 silicon Substances 0.000 abstract description 30
- 239000000463 material Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 게이트 스페이서 형성방법에 관한 것으로, 특히 LDD 영역과 게이트 전극이 형성된 실리콘기판 상에 유기(Organic) 반사방지막을 증착한 다음, O2 및 N2 가스를 식각가스로 식각공정을 진행하여 게이트 전극 양측벽에 스페이서를 형성함으로써, 상기 LDD 영역이 형성된 실리콘기판의 손실을 방지하여 LDD 영역의 깊이를 원상태로 유지할 수 있고, 이에 따라 소자의 전기적인 특성을 향상시킬 수 있도록 하는 반도체소자의 게이트 스페이서 형성방법에 관한 것이다.The present invention is an etching process in that, in particular, an LDD region and a gate electrode is deposited an organic (Organic) anti-reflection film on a silicon substrate, which is formed next, O 2 and N 2 gas to the etching gas to a method to form a gate spacer of the semiconductor element By proceeding to form spacers on both side walls of the gate electrode, it is possible to prevent the loss of the silicon substrate in which the LDD region is formed to maintain the depth of the LDD region in its original state, thereby improving the electrical characteristics of the device A method of forming a gate spacer of
Description
본 발명은 반도체소자의 게이트 스페이서 형성방법에 관한 것으로, 보다 상세하게는 LDD 영역과 게이트 전극이 형성된 실리콘기판 상에 유기(Organic) 반사방지막을 증착한 다음, O2 및 N2 가스를 식각가스로 식각공정을 진행하여 게이트 전극 양측벽에 스페이서를 형성함으로써, 상기 LDD 영역이 형성된 실리콘기판의 손실을 방지하여 LDD 영역의 깊이를 원상태로 유지할 수 있고, 이에 따라 소자의 전기적인 특성을 향상시킬 수 있도록 하는 반도체소자의 게이트 스페이서 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a gate spacer of a semiconductor device. More particularly, an organic antireflection film is deposited on a silicon substrate on which an LDD region and a gate electrode are formed, and then an O 2 and N 2 gas is used as an etching gas. By forming a spacer on both side walls of the gate electrode by performing an etching process, it is possible to prevent the loss of the silicon substrate on which the LDD region is formed, thereby maintaining the depth of the LDD region in its original state, thereby improving the electrical characteristics of the device. A method of forming a gate spacer of a semiconductor device.
일반적으로, 반도체소자의 제조 공정 중에 게이트 스페이서 형성 공정은 LDD(Lightly Doped Drain)영역을 형성하기 위한 것으로, LDD 영역의 형성에 의해 전압을 강하시켜 소자의 특성을 저하시키는 핫 캐리어 효과를 감소시키게 된다. 또한, 게이트 스페이서는 주로 로직(Logic) 소자에서 사용되는 살리사이드(salicide) 공정에서 액티브 실리콘기판과 게이트 전극 상부에서만 선택적으로 살리사이드층이 형성되도록 하여 액티브 영역의 단락을 방지하는데 이용된다.In general, the gate spacer forming process is to form a lightly doped drain (LDD) region during the manufacturing process of a semiconductor device, and the voltage decreases due to the formation of the LDD region to reduce the hot carrier effect of deteriorating device characteristics. . In addition, the gate spacer is used to prevent the short-circuit of the active region by selectively forming a salicide layer only on the active silicon substrate and the gate electrode in a salicide process mainly used in logic devices.
그런데, 종래 기술에 의한 제조방법에 따라 제조되는 상기 게이트 스페이서의 경우, 게이트 전극을 형성하고, 게이트 전극 양측 실리콘기판 즉, 액티브 영역에 LDD 형성이온을 주입하여 LDD 영역을 형성한 후, 상기 결과물 전체에 옥사이드 계열의 물질을 증착하고, 이를 식각하여 게이트전극 측벽에 옥사이드 계열의 물질로 이루어진 게이트 스페이서를 형성하게 되는데, 이때, 상기 게이트 스페이서 형성 시, 실리콘기판과 게이트 스페이서 형성물질인 옥사이드 계열의 물질의 식각선택비로 인하여 LDD 영역이 형성된 실리콘기판의 일부가 손실되어 소자의 전기적인 특성을 저하시키는 문제점이 발생하게 된다.However, in the case of the gate spacer manufactured according to the manufacturing method according to the prior art, the gate electrode is formed, and the LDD region is formed by injecting LDD-forming ions into the silicon substrate, that is, the active region on both sides of the gate electrode, and then the entire resultant Depositing an oxide-based material on the substrate and etching the oxide-based material to form a gate spacer formed of an oxide-based material on the sidewall of the gate electrode, wherein the oxide-based material of the silicon substrate and the gate spacer forming material is formed when the gate spacer is formed. Due to the etching selectivity, a portion of the silicon substrate on which the LDD region is formed is lost, causing a problem of deteriorating the electrical characteristics of the device.
이하, 첨부한 도면을 참고로 하여, 상기와 같은 종래 기술에 의한 반도체소자의 게이트 스페이서 제조방법에서 나타나는 문제점을 더욱 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, it will be described in more detail the problems appearing in the method of manufacturing a gate spacer of a semiconductor device according to the prior art as described above.
도 1a 내지 도 1c는 종래 기술에 의한 반도체소자의 게이트 스페이서 형성방법을 순차적으로 나타낸 공정 단면도이다.1A to 1C are cross-sectional views sequentially illustrating a method of forming a gate spacer of a semiconductor device according to the prior art.
상기 종래 기술에 의한 반도체소자의 게이트 스페이서 형성방법에 따르면, 우선, 도 1a에 도시된 바와 같이, 실리콘기판(100) 상에 게이트 전극(110)을 형성한 다음, 결과물 전체에 LDD 이온 주입 공정을 진행하여 게이트 전극(110) 양측의 실리콘기판(100) 내에 LDD 영역(120)을 형성하게 된다. According to the method of forming a gate spacer of a semiconductor device according to the prior art, first, as shown in FIG. 1A, a gate electrode 110 is formed on a silicon substrate 100, and then an LDD ion implantation process is performed on the entire product. The LDD region 120 is formed in the silicon substrate 100 on both sides of the gate electrode 110.
상기 LDD 영역(120)을 형성하는 공정을 진행하고 나서, 도 1b에 도시된 바와 같이, 상기 LDD 영역(120)이 형성된 결과물 전체에 옥사이드 계열의 물질(130)을 증착한 다음, 도 1c에 도시된 바와 같이, 상기 옥사이드 계열의 물질(130)을 이방성 식각하여 게이트 전극(110)의 양측벽을 보호하는 게이트 스페이서(140)를 게이트 전극(110)의 양측벽에 형성하게 된다. 그러나, 상기 게이트 스페이서(140) 형성을 위한 이방성 식각공정 시에, 하부 실리콘기판(100)과 게이트 스페이서(140) 형성물질인 옥사이드 계열의 물질(130)의 식각선택비로 인하여 LDD 영역(120)이 형성된 실리콘기판(100)의 일부가 식각되어, 실리콘기판(100)에 손상을 가하게 된다.After the process of forming the LDD region 120 is performed, as shown in FIG. 1B, an oxide-based material 130 is deposited on the entire product on which the LDD region 120 is formed, and then illustrated in FIG. 1C. As described above, the oxide spacer 130 is anisotropically etched to form gate spacers 140 that protect both sidewalls of the gate electrode 110 on both sidewalls of the gate electrode 110. However, in the anisotropic etching process for forming the gate spacer 140, the LDD region 120 may be formed due to the etching selectivity of the lower silicon substrate 100 and the oxide-based material 130 forming the gate spacer 140. A portion of the formed silicon substrate 100 is etched to damage the silicon substrate 100.
그리고, 상기 게이트 스페이서(140)가 형성된 결과물 상에 게이트 전극(110)과 게이트 스페이서(140)를 이온주입 마스크로 소오스/드레인 형성이온을 주입하여 실리콘기판(100) 내에 소오스/드레인 영역(150)을 형성하게 된다.The source / drain forming ion is implanted into the silicon substrate 100 by injecting the source / drain forming ions into the gate electrode 110 and the gate spacer 140 using an ion implantation mask on the resultant formed gate spacer 140. Will form.
즉, 상기 종래 기술에 의한 게이트 스페이서 형성방법에 있어서는, 옥사이드 계열의 물질을 사용하여 게이트 전극 양측벽에 게이트 스페이서를 형성하는 공정 시에, 하부 실리콘기판과 게이트 스페이서 형성물질인 옥사이드 계열의 물질의 식각선택비로 인하여 LDD 영역이 형성된 실리콘기판의 일부가 식각되어, 이후 형성되는 접합 깊이의 변화를 가져오게 되며, 이에 따라 소자의 전기적인 특성 및 신뢰성이 저하된다.That is, in the gate spacer forming method according to the related art, during the process of forming gate spacers on both side walls of the gate electrode using an oxide-based material, etching of the oxide-based material as the lower silicon substrate and the gate spacer forming material is performed. Due to the selectivity, a portion of the silicon substrate on which the LDD region is formed is etched, resulting in a change in the junction depth that is subsequently formed, thereby lowering the electrical characteristics and reliability of the device.
또한, 상기 LDD 영역이 형성된 실리콘기판의 일부가 식각되어 손실됨으로 인하여, 후속 실리사이드 형성 시에, 게이트 스페이서의 하측으로 실리사이드가 치고 들어가 실리사이드층을 형성하게 되어 LDD 영역이 감소되는 현상이 발생되며, 그 결과, 전압 강하 효과를 저하시켜 핫 캐리어(hot carrier)가 증가되고, 누설 전류 역시 증가하여 소자의 특성이 저하되는 문제점이 발생하게 된다. In addition, since a part of the silicon substrate on which the LDD region is formed is etched and lost, in the subsequent silicide formation, a silicide penetrates under the gate spacer to form a silicide layer, thereby reducing the LDD region. As a result, the hot drop is increased by decreasing the voltage drop effect, and the leakage current is also increased, resulting in deterioration of device characteristics.
본 발명은 상기와 같은 문제점을 해결하기 위하여, 실리콘기판에 대해 식각선택비가 우수한 유기(Organic) 반사방지막을 이용하여 게이트 전극 양측벽에 스페이서를 형성함으로써, 상기 LDD 영역이 형성된 실리콘기판의 손실을 방지하여 LDD 영역의 깊이를 원상태로 유지할 수 있고, 이에 따라 소자의 전기적인 특성을 향상시킬 수 있도록 하는 반도체소자의 게이트 스페이서 형성방법을 제공하는데 목적이 있다. In order to solve the above problems, a spacer is formed on both sidewalls of the gate electrode by using an organic antireflection film having excellent etching selectivity with respect to the silicon substrate, thereby preventing the loss of the silicon substrate on which the LDD region is formed. Accordingly, an object of the present invention is to provide a method of forming a gate spacer of a semiconductor device, which can maintain the depth of an LDD region in its original state, thereby improving the electrical characteristics of the device.
상기 목적을 달성하기 위하여, 본 발명은 소정의 하부구조를 갖는 반도체기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 마스크로 반도체기판 내에 LDD 형성이온을 이온주입하여 LDD 영역을 형성하는 단계와; 상기 게이트 전극이 형성된 결과물 전체에 유기 반사방지막을 증착하는 단계와; 상기 유기 반사방지막을 O2 및 N2 가스로 이방성 식각하여 게이트전극 양측벽에 게이트 스페이서를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 게이트 스페이서 형성방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of forming a gate electrode on a semiconductor substrate having a predetermined substructure; Forming an LDD region by implanting LDD-ion ions into the semiconductor substrate using the gate electrode as a mask; Depositing an organic anti-reflection film on the entire product formed with the gate electrode; And anisotropically etching the organic anti-reflection film with O 2 and N 2 gases to form gate spacers on both sidewalls of the gate electrode.
즉, 상기 본 발명에 의한 반도체소자의 게이트 스페이서 형성방법에 의하면, 실리콘기판에 대해 식각선택비가 좋은 유기 반사방지막을 사용하여 게이트 전극 양측벽에 게이트 스페이서를 함으로써, 상기 게이트 스페이서 형성을 위한 이방성 식각 시, 상기 LDD 영역이 형성된 실리콘기판의 손실을 방지할 수 있으며, 이에 따라 소자의 전기적인 특성을 향상시킬 수 있게 되는 것이다. That is, according to the method of forming a gate spacer of a semiconductor device according to the present invention, the gate spacer is formed on both sidewalls of the gate electrode by using an organic antireflection film having a good etching selectivity with respect to a silicon substrate, thereby forming an anisotropic etching process for forming the gate spacer. In addition, it is possible to prevent the loss of the silicon substrate on which the LDD region is formed, thereby improving the electrical characteristics of the device.
상기 본 발명에 의한 반도체소자의 게이트 스페이서 형성방법에 있어서, 상기 유기 반사방지막을 800 ~ 1000Å의 두께로 증착하게 된다. 이에 따라, 후속 스페이서 형성을 위한 이방성 식각 공정 진행 시에, 게이트 전극 양측벽에 스페이서 형태로 게이트 전극 보호막인 게이트 스페이서가 형성되어, 게이트 전극을 보호하게 된다. In the method of forming a gate spacer of a semiconductor device according to the present invention, the organic antireflection film is deposited to a thickness of 800 to 1000 Å. Accordingly, during the anisotropic etching process for forming subsequent spacers, a gate spacer, which is a gate electrode protective layer, is formed on both sidewalls of the gate electrode to protect the gate electrode.
이하, 첨부한 도면을 참고로, 본 발명에 의한 반도체소자의 게이트 스페이서 형성방법의 일 실시예에 대해 상세히 설명하고자 한다. 다만, 본 발명의 권리 범위가 이에 한하여 정해지는 것은 아니며, 하나의 예시로 제시된 것이다. Hereinafter, an embodiment of a method of forming a gate spacer of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings. However, the scope of the present invention is not limited thereto, but is presented as an example.
도 2a 내지 도 2c는 본 발명에 의한 반도체소자의 게이트 스페이서 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.2A through 2C are cross-sectional views sequentially illustrating a method of forming a gate spacer of a semiconductor device according to the present invention.
상기 본 발명에 의한 제조방법에 따르면, 종래 기술과 마찬가지 방법으로, 우선, 도 2a에 도시된 바와 같이, 실리콘기판(200) 상에 게이트 전극(210)을 형성한 다음, 상기 게이트 전극(210)을 이온주입 마스크로 하여 결과물 전체에 LDD 이온을 주입하여 게이트 전극(210) 양측의 실리콘기판(200) 내에 LDD 영역(220)을 형성하게 된다. According to the manufacturing method according to the present invention, in the same manner as in the prior art, first, as shown in Figure 2a, to form a gate electrode 210 on the silicon substrate 200, and then the gate electrode 210 LDD ions are implanted into the entire product using the ion implantation mask to form the LDD region 220 in the silicon substrate 200 on both sides of the gate electrode 210.
상기 LDD 영역(220)을 형성하는 공정을 진행하고 나서, 도 2b에 도시된 바와 같이, 상기 LDD 영역(220)이 형성된 결과물 전체에 게이트 스페이서 형성물질로 하부 실리콘기판(200)에 대해 식각선택비가 우수한 유기 반사방지막(230)을 형성하되, 약 800 ~ 1000Å 정도의 두께로 형성하여, 후속 이방성 식각공정에 의해 게이트 전극(210) 양측벽에 스페이서 형태로 게이트 스페이서(미도시함)가 형성되도록 한다. After the process of forming the LDD region 220, as shown in FIG. 2B, an etch selectivity with respect to the lower silicon substrate 200 as the gate spacer forming material is formed over the entire product on which the LDD region 220 is formed. Form an excellent organic anti-reflection film 230, but about 800 ~ 1000 800 thickness to form a gate spacer (not shown) in the form of a spacer on both side walls of the gate electrode 210 by a subsequent anisotropic etching process .
한편, 상기 유기 반사방지막(230) 형성 공정을 진행하고 나서, 도 2c에 도시된 바와 같이, 유기 반사방지막(230)을 O2 및 N2 가스로 이방성 식각하여 게이트 스페이서(240)를 형성하게 된다. 이때, 상기 게이트 스페이서 형성물질인 유기 반사방지막(230)은 하부 실리콘기판(200)에 대해 식각선택비가 우수하여 이방성 식각 시, 하부 LDD 영역(210)이 형성된 실리콘기판(200)의 손실을 방지하게 되며, 이에 따라, 상기 LDD 영역(210)의 깊이를 원상태로 유지할 수 있으며, 이에 따라, 소자의 전기적 특성이 향상된다.On the other hand, after the process of forming the organic anti-reflection film 230, as shown in Figure 2c, the organic anti-reflection film 230 is anisotropically etched with O 2 and N 2 gas to form a gate spacer 240. . In this case, the organic anti-reflection film 230, which is the gate spacer forming material, has an excellent etch selectivity with respect to the lower silicon substrate 200 to prevent loss of the silicon substrate 200 having the lower LDD region 210 formed during anisotropic etching. As a result, the depth of the LDD region 210 may be maintained in the original state, thereby improving the electrical characteristics of the device.
그리고, 상기 게이트 스페이서(240)가 형성된 결과물 상에 게이트 전극(210)과 게이트 스페이서(240)를 이온주입 마스크로 소오스/드레인 형성이온을 주입하여 실리콘기판(200) 내에 소오스/드레인 영역(250)을 형성하게 된다. The source / drain formation ions are implanted into the silicon substrate 200 by injecting the source / drain formation ions into the gate electrode 210 and the gate spacer 240 using an ion implantation mask on the resultant formed gate spacer 240. Will form.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 게이트 스페이서 형성방법을 이용하게 되면, 실리콘기판에 대해 식각선택비가 우수한 유기 반사방지막을 이용하여 게이트 전극 양측벽에 스페이서를 형성함으로써, 상기 LDD 영역이 형성된 실리콘기판의 손실을 방지하여 LDD 영역의 깊이를 원상태로 유지할 수 있으며, 이에 따라, 전압 강하 효과를 향상시켜 핫 캐리어(hot carrier)를 감소시키며, 누설 전류 또한 감소시켜 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, as described above, when the gate spacer forming method of the semiconductor device according to the present invention is used, spacers are formed on both sidewalls of the gate electrode by using an organic antireflection film having an excellent etching selectivity with respect to the silicon substrate, thereby forming the LDD region. It is possible to prevent the loss of the formed silicon substrate to maintain the depth of the LDD region intact, thereby improving the voltage drop effect to reduce hot carriers, and also to reduce leakage current to improve device characteristics and reliability. There is an effect that can be improved.
도 1a 내지 도 1c는 종래 기술에 의한 반도체소자의 게이트 스페이서 형성방법을 순차적으로 나타낸 공정 단면도이다.1A to 1C are cross-sectional views sequentially illustrating a method of forming a gate spacer of a semiconductor device according to the prior art.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 게이트 스페이서 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.2A through 2C are cross-sectional views sequentially illustrating a method of forming a gate spacer of a semiconductor device in accordance with an embodiment of the present invention.
-- 도면의 주요부분에 대한 부호의 설명 -- -Explanation of symbols for the main parts of the drawing-
200 : 실리콘기판 210 : 게이트 전극200: silicon substrate 210: gate electrode
220 : LDD 영역 230 : 유기 반사방지막220: LDD region 230: organic antireflection film
240 : 게이트 스페이서 250 : 소오스/드레인 영역 240: gate spacer 250: source / drain regions
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0079295A KR100504193B1 (en) | 2002-12-12 | 2002-12-12 | Method for forming gate spacer of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0079295A KR100504193B1 (en) | 2002-12-12 | 2002-12-12 | Method for forming gate spacer of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040051373A KR20040051373A (en) | 2004-06-18 |
| KR100504193B1 true KR100504193B1 (en) | 2005-07-28 |
Family
ID=37345336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0079295A KR100504193B1 (en) | 2002-12-12 | 2002-12-12 | Method for forming gate spacer of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100504193B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102505880B1 (en) | 2017-09-06 | 2023-03-06 | 삼성디스플레이 주식회사 | Thin film transistor and method of manufacturing the same, Display device including the transistor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299434A (en) * | 1992-04-24 | 1993-11-12 | Sony Corp | Manufacture of semiconductor device |
| JPH06169084A (en) * | 1992-11-30 | 1994-06-14 | Sony Corp | Semiconductor device with offset oxide film and manufacture thereof |
| JPH10335661A (en) * | 1997-05-30 | 1998-12-18 | Sony Corp | Manufacture of semiconductor device |
| KR20000045671A (en) * | 1998-12-30 | 2000-07-25 | 김영환 | Method for forming gate sidewall of semiconductor device |
| JP2000208767A (en) * | 1998-11-13 | 2000-07-28 | Seiko Epson Corp | Manufacture of semiconductor device |
-
2002
- 2002-12-12 KR KR10-2002-0079295A patent/KR100504193B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299434A (en) * | 1992-04-24 | 1993-11-12 | Sony Corp | Manufacture of semiconductor device |
| JPH06169084A (en) * | 1992-11-30 | 1994-06-14 | Sony Corp | Semiconductor device with offset oxide film and manufacture thereof |
| JPH10335661A (en) * | 1997-05-30 | 1998-12-18 | Sony Corp | Manufacture of semiconductor device |
| JP2000208767A (en) * | 1998-11-13 | 2000-07-28 | Seiko Epson Corp | Manufacture of semiconductor device |
| KR20000045671A (en) * | 1998-12-30 | 2000-07-25 | 김영환 | Method for forming gate sidewall of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040051373A (en) | 2004-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030056604A (en) | Method of manufacturing a transistor in a semiconductor device | |
| KR100473735B1 (en) | Method of manufacturing a semiconductor device | |
| KR20080024273A (en) | Semiconductor device and manufacturing method thereof | |
| KR100574172B1 (en) | Method for fabricating semiconductor device | |
| KR100504193B1 (en) | Method for forming gate spacer of semiconductor device | |
| KR20000066568A (en) | Method of fabricating a semiconductor device | |
| KR100940440B1 (en) | Method of manufacturing a semiconductor device | |
| KR20040026500A (en) | Method of fabricating flash memory devices | |
| KR100873816B1 (en) | Method for manufacturing transistor | |
| KR100459930B1 (en) | Method of making partial self-aligned salicide contact | |
| KR100304975B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100268865B1 (en) | Method for fabricating semiconductor device | |
| KR100772115B1 (en) | Method of manufacturing mosfet device | |
| KR20050048125A (en) | Method of manufacturing semiconductor device | |
| US7494879B2 (en) | Method for forming a gate insulating layer of a semiconductor device | |
| KR20010066328A (en) | A method for fabricating a transistor of a semiconductor device | |
| KR100800777B1 (en) | Method of manufacturing semiconductor | |
| KR20040000684A (en) | Method of manufacturing semiconductor device | |
| KR101037689B1 (en) | Method for manufacturing transistor of semiconductor device | |
| KR100439191B1 (en) | Method of making salicide contact | |
| KR100572212B1 (en) | Method For Manufacturing Semiconductor Devices | |
| KR20010063773A (en) | A method for forming a transistor of a semiconductor device | |
| KR20000015012A (en) | Method for fabricating transistor of semiconductor device | |
| KR20000027815A (en) | Method for fabricating mos fet | |
| KR20010056097A (en) | Method for manufacturing semiconductor device the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |