KR100502610B1 - ATM cell timer device, control method and conjunction device - Google Patents
ATM cell timer device, control method and conjunction device Download PDFInfo
- Publication number
- KR100502610B1 KR100502610B1 KR10-2002-0078258A KR20020078258A KR100502610B1 KR 100502610 B1 KR100502610 B1 KR 100502610B1 KR 20020078258 A KR20020078258 A KR 20020078258A KR 100502610 B1 KR100502610 B1 KR 100502610B1
- Authority
- KR
- South Korea
- Prior art keywords
- information
- counter
- input
- timer
- storage means
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5682—Threshold; Watermark
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 무선 통신 시스템의 AAL2(ATM Adaptation Layer2)타입 ATM셀의 QoS(Quality of Service)를 보장하기 위한 장치 및 방법에 관한 것으로, 제어부에서 정보 처리가 가능하다고 판단되고 타이머 내용 주소화 메모리에 저장 할 영역이 있을 경우 입력 선입선출메모리에서 정보를 받아들인다. 입력된 정보가 타이머 내용 주소화 메모리에 있는지 비교한다. 상기 제2 단계의 비교 결과, 입력된 정보가 타이머 내용 주소화 메모리에 있을 경우 해당 카운터를 초기화시킨다. 상기 제3 단계에서 해당 카운터를 초기화시킨 후 다시 동작시킨다. 상기 제4 단계에서 해당 카운터가 임계값에 도달했는지를 확인한다. 상기 제 5단계의 비교 결과, 상기 카운터의 임계값에 도달했을 경우, 상기 타이머 내용 주소화 메모리에 저장된 해당 정보를 출력한다. 이렇게 함으로써, 중앙처리장치의 부하를 줄이면서 AAL2 타입의 ATM 셀의 QoS보장을 할 수 있다.The present invention relates to an apparatus and a method for guaranteeing the quality of service (AQ2) of an ATM Adaptation Layer 2 (AAL2) type ATM cell of a wireless communication system. The present invention relates to an apparatus capable of processing information in a controller and stored in a timer content addressing memory. If there is an area to do, the information is received from the input first-in, first-out memory. Compares the input information with the timer contents addressing memory. As a result of the comparison in the second step, when the input information is in the timer content addressing memory, the counter is initialized. In the third step, the counter is initialized and then operated again. In the fourth step, it is checked whether the counter has reached a threshold. As a result of the comparison in the fifth step, when the threshold value of the counter is reached, corresponding information stored in the timer content addressing memory is output. By doing so, it is possible to guarantee QoS of the AAL2 type ATM cell while reducing the load on the central processing unit.
Description
본 발명은 무선통신 시스템에 관한 것으로, 특히 무선 이동 통신 시스템의 AAL2(ATM Adaptation Layer Type2)타입 ATM셀 전송 시 서비스 질(QoS: Quality of Service)를 보장하기 위한 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wireless communication system, and more particularly, to an apparatus and a method for guaranteeing a quality of service (QoS) when transmitting an ATM Adaptation Layer Type 2 (AAL2) type ATM cell of a wireless mobile communication system.
이하, 첨부된 도면을 참조로 하여 종래의 기술에 대하여 설명하면 다음과같다.Hereinafter, a conventional technology will be described with reference to the accompanying drawings.
도 1은 일반적인 무선통신 시스템을 설명하기 위한 간단한 구성 예시도이다.1 is a diagram illustrating a simple configuration for explaining a general wireless communication system.
도1을 참조하면, 개인 휴대용 단말기(1), 무선통신장비(2) 등과 같은 다수의 이동국(UE : User Equipment)에서 무선신호 기지국으로 전송하고, 상기의 무선신호를 기지국(Node-B, 100)은 유선전송을 위한 적당한 신호로 변환을 하고, 기지국(100)과 제어국(110)사이를 연결한 T1/E1전송선로를 통하여 데이터를 제어국으로 보낸다.Referring to FIG. 1, a plurality of mobile stations (UE), such as a personal portable terminal 1, a wireless communication equipment 2, and the like are transmitted to a radio signal base station, and the radio signal is transmitted to a base station Node-B, 100. ) Converts into a suitable signal for wired transmission, and transmits data to the control station through the T1 / E1 transmission line connecting the base station 100 and the control station 110.
그러면, 제어국은 여러 기지국에서 들어 온 데이터를 이동통신 핵심망으로 전송한다. 이때, 고속 대용량의 데이터 전송을 위하여 제어국(110)과 이동통신 핵심망 사이에는 광으로 연결되어 있다.The control station then transmits data from several base stations to the mobile telecommunication core network. At this time, the optical communication between the control station 110 and the mobile communication core network for high-speed, large-capacity data transmission.
종래의 음성 위주의 서비스를 하는 이동 통신 시스템에서 다양한 멀티미디어 서비스를 가능한 차세대 이동통신시스템으로 발전하기 위해서는 가변 길이의 데이터 전송과 대용량의 데이터 전송이 필요로 하게 된다. In order to develop various multimedia services into a next-generation mobile communication system in the conventional mobile communication system with voice-oriented services, variable length data transmission and large data transmission are required.
그러나, 전송되어질 데이터량의 증가에 비하여 유. 무선자원은 제한되어 있어 고속의 전송보다는 유. 무선 자원의 효율적인 사용 방법이 필요하다.However, compared to the increase in the amount of data to be transmitted. Radio resources are limited, so they are better than high speed transmission. There is a need for an efficient use of radio resources.
도2에 도시 된 바와 같이, AAL2타입 ATM셀은 적은 데이터 양을 가지는 셀을 쇼트셀로 하여 이러한 쇼트셀을 여러 개 포함하는 구조로 되어 있다.As shown in Fig. 2, the AAL2 type ATM cell has a structure including a plurality of such short cells, using a cell having a small amount of data as a short cell.
또한, AAL2타입 ATM셀은 ATM셀 내부의 처음 쇼트셀 위치 정보를 나타내는 1 바이트의 STF(Start Field)를 두며 6비트의 OSF(Offset Field), 1 비트의 SN(Sequence Number), 및 1 비트의 P(STF의 기수 패리티)로 구성되어 있다. In addition, an AAL2 type ATM cell has a start field (STF) of 1 byte representing the first short cell position information in the ATM cell, and has a 6-bit offset field (OSF), a 1-bit sequence number (SN), and a 1-bit It consists of P (base parity of STF).
상기 구조도의 괄호내의 각각의 숫자는 대응 데이터의 비트 수를 나타낸다. Each number in parentheses in the structure diagram represents the number of bits of the corresponding data.
따라서, 상기의 AAL2타입의 ATM셀은 낭비되는 페이로드 없이 여러 사용자의 데이터를 묶어 보내기에 적당한 형태이다.Therefore, the AAL2 type ATM cell is suitable for grouping data of multiple users without wasting payload.
상기와 같은 역할을 기지국/제어국 정합부(103)에서 수행하며, 이를 도3에 도시하였다.The above-described role is performed by the base station / control station matching unit 103, which is illustrated in FIG.
도3을 참조하면, 기지국/제어국 정합부(103)에서는 다수의 채널카드(102)에서 들어오는 음성, 데이터 및 제어 신호를 AAL2타입 ATM 셀로 변환하는 기능 및 제어국(110)으로 전송하기 위해 ATM신호를 T1/E1 링크에 맞는 PCM신호로 바꾸는 기능을 수행한다.Referring to FIG. 3, the base station / control station matching unit 103 converts voice, data, and control signals from the plurality of channel cards 102 into an AAL2 type ATM cell, and transmits the ATM to the control station 110 for transmission. This function converts the signal into a PCM signal suitable for the T1 / E1 link.
상기 기지국/제어국 정합부(103)는 채널카드(102)와 정합하는 셀입력부(220), 채널카드(102)에서 입력된 다양한 채널들을 AAL2타입의 ATM셀로 변형, 관리하는 채널관리부(201)와 메모리(202), 입력된 ATM신호를 T1/E1링크에 맞도록 PCM신호로 바꾸어 주는 역할을 하는 셀출력부(230), 및 각 기능부의 제어 및 베어러 설정에 관여하는 프로세서부(210)를 구비한다.The base station / control station matching unit 103 is a cell input unit 220 matching with the channel card 102, a channel management unit 201 transforms and manages various channels inputted from the channel card 102 into an AAL2 type ATM cell. And a memory 202, a cell output unit 230 for converting the input ATM signal into a PCM signal for T1 / E1 link, and a processor unit 210 involved in control and bearer setup of each functional unit. Equipped.
상기 채널관리부(201)로 입력된 여러 채널의 셀은 AAL2타입 ATM셀로 변환되어 출력되는데, 만약 입력된 데이터가 AAL2 타입 ATM셀로 출력 조건을 만족시키지 못하면 각 채널에 해당되는 메모리에 저장이 된다.Cells of various channels inputted to the channel manager 201 are converted into AAL2 type ATM cells and outputted. If the input data does not satisfy the output condition as AAL2 type ATM cells, the cells are stored in a memory corresponding to each channel.
그리고 나서, 다음 입력 데이터가 들어 올 때까지 대기 상태가 되고, 더 이상 ATM셀 입력이 되지 않으면 해당 채널의 셀은 출력되지 않으며 이로 인하여 서비스 질을 보장할 수 없게 된다. Then, it waits until the next input data is entered, and if the ATM cell is no longer inputted, the cell of the corresponding channel is not outputted, and thus the quality of service cannot be guaranteed.
또한, 출력되지 않은 셀로 인하여 해당 채널의 메모리 영역은 사용할 수가 없게 되고, 이러한 채널들이 많아질수록 시스템 성능을 떨어지게 하는 요인이 된다.In addition, due to the cells that are not output, the memory area of the corresponding channel becomes unusable, and as the number of these channels increases, it becomes a factor that degrades system performance.
상기의 단점을 극복하기 위하여 각 채널별로 타이머를 두거나, 타이머를 프로세서부(210)가 관리하도록 하면 되나, 랜덤하게 입력되는 모든 채널마다 타이머를 사용할 경우 시스템이 커지게 되고, 프로세서부(210)가 모든 타이머를 관리하는 방법에 있어서는 다양한 다채널 처리를 위한 프로세서부의 부하가 많이 걸려 기지국/제어국 정합부(103)장치의 효율이 떨어지게 된다.In order to overcome the above disadvantages, a timer may be provided for each channel or the processor 210 may manage the timer. However, when a timer is used for every randomly input channel, the system becomes large, and the processor 210 In the method for managing all timers, the load of the processor unit for various multi-channel processing is heavily applied, thereby reducing the efficiency of the base station / control station matching unit 103 apparatus.
본 발명의 기술적 과제는 종래의 단점을 해결하고자 하는 것으로서, 서비스 질 보장을 위한 AAL2타입 ATM셀 타이머 장치를 삽입하여 프로세서부의 부하를 줄이면서 라인 정합의 효율을 증가시키고, 서비스 질을 보장하는 ATM셀 타이머 장치, 그 제어방법 및 그를 갖는 기지국/제어국 정합 장치를 제공하는 것이다. The technical problem of the present invention is to solve the disadvantages of the prior art, by inserting the AAL2 type ATM cell timer device for guaranteeing the quality of service, while increasing the efficiency of line matching while reducing the load on the processor unit, and guarantees the quality of service A timer device, a control method thereof, and a base station / control station matching device having the same are provided.
이러한 기술적 과제를 달성하기 위한 본 발명의 하나의 특징에 따른 기지국/제어국 정합 장치는,The base station / control station matching device according to an aspect of the present invention for achieving the technical problem,
다수의 이동국에서 모뎀을 통해 채널카드로 수신되는 무선신호와 제어국의 유선신호를 정합하여 통신을 연결하는 기지국/제어국 정합장치로서,A base station / control station matching device for connecting communication by matching a wireless signal received to a channel card through a modem from a plurality of mobile stations with a wired signal of a control station,
상기 채널카드와 정합하는 셀입력부;A cell input unit matching the channel card;
상기 채널카드에서 입력된 다양한 채널들을 일정타입의 ATM셀로 변형하여 관리하는 채널관리부;A channel manager for transforming and managing various channels input from the channel card into an ATM cell of a predetermined type;
상기 채널 관리부에서 일정 타입의 ATM 셀로 변환되지 못하는 데이터를 저장하기 위한 메모리;A memory for storing data that cannot be converted into a certain type of ATM cell by the channel manager;
상기 메모리에 저장되는 데이터를 입력받아 카운팅을 하고, 임계값 도달 여부에 따라 데이터를 정합하여 출력하는 타이머;A timer that receives the data stored in the memory and counts the data and matches and outputs the data according to whether a threshold value is reached;
입력된 ATM신호를 상기 제어국과의 T1/E1링크에 맞도록 펄스폭 변조신호로 바꾸어 주는 셀출력부;A cell output unit for converting the input ATM signal into a pulse width modulated signal to match a T1 / E1 link with the control station;
각 기능부의 제어 및 베어러 설정에 관여하는 프로세서부를 포함한다.It includes a processor unit involved in control of each functional unit and bearer setup.
이러한 기술적 과제를 달성하기 위한 본 발명의 하나의 특징에 따른 ATM셀 타이머 장치는, ATM cell timer device according to an aspect of the present invention for achieving the above technical problem,
서비스질 보장을 위한 AAL2타입 ATM셀 타이머 장치에 있어서,In the AAL2 type ATM cell timer device for guaranteeing the quality of service,
채널관리부에서 입력되는 ATM셀 정보를 받는 선입 선출의 제 1 저장 수단; First-in, first-out storage means for receiving ATM cell information input from the channel manager;
상기 제 1 저장 수단을 바탕으로, 상기 입력된 ATM셀 정보를 입력 받아 기존의 정보와 맵핑하여, 만약 새로운 정보가 입력되면 그 정보를 저장함과 동시에 해당 카운터를 동작시키고, 기존 정보가 있으면 해당 카운터만 초기화 후 다시 동작하도록 하는 제 2 저장 수단; Based on the first storage means, the input ATM cell information is received and mapped to the existing information. If new information is input, the corresponding counter is stored at the same time as the new information is input. Second storage means for operating again after initialization;
상기 제 2 저장 수단에 저장되는 정보와 연관되어 동작하는 타이머 카운터수단; 상기 카운터수단이 임계값이 되었을 경우 상기의 제2 저장 수단이 출력하는 값을 저장하는 선입선출의 제 3 저장 수단; Timer counter means operative in association with information stored in said second storage means; First-in, first-out storage means for storing a value output by the second storage means when the counter means reaches a threshold value;
상기 제 2 저장 수단이 입력된 정보로 인하여 여유가 없을 경우 입력된 새로운 정보의 유실을 방지하기 위한 선입선출의 제 4 저장 수단; Fourth storage means of first in, first out to prevent loss of new information entered if said second storage means cannot afford due to input information;
상기 재1 내지 제4 저장 수단을 제어하는 제어수단을 포함한다.And control means for controlling the first to fourth storage means.
이러한 기술적 과제를 달성하기 위한 본 발명의 다른 특징에 따른 ATM셀 타이머 장치는, ATM cell timer device according to another aspect of the present invention for achieving the above technical problem,
AAL2타입 ATM셀 전송 시 서비스 질을 보장하기 위한 타이머 장치로서,As a timer device to guarantee the quality of service when transmitting AAL2 type ATM cell,
외부 입력의 정합 역할을 하는 입력선입선출메모리(FIFO), First-in, first-out (FIFO), which serves as a match for external inputs,
각 정보를 저장 및 맵핑하여 해당 카운터를 동작시키는 기능을 하는 내용 주소화 메모리(CAM : Content Addressable Memory), Content Addressable Memory (CAM) which stores and maps each information and operates the counter.
해당 내용 주소화 메모리와 1:1로 연결되어 동작 후 임계값이 되었을 경우 신호를 출력하는 타이머 카운터, Timer counter that outputs a signal when it reaches the threshold after operation connected 1: 1 with the corresponding addressing memory.
카운터의 임계값이 되었을 경우 저장되어 있던 외부로 출력과 정합 기능을 하는 출력선입선출메모리, Output first-in, first-out memory that functions to match output to externally stored when the threshold value of the counter is reached.
내용 주소화 메모리의 여유가 없을 경우 입력된 새로운 정보의 유실을 방지하기 위한 피드백선입선출 메모리, 및 First-in, first-out memory to prevent loss of new information entered when there is no space in the content addressing memory, and
상기 각 메모리들을 제어하는 제어부를 포함한다.It includes a control unit for controlling each of the memories.
상기 내용 주소화 메모리(CAM)는 기억된 데이터의 내용에 의하여 그 위치에 접근 할 수 있는 기억 장치이며, 병렬 검색이 가능하고 검색이 전체 워드 또는 일부만 가지고도 시행할 수 있으며, 저장 능력과 외부 인자의 내용을 비교하기 위해 논리 회로를 가지고 있는 메모리를 의미하며 해당영역과 카운터가 1:1 대응 되었다.The content addressable memory (CAM) is a storage device that can access its location by the content of the stored data, and it is possible to perform a parallel search, and the search can be performed even with a whole word or a part, and the storage capacity and external factors It means the memory with logic circuit to compare the contents of the corresponding area.
본 발명에서는 상기 내용 주소화 메모리, 선입선출메모리 및 카운터를 적절히 사용하며, FPGA(Field-Programmable Gate Array)나 ASIC(Application-Specific Integrated Circuit)으로 구현될 수 있으며, 채널 수 증가에 따른 시스템 확장시에 채널관리부의 수정 없이 내용 주소화 메모리나 선입선출메모리의 확장만으로 가능하다.In the present invention, the content addressing memory, the first-in, first-out memory, and the counter may be appropriately used, and may be implemented as a field-programmable gate array (FPGA) or an application-specific integrated circuit (ASIC). It is possible to expand the content addressing memory or the first-in, first-out memory without modifying the channel management unit.
이러한 기술적 과제를 달성하기 위한 본 발명의 하나의 특징에 따른 ATM셀 타이머 장치의 제어방법은, The control method of the ATM cell timer device according to an aspect of the present invention for achieving the technical problem,
이러한 본 발명을 이 분야의 통상의 지식을 가진자가 용이하게 실시할 수 있도록 첨부된 도면을 참조하여 실시예에 관하여 설명하면 다음과 같다.When the present invention will be described with reference to the accompanying drawings so that those skilled in the art can be easily carried out as follows.
도4는 본 발명의 실시예에 따른 기지국/제어국 정합장치의 구성도이다.4 is a block diagram of a base station / control station matching device according to an embodiment of the present invention.
도4를 참조하면, 기지국/제어국 정합장치는, 채널카드(102)와 정합하는 셀입력부(313), 채널카드(102)에서 입력된 다양한 채널들을 AAL2타입의 ATM셀로 변형하여 관리하는 채널관리부(314); 상기 채널 관리부에서 일정 타입의 ATM 셀로 변환되지 못하는 데이터를 저장하기 위한 메모리(312); 상기 메모리에 저장되는 데이터를 입력받아 카운팅을 하고, 임계값 도달 여부에 따라 데이터를 정합하여 출력하는 타이머(310); 입력된 ATM신호를 상기 제어국과의 T1/E1링크에 맞도록 펄스폭 변조신호로 바꾸어 주는 셀출력부(315); 각 기능부의 제어 및 베어러 설정에 관여하는 프로세서부(316)를 포함한다.Referring to FIG. 4, the base station / control station matching device includes a cell input unit 313 matching with the channel card 102 and a channel manager for transforming and managing various channels input from the channel card 102 into an AAL2 type ATM cell. 314; A memory 312 for storing data which cannot be converted into a certain type of ATM cell by the channel manager; A timer 310 which receives the data stored in the memory and counts the data and matches and outputs the data according to whether a threshold value is reached; A cell output unit 315 for converting the input ATM signal into a pulse width modulated signal to match the T1 / E1 link with the control station; It includes a processor unit 316 involved in control of each functional unit and bearer setup.
이러한 구성을 가진 기지국/제어국 정합장치의 동작에 대해 설명하면 다음과 같다.Referring to the operation of the base station / control station matching device having such a configuration is as follows.
상기 채널관리부(314)로 입력된 여러 채널의 셀은 AAL2타입 ATM셀로 변환되어 출력되는데, 만약 입력된 데이터가 AAL2 타입 ATM셀로 출력 조건을 만족시키지 못하면 각 채널에 해당되는 메모리(312)에 저장이 된다.The cells of the various channels inputted to the channel manager 314 are converted into AAL2 type ATM cells and outputted. If the input data does not satisfy the output condition as the AAL2 type ATM cells, they are stored in the memory 312 corresponding to each channel. do.
그리고 나서, 타이머(310)가 메모리(312)에 저장되는 데이터를 입력받아 카운팅을 하고, 임계값 도달 여부에 따라 데이터를 정합하여 출력한다.Then, the timer 310 receives the data stored in the memory 312 and counts the data, and matches and outputs the data according to whether the threshold is reached.
한편, 셀출력부(315)는 입력된 ATM신호를 상기 제어국과의 T1/E1링크에 맞도록 펄스폭 변조신호로 바꾸어 주며, 프로세서부(316)는 각 기능부의 제어 및 베어러 설정에 관여한다.On the other hand, the cell output unit 315 converts the input ATM signal into a pulse width modulated signal to match the T1 / E1 link with the control station, and the processor unit 316 is involved in the control and bearer setup of each functional unit. .
이러한 과정에서 타이머(310)의 동작에 관해 상세하게 설명하면 다음과 같다.In this process, the operation of the timer 310 will be described in detail as follows.
도5는 본 발명에 따른 AAL2타입 ATM셀 타이머 장치(310)의 구성도이다.5 is a block diagram of an AAL2 type ATM cell timer device 310 according to the present invention.
도5를 참조하면, 본 발명에 따른 AAL2타입 ATM셀 타이머 장치는, Referring to Figure 5, AAL2 type ATM cell timer device according to the present invention,
AAL2타입 ATM셀로 출력되지 못하고 메모리(312)에 저장되는 데이터의 정보를 입력으로 하는 입력 선입선출메모리(300)와, 상기 입력 정보가 기존 정보 유무에 따라 저장 또는 카운터 동작을 하도록 하는 타이머 내용 주소화 메모리(CAM)(301)와, 타이머 내용 주소화 메모리 설정에 따라 동작이 되는 타이머 카운터(302)와, 출력 정합 기능을 하는 출력 선입선출메모리(303)와, 내용 주소화 메모리의 용량을 고려하여 입력된 정보의 손실을 방지하기 위한 피드백 선입선출메모리(304)와 각 메모리와 정보를 제어하는 제어부(305)를 포함한다.An input first-in first-out memory 300 that inputs information of data stored in the memory 312 without being output to an AAL2 type ATM cell, and a timer content addressing to allow the input information to be stored or countered depending on whether there is existing information. Memory (CAM) 301, a timer counter 302 that operates according to the timer content addressing memory setting, an output first-in first-out memory 303 that performs an output matching function, and the contents addressing memory in consideration of A feedback first-in first-out memory 304 for preventing the loss of input information and a control unit 305 for controlling each memory and information are included.
입력 및 출력 정합을 선입선출메모리를 사용함으로써, 정합이 간단해 지며 외부 입력 정보 속도와 정보를 이용한 내부 처리 속도가 상이하더라도 어느 정도 안정적으로 동작 가능하게 된다.By using the first-in, first-out memory for input and output matching, the matching becomes simple and stable operation is possible even if the external input information speed and the internal processing speed using the information are different.
입력 선입선출메모리(300)는 입력되는 ATM정보를 저장하며 내부 처리가 가능할 경우 정보가 출력이 된다.The input first-in first-out memory 300 stores the input ATM information, and the information is output when the internal processing is possible.
타이머 내용 주소화 메모리(301)는 입력되는 정보와 기존 저장되어 있는 정보와 비교하여 일치가 되었을 경우 해당 카운터를 초기화 한 후 카운터를 다시 동작시키며, 만약 해당 정보가 저장되어 있지 않으면 임의의 위치에 입력 정보를 저장하고 해당 카운터를 동작시키도록 한다. 해당 카운터가 임계값에 도달하여 신호를 주면 그 신호에 의하여 저장되어 있는 정보를 제어부(305)에 출력하는 기능을 한다.When the timer content addressing memory 301 compares the input information with previously stored information and initializes the counter, it operates the counter again. If the corresponding information is not stored, the timer content addressing memory 301 is inputted in an arbitrary position. Save the information and run the counter. When the counter reaches a threshold and gives a signal, the counter outputs the information stored by the signal to the controller 305.
타이머 카운터(302)는 상기 타이머 내용 주소화 메모리(301) 영역과 연결되어 있으며 정보입력 신호에 의하여 카운터가 동작되며, 설정가능 한 임계값에 도달할 경우 해당 타이머 내용 주소화 메모리(301)에 신호를 출력하고 멈춘다. 타이머 카운트(302) 동작 중에 초기화 신호가 들어오면 초기화가 되고 다시 카운트(302)가 임계값까지 진행된다.The timer counter 302 is connected to the area of the timer content addressing memory 301 and the counter is operated by an information input signal, and when the settable threshold value is reached, the timer counter 302 signals the corresponding timer content addressing memory 301. Output and stop. When the initialization signal is input during the operation of the timer count 302, the initialization is initiated, and the count 302 advances to the threshold value again.
피드백 선입선출메모리(304)는 타이머 내용 주소화 메모리(301)의 용량이 넘었을 경우 더 이상 저장이 될 수 없을 때 입력된 정보의 유실을 방지하기 위하여 타이머 내용 주소화 메모리(301)에 저장 될 영역이 나올 때까지 입력된 정보를 저장하는 기능을 한다.The feedback first-in, first-out memory 304 may be stored in the timer content addressing memory 301 to prevent the loss of input information when the capacity of the timer content addressing memory 301 cannot be stored any more. It saves the inputted information until the area comes out.
출력 선입선출메모리(303)는 출력될 정보가 있음을 외부에 알리며, 외부의 동작에 의하여 정보가 출력된다.The output first-in first-out memory 303 notifies the outside that there is information to be output, and outputs the information by an external operation.
제어부(305)는 상기의 메모리들을 제어하는 역할을 한다. 입력 선입선출메모리(300)에 정보가 있고 피드백 선입선출메모리(304)에 정보가 없으면 입력 선입선출메모리(300)의 정보를 출력하여 타이머 내용 주소화 메모리(301)에 입력으로 전달하는 역할을 하며, 만약 타이머 내용 주소화 메모리(301)에 저장될 영역이 없으면 입력된 정보를 피드백 선입선출메모리(304)에 저장하게 된다. 입력 선입선출메모리(300)와 피드백 선입선출메모리(304)에 모두 정보가 있을 경우, 번갈아 가면서 정보를 출력하게 된다.The controller 305 controls the memories. If there is information in the input first-in first-out memory 300 and there is no information in the feedback first-in, first-out memory 304 serves to output the information of the input first-in first-out memory 300 to the timer content addressing memory 301 as input. If there is no area to be stored in the timer content addressing memory 301, the input information is stored in the feedback first-in, first-out memory 304. When there is information in both the input first-in first-out memory 300 and the feedback first-in first-out memory 304, the information is alternately output.
이때, 타이머 내용 주소화 메모리(301)에 저장될 영역이 없으면 입력된 정보는 피드백 선입선출메모리(304)에 저장된다. 임계값이 된 후 타이머 내용 주소화 메모리(301)에서 출력되는 정보는 출력 선입선출메모리(303)로 입력시키는 역할을 한다. At this time, if there is no area to be stored in the timer content addressing memory 301, the inputted information is stored in the feedback first-in first-out memory 304. After the threshold is reached, information output from the timer content addressing memory 301 serves to input the output first-in first-out memory 303.
AAL2 타이머의 메모리에 더 이상 입력 정보를 받을 수 없을 경우 채널관리부나 프로세서부로 인터럽트 신호를 주는 기능이 있다.When the AAL2 timer can no longer receive the input information, it has a function to give an interrupt signal to the channel manager or processor.
그러면, 이러한 구성을 가진 이 발명의 실시예에 따른 ATM셀 타이머 장치의 동작에 대해 설명하기로 한다.Next, the operation of the ATM cell timer device according to the embodiment of the present invention having such a configuration will be described.
도6은 본 발명에 따른 AAL2타입 ATM셀 타이머 장치(300)의 정보 처리과정을 나타낸 상세 흐름도이다.6 is a detailed flowchart illustrating the information processing of the AAL2 type ATM cell timer device 300 according to the present invention.
도6을 참조하면, AAL2 타이머 제어부(305)에서는 정보 처리 가능 여부와 타이머 내용 주소화 메모리 영역이 있을 경우 입력 선입선출메모리(300)에서 정보를 받아 타이머 내용 주소화 메모리에 정보를 입력시킨다(S400). Referring to FIG. 6, the AAL2 timer controller 305 receives the information from the input first-in-first-out memory 300 and inputs the information into the timer content addressing memory when there is information processing and whether there is a timer content addressing memory area (S400). ).
이때, 정보는 AAL2셀이 저장된 외부 메모리의 주소와 외부 메모리에 저장된 데이터 길이 및 VPI/VCI/CID 등이 될 수 있으며 사용자에 의하여 조정 될 수 있다(S401).In this case, the information may be the address of the external memory in which the AAL2 cell is stored, the data length stored in the external memory, the VPI / VCI / CID, and the like, and may be adjusted by the user (S401).
그리고 나서, 입력된 정보가 타이머 내용 주소화 메모리에 있을 경우 해당 카운터를 초기화시키고(S404) 해당 카운터를 동작시키며(S405), 만약 입력된 정보가 타이머 내용 주소화 메모리에 없을 경우(S402) 입력된 정보를 임의의 위치에 저장되고(S403), 해당 카운터가 동작하게 된다(S405). Then, when the input information is in the timer content addressing memory, the counter is initialized (S404) and the counter is operated (S405). If the input information is not in the timer content addressing memory (S402) The information is stored at an arbitrary position (S403), and the counter is operated (S405).
카운터의 임계값까지 해당 주소화 메모리에 입력이 되지 않으면(S406) 계속해서 카운터는 동작하게 되고, 임계값이 되었을 경우 해당 주소화 메모리에 신호를 주어 저장된 정보를 출력하도록 한다(S408).If the threshold value of the counter is not input to the corresponding addressing memory (S406), the counter continues to operate. If the threshold value is reached, a signal is sent to the addressing memory to output the stored information (S408).
이와 같은 본원 발명의 실시예는 다양한 변형이 가능하며, 상기 구성요소는 소프트웨어 또는 하드웨어적으로 구성될 수 있다. Such embodiments of the present invention may be variously modified, and the components may be configured in software or hardware.
이상에서와 같이, 본 발명의 실시예는, 기지국/제어국 정합부(103)에 AAL2 타이머(300) 장치를 두어, 임의 채널에 대한 모든 채널에 카운터를 둠으로써 시스템이 방대해 지거나, 프로세서에서 타이머 기능을 부가하여 프로세서에 과부하를 주고 라인 정합의 성능을 떨어뜨리는 단점을 극복하고, AAL2타입 ATM셀의 서비스질을 보장하고, 다른 AAL2타입 ATM셀을 이용하는 어디에나 쉽게 적용할 수 있어 유연성 있는 시스템을 구현 할 수 있는 효과가 있다.As described above, in the embodiment of the present invention, the AAL2 timer 300 device is placed in the base station / control station matching unit 103, and the system is enormous by placing a counter on all channels for any channel, or the timer in the processor. Adds functionality to overcome the disadvantages of overloading the processor and degrading the performance of line matching, guarantees the service quality of AAL2 type ATM cells, and can be easily applied anywhere using other AAL2 type ATM cells, resulting in a flexible system. It can work.
도1은 일반적인 무선통신 시스템을 설명하기 위한 간단한 구성 예시도.1 is a simple configuration example for explaining a general wireless communication system.
도2는 일반적인 AAL2타입 ATM셀 구조를 나타낸 설명도.2 is an explanatory diagram showing a general AAL2 type ATM cell structure.
도3은 일반적인 무선통신 시스템 기지국의 기지국/제어국 정합부(103)의 일실시예 상세 구성도.3 is a detailed configuration diagram of an embodiment of a base station / control station matching unit 103 of a general wireless communication system base station.
도4는 본 발명의 실시예에 따른 기지국과 제어국간의 정합장치의 상세 구성도.4 is a detailed configuration diagram of a matching device between a base station and a control station according to an embodiment of the present invention.
도5는 본 발명의 실시예에 따른 QoS보장을 위한 AAL2타입 ATM셀 타이머 장치의 구성도.5 is a block diagram of an AAL2 type ATM cell timer device for QoS guarantee according to an embodiment of the present invention.
도6은 본 발명에 따른QoS보장을 위한 AAL2타입 ATM셀 타이머 장치(300)의 동작 흐름도.6 is an operation flowchart of an AAL2 type ATM cell timer device 300 for QoS guarantees according to the present invention.
*도면 주요 부분에 대한 간단한 설명** Brief description of the main parts of the drawing *
310: 타이머 301: 타이머 내용 주소화 메모리310: timer 301: timer contents addressing memory
302: 타이머 카운터 300: 입력 선입선출메모리302: timer counter 300: input first-in first-out memory
305: 제어부 303: 출력 선입선출메모리305: control unit 303: output first-in first-out memory
304: 피드백 선입선출메모리 304: first-in, first-out memory
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0078258A KR100502610B1 (en) | 2002-12-10 | 2002-12-10 | ATM cell timer device, control method and conjunction device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0078258A KR100502610B1 (en) | 2002-12-10 | 2002-12-10 | ATM cell timer device, control method and conjunction device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040050424A KR20040050424A (en) | 2004-06-16 |
KR100502610B1 true KR100502610B1 (en) | 2005-07-20 |
Family
ID=37344622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0078258A KR100502610B1 (en) | 2002-12-10 | 2002-12-10 | ATM cell timer device, control method and conjunction device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100502610B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020088587A (en) * | 2001-05-18 | 2002-11-29 | 엘지전자 주식회사 | Timer circuit in aal2 protocol service logic |
-
2002
- 2002-12-10 KR KR10-2002-0078258A patent/KR100502610B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020088587A (en) * | 2001-05-18 | 2002-11-29 | 엘지전자 주식회사 | Timer circuit in aal2 protocol service logic |
Also Published As
Publication number | Publication date |
---|---|
KR20040050424A (en) | 2004-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5625625A (en) | Method and apparatus for partitioning data load and unload functions within an interface system for use with an asynchronous transfer mode system | |
EP1131923B1 (en) | Multi-protocol conversion assistance method and system for a network accelerator | |
JP3819484B2 (en) | Apparatus and method for packetizing and segmenting MPEG packets | |
US6064649A (en) | Network interface card for wireless asynchronous transfer mode networks | |
US7606151B2 (en) | Power reduction in switch architectures | |
EP0691769A1 (en) | Voice circuit emulation system in a packet switching network | |
US5930525A (en) | Method and apparatus for network interface fetching initial and data burst blocks and segmenting blocks and scheduling blocks compatible for transmission over multiple virtual circuits | |
US6678279B1 (en) | System and method to implement a packet switch buffer for unicast and multicast data | |
US6477146B1 (en) | Usage parameter control device for asynchronous transfer mode system | |
WO1995014269A1 (en) | A high-performance host interface for networks carrying connectionless traffic | |
KR100502610B1 (en) | ATM cell timer device, control method and conjunction device | |
JP3801563B2 (en) | Method and circuit for forming ATM cells | |
US6466542B1 (en) | Multiple phase time counter for use in a usage parameter control device for an asynchronous transfer mode system | |
US8352571B2 (en) | Apparatus and method for data transmission | |
US6529512B1 (en) | Statistical method of data compression and decompression | |
US6603768B1 (en) | Multi-protocol conversion assistance method and system for a network accelerator | |
EP0674825B1 (en) | Device for the conversion of data blocks, frame structured, into atm cells and vice versa | |
KR100332938B1 (en) | Device and method of multiplexing atm cells | |
US20020085525A1 (en) | Wireless transmission system | |
KR100411886B1 (en) | Apparatus for ATM Adaptation Layer Type conversion of wireless communication base station | |
KR20010063845A (en) | A Virtual Channel Merge Apparatus MutiProtocol Label Switch System | |
US20080002577A1 (en) | Efficient allocation of shapers | |
JPH11146019A (en) | Data transfer device | |
JP2003092590A (en) | Radio transmitter | |
JP2001339398A (en) | Scheduling circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |