KR100501745B1 - Arbiter method of bus requested by dual ethernet controller - Google Patents
Arbiter method of bus requested by dual ethernet controller Download PDFInfo
- Publication number
- KR100501745B1 KR100501745B1 KR10-2003-0036065A KR20030036065A KR100501745B1 KR 100501745 B1 KR100501745 B1 KR 100501745B1 KR 20030036065 A KR20030036065 A KR 20030036065A KR 100501745 B1 KR100501745 B1 KR 100501745B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- ethernet controller
- ethernet
- dual
- arbiter
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000013475 authorization Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2854—Wide area networks, e.g. public data networks
- H04L12/2856—Access arrangements, e.g. Internet access
- H04L12/2869—Operational details of access network equipments
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Abstract
본 발명은 듀얼 이더넷 컨트롤러에서 요구한 버스의 중재방법에 관한 것으로서, 더 상세하게는 마스터와 슬레이브로 구성되는 듀얼 이더넷 컨트롤러에 데이터버스 중재를 위한 전용 아비터를 구현하여 데이터 버스를 독점적으로 점유하는 문제를 해결할 수 있는 데이터버스의 중재방법에 관한 것이다.The present invention relates to a bus arbitration method required by a dual Ethernet controller, and more particularly, to implement a dedicated arbiter for data bus arbitration in a dual Ethernet controller consisting of a master and a slave, thereby exclusively occupying the data bus. The media bus arbitration method that can be solved.
본 발명의 버스 중재방법은, 마스터와 슬레이브 2개의 이더넷 컨트롤러로 구성되는 듀얼 이더넷 컨트롤러를 내장한 칩이나 시스템에서 버스(Bus)를 중재하는 방법에 있어서;Bus arbitration method of the present invention is a method for arbitrating a bus (Bus) in a chip or system with a built-in dual Ethernet controller consisting of a master and slave two Ethernet controller;
상기 듀얼 이더넷 컨트롤러의 버스를 중재하는 전용 듀얼 이더넷 아비터(Arbiter)를 구비하여, 마스터나 슬레이브 이더넷 컨트롤러에서 버스 요구(Request)가 동시에 있을 경우, 상기 듀얼 이더넷 아비터에서 이전에 권리부여 신호(GRANT Signal)를 받지 못한 쪽의 이더넷 컨트롤러에 권리부여 신호를 전달하고, 상기 버스 리퀘스트한 이더넷 컨트롤러가 하나일 경우, 리퀘스트한 이더넷 컨트롤러에 권리부여 신호(GRANT Signal)를 전달함을 특징으로 한다.A dedicated dual ethernet arbiter for arbitrating the bus of the dual ethernet controller is provided. When a bus request is simultaneously received from a master or slave ethernet controller, the dual ethernet arbiter previously grants a GRANT signal. Delivering a right signal to the Ethernet controller that has not received, and if the bus requested Ethernet controller is one, it transmits a grant signal (GRANT Signal) to the requested Ethernet controller.
Description
본 발명은 듀얼 이더넷 컨트롤러에서 요구한 버스의 중재방법에 관한 것으로서, 더 상세하게는 마스터와 슬레이브로 구성되는 듀얼 이더넷 컨트롤러에 데이터버스 중재를 위한 전용 아비터를 구현하여 데이터 버스를 독점적으로 점유하는 문제를 해결할 수 있는 데이터버스의 중재방법에 관한 것이다.The present invention relates to a bus arbitration method required by a dual Ethernet controller, and more particularly, to implement a dedicated arbiter for data bus arbitration in a dual Ethernet controller consisting of a master and a slave, thereby exclusively occupying the data bus. The media bus arbitration method that can be solved.
최근 인터넷 사용자들이 증가하면서 인터넷 응용 제품들이 많이 출시되고 있다.Recently, with the increase of Internet users, a lot of Internet application products are released.
그러나 인터넷 사용자들의 증가는 IP 부족현상을 더욱 증가시키게 되었다.However, the increase in Internet users has increased the shortage of IP.
그래서 IP 부족현상을 피하기 위하여 NAT(Network Address Translation)이라는 방법을 사용하게 된다.Therefore, to avoid IP shortage, NAT (Network Address Translation) is used.
최근 이 NAT를 지원하기 위해 듀얼 이더넷 컨트롤러(Dual Ethernet Controller)를 내장한 프로세서들이 많이 출시되고 있다.Recently, many processors with a dual Ethernet controller have been introduced to support the NAT.
이때 듀얼 이더넷 컨트롤러의 성능을 향상 시키기 위하여 마스터와 슬레이브, 각각의 이더넷 컨트롤러에 고속의 전용 DMA(Direct Memory Access)를 사용하게 된다.In order to improve the performance of dual Ethernet controllers, high-speed dedicated direct memory access (DMA) is used for the master, slave, and each Ethernet controller.
이를 첨부된 도면 도 1을 참고로 설명하면 다음과 같다.This will be described with reference to the accompanying drawings, Figure 1 as follows.
도 1은 종래 버스 중재방법을 설명하기 위한 듀얼 이더넷 컨트롤러를 구비한 프로세서의 일부 구성도이다.1 is a partial configuration diagram of a processor having a dual Ethernet controller for explaining a conventional bus arbitration method.
도시된 바와 같이, 종래의 방식은 마스터 이더넷 컨트롤러(1)와 슬레이브 이더넷 컨트롤러(2)로 구성되는 듀얼 이더넷 컨트롤러(1,2)에 대한 버스 중재를 시스템 아비터(System Arbiter,(4))에서 하도록 구성된다.As shown, the conventional approach is to allow bus arbitration at the System Arbiter (4) for dual Ethernet controllers (1,2) consisting of a master Ethernet controller (1) and a slave Ethernet controller (2). It is composed.
이는 듀얼 이더넷 컨트롤러(1,2)중 마스터 이더넷 컨트롤러(1)에서 데이터 전송을 요구할 때, 마스터 이더넷은 버스 리퀘스트(Bus Request)하여 시스템 아비터(4)가 마스터 이더넷 컨트롤러(1)에 권리부여(GRANT) 신호를 주어 동작하게 된다.When the master Ethernet controller 1 of the dual Ethernet controllers 1 and 2 requests data transmission, the master Ethernet requests a bus request so that the system arbiter 4 grants the master Ethernet controller 1 GRANT. ) To give a signal.
슬레이브 이더넷 컨트롤러(2) 역시 마스터 이더넷 동작 방식과 동일하게 동작하게 된다.The slave Ethernet controller 2 also operates in the same manner as the master Ethernet operation method.
미설명 부호 1a, 2a는 각 이더넷 컨트롤러의 성능을 향상시키기 위한 DMA이고, 5는 데이터 메모리이다.Reference numerals 1a and 2a denote DMAs for improving the performance of each Ethernet controller, and 5 denotes data memory.
종전의 방식은 두개의 마스터와 슬레이브 이더넷 컨트롤러(1,2)가 각각 독립적으로 동작되게 되어있기 때문에 마스터 이터넷과 슬레이브 이더넷이 동시에 버스를 사용하기 위하여 버스 리퀘스트하게 될 경우, 시스템 아비터(4)는 고정된 우선순위 방식에 따라 우선순위가 높은 이더넛 컨트롤러 쪽에 버스 권리부여 신호를 주게 된다.The conventional method is that the two master and slave Ethernet controllers (1, 2) are operated independently of each other, so that the system arbiter 4 is fixed when the master ethernet and the slave Ethernet are bus requests to use the bus at the same time. According to the prioritized scheme, the bus authorization signal is sent to the higher priority Ethernet controller.
이런 경우, 우선순위가 낮은 쪽의 이더넷 컨트롤러는 우선순위가 높은 쪽의 이더넷 컨트롤러에 밀려 데이터 전송이 지연이 될 수 있고 이는 경우에 따라서는 언더런(Under Run) 현상을 발생시켜 데이터 전송 오류에 의해 재전송을 해야 하는 문제점이 있었고 이에 의해 성능면에서 손실이 발생할 수 있다.In this case, the lower priority Ethernet controller is pushed by the higher priority Ethernet controller, which can delay data transmission. In some cases, an Under Run phenomenon may occur, causing retransmission due to a data transmission error. There was a problem that could cause a loss in performance.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 데이터 버스를 독점적으로 점유하는 문제를 피할 수 있고, 패킷 손상과 재전송에 대한 시스템 성능 저하를 막을 수 있는 듀얼 이더넷 컨트롤러에서 요구한 버스의 중재방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object of the present invention is to avoid a problem of exclusively occupying a data bus, and to provide a dual ethernet controller capable of preventing system damage to packet corruption and retransmission. To provide an arbitration method for a bus.
본 발명의 다른 목적은 이더넷 패킷에 대하여 전송에 대한 우선순위를 적용할 수 있으므로 QoS 등의 개념적 활용이 높아 질 수 있고 듀얼 이더넷에 전용 아비터를 두고 있으므로 시스템 아비터의 구현이 간단해 질 수 있는 듀얼 이더넷 컨트롤러에서 요구한 버스의 중재방법을 제공하는데 있다.Another object of the present invention can be applied to the priority of the transmission to the Ethernet packet, the conceptual utilization of the QoS, etc. can be increased, and the dual Ethernet that can simplify the implementation of the system arbiter because the dedicated arbiter in the dual Ethernet It is to provide mediation method of bus requested by controller.
상술한 목적을 달성하기 위하여 본 발명은 마스터와 슬레이브 2개의 이더넷 컨트롤러로 구성되는 듀얼 이더넷 컨트롤러를 내장한 칩이나 시스템에서 버스(Bus)를 중재하는 방법에 있어서;In order to achieve the above object, the present invention provides a method for arbitrating a bus (Bus) in a chip or system having a dual Ethernet controller consisting of a master and a slave two Ethernet controller;
상기 듀얼 이더넷 컨트롤러의 버스를 중재하는 전용 듀얼 이더넷 아비터를 구비하여, 마스터나 슬레이브 이더넷 컨트롤러에서 버스 요구(Request)가 동시에 있을 경우, 상기 듀얼 이더넷 아비터에서 이전에 권리부여 신호(GRANT Signal)를 받지 못한 쪽의 이더넷 컨트롤러에 권리부여 신호를 전달하고, 상기 버스 리퀘스트한 이더넷 컨트롤러가 하나일 경우, 리퀘스트한 이더넷 컨트롤러에 권리부여 신호(GRANT Signal)를 전달함을 특징으로 하는 듀얼 이더넷 컨트롤러에서 요구한 버스의 중재방법을 제공하고자 한다.It is equipped with a dedicated dual Ethernet arbiter that arbitrates the bus of the dual Ethernet controller, and when a bus request is simultaneously received from a master or slave Ethernet controller, the dual Ethernet arbiter has not previously received a GRANT signal. It transmits an entitlement signal to the Ethernet controller on the other side, and when there is only one Ethernet controller requested for the bus, it transmits a grant signal to the requested Ethernet controller. To provide a method of arbitration.
이하 본 발명의 실시예에 대하여 첨부된 도면을 참고로 그 구성 및 작용을 설명하기로 한다.Hereinafter, the configuration and operation of the present invention will be described with reference to the accompanying drawings.
본 발명은 종래 듀얼 이더넷 컨트롤러를 사용할 경우, 시스템 아비터만으로 버스 사용에 대한 중재를 하여, 한 쪽의 이더넷 컨트롤러만 독점적으로 버스를 사용할 수 있는 문제를 막기 위한 것이다.The present invention is to prevent the problem that only one Ethernet controller can exclusively use the bus by arbitrating the bus using only the system arbiter when using the conventional dual Ethernet controller.
도 2는 본 발명에 따른 버스 중재방법을 설명하기 위한 듀얼 이더넷 컨트롤러를 구비한 프로세서의 일부 구성도이다.2 is a block diagram of a processor including a dual Ethernet controller for explaining a bus arbitration method according to the present invention.
도시된 바와 같이 마스터와 슬레이브 이더넷 컨트롤러(10,20)에 대한 버스 중재를 시스템 아비터(40)에서 담당하지 않고 듀얼 이더넷 아비터(30)에서 담당하도록 구성된다.As shown, bus arbitration for the master and slave Ethernet controllers 10 and 20 is configured in dual Ethernet arbiter 30 rather than in system arbiter 40.
미설명 부호 12,22는 DMA이고 50은 데이터 메모리이다.Reference numerals 12 and 22 denote DMAs and 50 denotes data memories.
마스터 이더넷 컨트롤러(10)나 슬레이브 이더넷 컨트롤러(20)의 버스 요구(Request)가 있을 경우, 듀얼 이더넷 아비터(30)는 상기 마스터/슬레이브 이더넷 컨트롤러(10,20)의 버스 리퀘스트 신호(Bus Request Signal)을 시스템 아비터(40)에 전달한다.When there is a bus request of the master Ethernet controller 10 or the slave Ethernet controller 20, the dual Ethernet arbiter 30 receives a bus request signal of the master / slave Ethernet controller 10, 20. To the system arbiter 40.
상기 시스템 아비터(40)는 입력된 리퀘스트 신호에 대하여 권리부여 신호(GRANT Signal)을 듀얼 이더넷 아비터(30)에 전달한다.The system arbiter 40 transmits a GRANT signal to the dual Ethernet arbiter 30 with respect to the input request signal.
이때 듀얼 이더넷 아비터(30)는 버스 리퀘스트한 이더넷 컨트롤러가 하나일 경우, 리퀘스트한 이더넷 컨트롤러에 권리부여 신호(GRANT Signal)를 전달하고, 동시에 요구하여 버스 리퀘스트한 이더넷 컨트롤러가 둘일 경우, 이전에 권리부여 신호를 받지 못한 이더넷 컨트롤러에 권리부여 신호를 전달한다.In this case, the dual Ethernet arbiter 30 transmits a GRANT signal to the requested Ethernet controller when there is only one bus-requested Ethernet controller, and at the same time, when there are two bus-requested Ethernet controllers, grants previously. Deliver entitlement signals to unreceived Ethernet controllers.
이와 같이 하여 하나의 이더넷 컨트롤러에서 독점적으로 버스를 점유하는 것을 방지한다.This prevents the occupying of the bus exclusively from one Ethernet controller.
또한 상기 각 이더넷 컨트롤러(10,20)는 버스 리퀘스트에 대하여 연속적으로 버스 리퀘스트를 하지 않고 시간 간격(Interval)을 갖을 수 있도록 하여 지속적인 버스 리퀘스트를 피할 수 있도록 한다.In addition, each of the Ethernet controllers 10 and 20 can have a time interval (Interval) without a bus request to the bus request continuously to avoid the continuous bus request.
또한 버스 리퀘스트 시간 간격을 조절할 수 있도록 하여 마스터 이더넷이거나 슬레이브 이더넷에 관계없이 데이터 전송이 빈번히 발생할 수 있는 이더넷 컨트롤러에 버스 리퀘스트 시간을 조절할 수 있도록 한다.It also allows you to adjust the bus request time interval, allowing you to adjust the bus request time to an Ethernet controller where data transfer can occur frequently, regardless of whether it is a master or slave ethernet.
이상에서와 같이 듀얼 이더넷 컨트롤러(10,20)의 버스를 중재할 수 있는 듀얼 이더넷 아비터(30)를 구비하고 상기 듀얼 이더넷 아비터로 하여금 버스 리퀘스트한 이더넷 컨트롤러가 둘일 경우, 이전에 권리부여 신호를 받지 못한 이더넷 컨트롤러에 권리부여 신호를 전달하게 함으로써 하나의 이더넷 컨트롤러에서 독점적으로 버스를 점유하는 것을 방지할 수 있다.As described above, when there are two Ethernet controllers having a dual Ethernet arbiter 30 capable of arbitrating the buses of the dual Ethernet controllers 10 and 20 and the dual Ethernet arbiter has bus requests, the previous authorization signal is received. By passing entitlement signals to failed Ethernet controllers, you can avoid occupying the bus exclusively on one Ethernet controller.
이상에서 살펴본 바와 같이 본 발명에 의하면, 데이터 버스를 독점적으로 점유하는 문제를 피할 수 있으며, 패킷 손상과 재전송에 대한 시스템 성능 저하를 막을 수 있다.As described above, according to the present invention, the problem of exclusively occupying the data bus can be avoided, and the system performance against packet damage and retransmission can be prevented.
또한 이더넷 패킷에 대하여 전송에 대한 우선순위를 적용할 수 있으므로 QoS 등의 개념적 활용이 높아 질 수 있다.In addition, since the priority of transmission can be applied to the Ethernet packet, conceptual utilization such as QoS can be enhanced.
또한 듀얼 이더넷에 전용 아비터를 구비하고 있으므로 시스템 아비터의 구현을 간단히 할 수 있다.Dual Ethernet has a dedicated arbiter, simplifying the implementation of the system arbiter.
도 1은 종래 버스 중재방법을 설명하기 위한 듀얼 이더넷 컨트롤러를 구비한 프로세서의 일부 구성도이다.1 is a partial configuration diagram of a processor having a dual Ethernet controller for explaining a conventional bus arbitration method.
도 2는 본 발명에 따른 버스 중재방법을 설명하기 위한 듀얼 이더넷 컨트롤러를 구비한 프로세서의 일부 구성도이다.2 is a block diagram of a processor including a dual Ethernet controller for explaining a bus arbitration method according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10 : 마스터 이더넷 컨트롤러 12 : DMA10: master Ethernet controller 12: DMA
20 : 슬레이브 이더넷 컨트롤러 22 : DMA20: slave Ethernet controller 22: DMA
30 : 듀얼 이더넷 아비터 40 : 시스템 아비터30: dual ethernet arbiter 40: system arbiter
50 : 데이터 메모리50: data memory
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0036065A KR100501745B1 (en) | 2003-06-04 | 2003-06-04 | Arbiter method of bus requested by dual ethernet controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0036065A KR100501745B1 (en) | 2003-06-04 | 2003-06-04 | Arbiter method of bus requested by dual ethernet controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040104818A KR20040104818A (en) | 2004-12-13 |
| KR100501745B1 true KR100501745B1 (en) | 2005-07-18 |
Family
ID=37380069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0036065A KR100501745B1 (en) | 2003-06-04 | 2003-06-04 | Arbiter method of bus requested by dual ethernet controller |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100501745B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101401616B1 (en) * | 2008-05-15 | 2014-06-02 | 주식회사 서보산전 | Slave Control System based on EtherCAT Communication |
-
2003
- 2003-06-04 KR KR10-2003-0036065A patent/KR100501745B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040104818A (en) | 2004-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100368948B1 (en) | Enhanced bus arbiter utilizing variable priority and fairness | |
| KR101720134B1 (en) | Bus bridge apparatus | |
| US7689732B2 (en) | Method for improving flexibility of arbitration of direct memory access (DMA) engines requesting access to shared DMA channels | |
| US7225281B2 (en) | Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms | |
| JPH10293745A (en) | System and method for dynamically controlling bus | |
| JPH09218847A (en) | Method and device for reducing bus arbitration waiting time | |
| CN115454897A (en) | Method for improving arbitration mechanism of processor bus | |
| US6275890B1 (en) | Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration | |
| JPH08242250A (en) | Communication method and synchronous communication system | |
| US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
| KR20040010869A (en) | Method of controlling transmitting buffer and receiving buffer of network controller, and the network controller | |
| US6560664B1 (en) | Method and apparatus for translation lookaside buffers to access a common hardware page walker | |
| KR100501745B1 (en) | Arbiter method of bus requested by dual ethernet controller | |
| JP2004133942A (en) | Data bus system and inter-bus crossing accessing method | |
| US5915102A (en) | Common arbiter interface device with arbitration configuration for centralized common bus arbitration | |
| US6370593B1 (en) | Apparatus for multiplexing bus interfaces on a computer expansion | |
| KR100475438B1 (en) | Data bus system and method for performing cross-access between buses | |
| US6430637B1 (en) | Method for multiplexing bus interfaces on a computer expansion bus | |
| JP6036806B2 (en) | Bus access arbitration circuit and bus access arbitration method | |
| JP4097847B2 (en) | Bus bridge arbitration method | |
| WO2022267318A1 (en) | Multi-master-switch-type high-speed interconnection backplane bus, control method therefor, and processing system thereof | |
| KR20080044456A (en) | Bus interface device | |
| JP2632049B2 (en) | Multiprocessor system | |
| KR950009574B1 (en) | Memory access controller | |
| JP4477877B2 (en) | Communication bus system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120703 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |