KR100498541B1 - Liquid crystal display and fabrication method for thereof - Google Patents

Liquid crystal display and fabrication method for thereof Download PDF

Info

Publication number
KR100498541B1
KR100498541B1 KR10-2002-0032029A KR20020032029A KR100498541B1 KR 100498541 B1 KR100498541 B1 KR 100498541B1 KR 20020032029 A KR20020032029 A KR 20020032029A KR 100498541 B1 KR100498541 B1 KR 100498541B1
Authority
KR
South Korea
Prior art keywords
substrate
line
pixel electrode
tft
signal line
Prior art date
Application number
KR10-2002-0032029A
Other languages
Korean (ko)
Other versions
KR20030094752A (en
Inventor
김기홍
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0032029A priority Critical patent/KR100498541B1/en
Publication of KR20030094752A publication Critical patent/KR20030094752A/en
Application granted granted Critical
Publication of KR100498541B1 publication Critical patent/KR100498541B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136222Colour filters incorporated in the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 크로스토크(cross-talk)로 인한 영상화면의 왜곡이 적은 액정표시장치에 관한 것으로, 주사선과 신호선의 교차영역에 화소전극 및 TFT가 형성되고, 상기 신호선과 화소전극 사이에 보조 전극라인이 추가로 형성된 제 1기판과; 상기 제 1기판에 대향하며, 컬러필터층 및 대향전극이 형성된 제 2기판; 및 상기 제 1기판과 제 2기판 사이에 형성된 액정층; 을 포함하여 구성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device having a low distortion of an image screen due to cross-talk, wherein a pixel electrode and a TFT are formed at an intersection area of a scan line and a signal line, and an auxiliary electrode line is formed between the signal line and the pixel electrode. A first substrate further formed; A second substrate facing the first substrate and having a color filter layer and an opposite electrode formed thereon; And a liquid crystal layer formed between the first substrate and the second substrate. It is configured to include.

또한, 본 발명은 크로스토크로 인한 영상화면의 왜곡이 적은 액정표시장치의 제조방법에 관한 것으로, 액정표시장치용 제 1, 제 2기판을 마련하는 단계와; 상기 제 1기판 위에 서로 교차하는 주사선 및 신호선을 형성하고, 상기 교차영역에 TFT 및 화소전극을 형성하며, 상기 신호선과 화소전극 사이에 보조 전극라인을 추가로 형성하는 단계와; 상기 제 2기판 위에 상기 화소전극과 마주보는 대향전극 및 컬러필터층을 형성하는 단계; 및 상기 제 1기판과 제 2기판을 합착하여 두 기판 사이에 셀갭(cell gap)을 형성하는 단계; 를 포함하여 이루어진다.The present invention also relates to a method of manufacturing a liquid crystal display device with less distortion of an image screen due to crosstalk, comprising the steps of: preparing first and second substrates for a liquid crystal display device; Forming a scan line and a signal line crossing each other on the first substrate, forming a TFT and a pixel electrode in the cross region, and further forming an auxiliary electrode line between the signal line and the pixel electrode; Forming a counter electrode and a color filter layer facing the pixel electrode on the second substrate; And bonding the first substrate and the second substrate to form a cell gap between the two substrates. It is made, including.

Description

액정표시장치 및 그 제조방법{Liquid crystal display and fabrication method for thereof}Liquid crystal display and manufacturing method thereof

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 박막트랜지스터(Thin Film Transistor; 이하 'TFT')를 각 화소의 스위칭 소자로 사용하는 능동 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly, to an active liquid crystal display device using a thin film transistor (TFT) as a switching element of each pixel, and a method of manufacturing the same.

오늘날, 초고속 인터넷망과 같은 정보통신기술의 발달로 멀티미디어 사용환경을 구축하는 가정이 점차 늘어남에 따라 대량의 정보를 처리하고 이를 표시하는 디스플레이분야의 중요성이 커지고 있다. 특히, 멀티미디어 사용환경에 적합한 디스플레이 장치는 소형화, 경량화, 저소비전력화 등의 요건을 충족시켜야 하는데, 그 중 하나로써 액정표시장치가 최근에 주목 받고 있다.Today, as the assumption of building a multimedia environment for use with the development of information and communication technology such as high speed internet network is increasing, the importance of the display field for processing and displaying a large amount of information is increasing. In particular, a display device suitable for a multimedia use environment must satisfy the requirements of miniaturization, light weight, low power consumption, and the like, and one of them has recently attracted attention.

액정표시장치는 TFT 및 화소전극이 배열된 하판과, 상기 하판과 마주보며, 컬러필터(Color filter) 및 대향전극이 형성된 상판, 그리고 양 기판 사이에 주입되는 액정층을 포함하는 장치로서, 내부에 주입된 액정분자의 전기 광학적 성질을 이용한 디스플레이 장치이다. A liquid crystal display device includes a lower plate on which TFTs and pixel electrodes are arranged, a lower plate facing the lower plate, a top plate on which a color filter and a counter electrode are formed, and a liquid crystal layer injected between both substrates. It is a display device using the electro-optic properties of the injected liquid crystal molecules.

도 1은 종래의 액정표시장치의 하판에 형성된 화소부를 나타낸 도면이고, 도 2는 상기 도 1의 화소부에 대한 등가회로를 나타낸 도면이다.FIG. 1 is a view showing a pixel portion formed on a lower plate of a conventional liquid crystal display, and FIG. 2 is a view showing an equivalent circuit for the pixel portion of FIG.

도 1 및 도 2를 참조하면, 상기 기판에는 가로방향으로 복수의 주사선(gate line)(110)이 형성되고, 세로방향으로 복수의 신호선(data line)(120)이 형성되며, 상기 주사선(110)과 신호선(120)의 교차영역에 TFT(130) 및 화소전극(140)이 형성되어 각각의 화소(pixel)가 구성된다. (실질적으로, 130은 TFT의 '활성층(active area)'을 나타내지만 여기서는 '활성층을 포함한 TFT'를 지칭하는 것으로 정의하기로 한다)1 and 2, a plurality of gate lines 110 are formed in a horizontal direction, a plurality of data lines 120 are formed in a vertical direction, and the scan lines 110 are formed on the substrate. ) And the TFT 130 and the pixel electrode 140 are formed at the intersection of the signal line 120 and the signal line 120. (In practice, 130 represents the 'active area' of the TFT, but will be defined herein as referring to the TFT including the active layer.)

여기서, 상기 TFT(130)는 게이트(gate;G), 소오스(source;S), 드레인(drain;The TFT 130 may include a gate G, a source S, and a drain;

D) 단자를 가지는 반도체 소자로써, 게이트 단자는 주사선(110)에 연결되고, 소오스 단자는 신호선(120)에 연결되며, 드레인 단자는 화소(pixel)전극(140)에 연결된다. 이러한, TFT(130)는 게이트 단자에 인가되는 전압에 따라 소오스와 게이트를 온(on)/오프(off) 시켜 상기 드레인 단자에 연결된 화소전극(140)에 전하를 충전 또는 방전시키는 스위칭(switching)소자로 기능 한다.D) A semiconductor device having a terminal, the gate terminal of which is connected to the scan line 110, the source terminal of which is connected to the signal line 120, and the drain terminal of which is connected to the pixel electrode 140. The TFT 130 switches on and off the source and the gate according to the voltage applied to the gate terminal to charge or discharge the charge to the pixel electrode 140 connected to the drain terminal. Function as an element

그리고, 상기 화소전극(140)은 상판에 형성된 대향전극(미도시)과 함께 전계를 발생시키며, 이를 통해 그 사이에 위치한 액정분자의 배열을 변화시켜 상기 액정분자를 투과하는 광량을 제어함으로써 영상이 구현되도록 한다. 이때, 상기 화소전극(140)과 대향전극(미도시) 사이의 액정분자층에는 액정용량 즉, Clc 가 형성된다.In addition, the pixel electrode 140 generates an electric field together with the counter electrode (not shown) formed on the upper plate, thereby changing the arrangement of the liquid crystal molecules positioned therebetween, thereby controlling the amount of light passing through the liquid crystal molecules. To be implemented. In this case, a liquid crystal capacitor, that is, C lc is formed in the liquid crystal molecule layer between the pixel electrode 140 and the counter electrode (not shown).

한편, 상기 신호선(120a)과 화소전극(140) 사이에는 기생용량 즉, Cdp(Capacitance of data line to pixel)가 발생한다.Meanwhile, a parasitic capacitance, that is, a capacitance of data line to pixel (C dp ), is generated between the signal line 120a and the pixel electrode 140.

통상적으로, 신호선(120a)에 계조전압이 인가되는 경우 상기 Cdp에 의해 화소전극(140)의 전압(이하 '화소전압')이 변화된다. 이때 화소전압의 변화량은 Cdp가 클수록, 상기 신호선(120a)에 인가되는 계조전압의 변화량이 클수록 커진다. 이러한 현상으로 인해 Cdp가 커지면 크로스토크(cross-talk)가 발생하게 되는데, 이에 대해 좀더 자세히 설명하면 다음과 같다.In general, when a gray voltage is applied to the signal line 120a, the voltage of the pixel electrode 140 (hereinafter, referred to as a 'pixel voltage') is changed by the C dp . At this time, the change amount of the pixel voltage increases as the C dp increases and the change amount of the gradation voltage applied to the signal line 120a increases. Due to this phenomenon, when C dp increases, cross talk occurs. More details about this are as follows.

예를 들어, 특정 화소를 높은 계조전압으로 충전시키기 위하여 계조전압을 크게 한 경우, 상기 Cdp에 의해 같은 주사선 상의 다른 화소들까지 영향을 받아 본래보다 높은 화소전압을 갖게 된다. 이 크로스토그에 의해 목적하였던 화소 이외에는 본래 동일한 표시데이터로서 동일한 휘도이어야 하지만 실제로는 서로 상이한 휘도로 표시된다. 즉 본래의 영상이 왜곡되어 출력된다.For example, when the gradation voltage is increased to charge a specific pixel with a high gradation voltage, other pixels on the same scan line are affected by the C dp to have a higher pixel voltage than the original. Except for the pixel intended by this crosstalk, the same display data should be the same luminance as the original display data, but are actually displayed with different luminance. That is, the original image is distorted and output.

이상, 설명한 바와 같이 Cdp는 크로스토크를 유발시켜 영상왜곡을 가져오는 원인이 되는데, 종래의 기술로는 이를 줄이는데 한계가 있었고, 이로 인해 고품위 영상을 제공하는 액정표시장치를 제조하기 어려운 근본적인 문제점이 있었다.As described above, C dp causes crosstalk to cause image distortion. However, the conventional technique has a limitation in reducing this, which is a fundamental problem that makes it difficult to manufacture a liquid crystal display device that provides a high quality image. there was.

본 발명은 신호선과 화소전극 사이에 보조 전극라인을 추가로 형성하여 Cdp를 줄여줌으로써 크로스토크로 인한 영상화면의 왜곡이 적은 액정표시장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device having less distortion of an image screen due to crosstalk by further forming an auxiliary electrode line between a signal line and a pixel electrode to reduce C dp .

또한, 본 발명은 신호선과 화소전극 사이에 보조 전극라인을 추가로 형성하여 Cdp를 줄여줌으로써 크로스토크로 인한 영상화면의 왜곡이 적은 액정표시장치의 제조방법을 제시하는데 다른 목적이 있다.In addition, another object of the present invention is to provide a method of manufacturing a liquid crystal display device having a low distortion of the image screen due to crosstalk by further forming an auxiliary electrode line between the signal line and the pixel electrode to reduce C dp .

상기의 목적을 달성하기 위한 본 발명은, 주사선과 신호선의 교차영역에 화소전극 및 TFT가 형성되고, 상기 신호선과 화소전극 사이에 보조 전극라인이 추가로 형성된 제 1기판과; 상기 제 1기판에 대향하며, 컬러필터층 및 대향전극이 형성된 제 2기판; 및 상기 제 1기판과 제 2기판 사이에 형성된 액정층; 을 포함하여 구성된다.According to an aspect of the present invention, there is provided a display device including: a first substrate having a pixel electrode and a TFT formed at an intersection region of a scan line and a signal line, and further comprising an auxiliary electrode line between the signal line and the pixel electrode; A second substrate facing the first substrate and having a color filter layer and an opposite electrode formed thereon; And a liquid crystal layer formed between the first substrate and the second substrate. It is configured to include.

여기서, 상기 보조 전극라인은 상기 TFT의 소오스/드레인 형성을 위한 도전물질로 형성되고, 상기 TFT의 활성층 위에 형성되며, 상기 TFT의 게이트와 일정 크기 이상의 겹치는 면적을 갖도록 형성된다.Here, the auxiliary electrode line is formed of a conductive material for forming the source / drain of the TFT, is formed on the active layer of the TFT, and is formed to have an overlapping area of a predetermined size or more with the gate of the TFT.

따라서, 상기 TFT가 온(on)되면 상기 보조 전극라인에는 상기 활성층을 통해 화소전압이 인가되고, 상기 TFT가 오프(off)되면 상기 보조 전극라인과 상기 게이트가 겹쳐져서 형성된 캐패시터에 의해 상기 화소전압이 유지된다.Therefore, when the TFT is on, a pixel voltage is applied to the auxiliary electrode line through the active layer, and when the TFT is off, the pixel voltage is formed by a capacitor formed by overlapping the auxiliary electrode line with the gate. Is maintained.

상기의 목적을 달성하기 위한 본 발명은, 주사선과 신호선의 교차영역에 화소전극 및 제 1TFT가 형성되고, 상기 신호선과 화소전극 사이에 보조 전극라인이 추가로 형성되며, 상기 보조 전극라인과 화소전극 사이에 제 2TFT가 추가로 형성된 제 1기판과; 상기 제 1기판에 대향하며, 컬러필터층과 대향전극이 형성된 제 2기판; 및 상기 제 1기판과 제 2기판 사이에 형성된 액정층; 을 포함하여 구성된다.According to the present invention for achieving the above object, a pixel electrode and a first TFT are formed in an intersection region of a scan line and a signal line, and an auxiliary electrode line is further formed between the signal line and the pixel electrode, and the auxiliary electrode line and the pixel electrode are formed. A first substrate having a second TFT further formed therebetween; A second substrate facing the first substrate and having a color filter layer and an opposite electrode formed thereon; And a liquid crystal layer formed between the first substrate and the second substrate. It is configured to include.

여기서, 상기 제 2TFT는 상기 보조 전극라인 및 화소전극이 소오스 및 드레인으로 기능하고, 상기 제 1TFT의 게이트가 공용 게이트로 기능 하도록 형성된다.The second TFT is formed such that the auxiliary electrode line and the pixel electrode function as a source and a drain , and the gate of the first TFT functions as a common gate.

상기의 다른 목적을 달성하기 위한 본 발명은, 액정표시장치용 제 1, 제 2기판을 마련하는 단계와; 상기 제 1기판 위에 서로 교차하는 주사선 및 신호선을 형성하고, 상기 교차영역에 TFT 및 화소전극을 형성하며, 상기 신호선과 화소전극 사이에 보조 전극라인을 형성하는 단계와; 상기 제 2기판 위에 상기 화소전극과 마주보는 대향전극 및 컬러필터층을 형성하는 단계; 및 상기 제 1기판과 제 2기판을 합착하여 두 기판 사이에 셀갭(cell gap)을 형성하는 단계; 를 포함하여 이루어진다.According to another aspect of the present invention, there is provided a method of manufacturing a first and second substrates for a liquid crystal display device; Forming a scan line and a signal line crossing each other on the first substrate, forming a TFT and a pixel electrode in the cross region, and forming an auxiliary electrode line between the signal line and the pixel electrode; Forming a counter electrode and a color filter layer facing the pixel electrode on the second substrate; And bonding the first substrate and the second substrate to form a cell gap between the two substrates. It is made, including.

이러한 본 발명에 있어서, 상기 신호선과 화소전극 사이의 전체 기생용량(Cdp)은 신호선과 보조 전극라인 사이의 제 1기생용량과 보조 전극라인과 화소전극 사이의 제 2기생용량의 직렬결합에 의해 결정된다.In the present invention, the total parasitic capacitance C dp between the signal line and the pixel electrode is formed by the series coupling of the first parasitic capacitance between the signal line and the auxiliary electrode line and the second parasitic capacitance between the auxiliary electrode line and the pixel electrode. Is determined.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 액정표시장치의 하판 구성을 나타낸 도면이고, 도 4는 도 3의 A를 확대하여 나타낸 도면이다.FIG. 3 is a view illustrating a lower plate configuration of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 4 is an enlarged view of A of FIG. 3.

도 3 및 도 4를 참조하면, 상기 기판에는 가로 방향으로 주사선(310a, 310b)이 형성되고, 상기 주사선(310a, 310b)과 교차하는 세로 방향으로 신호선(320a, 320b)이 형성되며, 상기 주사선(310a, 310b)과 신호선(320a, 320b)의 교차영역에 TFT(330) 및 화소전극(340)이 형성되어 화소가 구성된다.3 and 4, scan lines 310a and 310b are formed in a horizontal direction on the substrate, and signal lines 320a and 320b are formed in a vertical direction that intersects the scan lines 310a and 310b. The TFT 330 and the pixel electrode 340 are formed in the intersection region of the 310a, 310b and the signal lines 320a, 320b to form a pixel.

상기 TFT(330)는 소오스(S), 드레인(D), 게이트(G)를 갖는 반도체 소자로써, 게이트와 연결된 주사선(310b)을 통해 제공되는 구동신호에 따라 상기 소오스와 드레인을 온(on)/오프(off)시키는 스위칭 동작을 수행하고, 이를 통해 신호선(320a)으로 제공되는 계조신호를 화소전극(340)에 인가시켜 상기 화소전극(340)을 일정한 전압으로 충전시키거나, 충전된 전압을 일정시간동안 감금하는 역할을 한다.The TFT 330 is a semiconductor device having a source S, a drain D, and a gate G. The TFT 330 is turned on in response to a driving signal provided through a scan line 310b connected to a gate. A switching operation of turning on / off is performed, and a gray level signal provided to the signal line 320a is applied to the pixel electrode 340 to charge the pixel electrode 340 to a constant voltage or to adjust the charged voltage. It plays a role of confining for a certain time.

특히, 상기 기판에는 상기 신호선(320a)과 화소전극(340) 사이에 보조 전극라인(350)이 형성되어 있다.In particular, an auxiliary electrode line 350 is formed between the signal line 320a and the pixel electrode 340 on the substrate.

도 5는 도 4의 기판을 a-a 선을 따라 절단한 상태를 나타낸 단면도로써, 상기 기판(510) 위에는 게이트 전극(520), 절연층(530), 활성층(540)(550)이 순차로 적층되어 있고, 상기 활성층(550)위에 소오스(560a), 드레인(560b), 보조 전극라인5 is a cross-sectional view illustrating a state in which the substrate of FIG. 4 is cut along aa line, and the gate electrode 520, the insulating layer 530, and the active layers 540 and 550 are sequentially stacked on the substrate 510. A source 560a, a drain 560b, and an auxiliary electrode line on the active layer 550;

(350)이 형성되어 있다. 350 is formed.

여기서, 상기 소오스(560a)와 드레인(560b)은 그 기능을 교환할 수 있다. 즉 상기 소오스(560a)가 드레인으로 기능할 수 있고, 상기 드레인(560b)이 소오스로 기능할 수 있으므로 서로의 위치를 교환하여 구성할 수 있다. 이하, 설명하는 소오스와 드레인은 모두 이와 같은 의미로 사용된다.Here, the source 560a and the drain 560b may exchange their functions. That is, since the source 560a may function as a drain and the drain 560b may function as a source, the positions 560a may be interchanged with each other. Hereinafter, the source and the drain to be described are all used in this sense.

그리고, 상기 보조 전극라인(350)은 소오스(560a)와 드레인(560b) 사이의 활성층(550) 위에 형성되며, 소오스/드레인 금속을 사용하여 상기 소오스(560a) 및 드레인(560b)과 함께 형성하는 것이 바람직하다.The auxiliary electrode line 350 is formed on the active layer 550 between the source 560a and the drain 560b and formed together with the source 560a and the drain 560b using a source / drain metal. It is preferable.

한편, 상기 보조 전극라인(350)과 화소전극(340)은 같은 전압을 유지하게 된다. 이처럼, 서로의 전압을 같게 하는 이유는 둘 사이의 기생용량에 의해 보조 전극라인(350)의 전압변동이 화소전극(340)의 전압에 영향을 미쳐 본래의 화소전압이 변동될 수 있기 때문이다. 상기에서 보조 전극라인(350)과 화소전극(340)이 같은 전압을 유지하게 되는 원리를 설명하면 다음과 같다.Meanwhile, the auxiliary electrode line 350 and the pixel electrode 340 maintain the same voltage. As such, the reason why the voltages are equal to each other is that the voltage change of the auxiliary electrode line 350 may affect the voltage of the pixel electrode 340 due to the parasitic capacitance between the two, thereby changing the original pixel voltage. The principle in which the auxiliary electrode line 350 and the pixel electrode 340 maintain the same voltage will be described below.

상기 게이트 전극(520)에 구동신호가 걸려 상기 TFT(330)가 온(on) 되면 즉, 소오스(560a)와 드레인(560b)이 온(on) 되면 신호선(도 4의 320a)으로 제공되는 계조전압이 소오스(560a), 활성층(550)(540), 드레인(560b)을 경유하여 화소전극(340When the TFT 330 is turned on by the driving signal applied to the gate electrode 520, that is, when the source 560a and the drain 560b are turned on, the gray level provided to the signal line 320a of FIG. 4. The voltage is applied to the pixel electrode 340 via the source 560a, the active layers 550 and 540, and the drain 560b.

)에 인가되고, 또한 상기 소오스(560a), 활성층(550)(540)을 경유하여 보조 전극라인(350)에 인가된다.) And the auxiliary electrode line 350 via the source 560a and the active layers 550 and 540.

이후, TFT(330)가 오프(off)되면 다음 온(on)까지는 상기 보조 전극라인(350Subsequently, when the TFT 330 is off, the auxiliary electrode line 350 until the next on.

)과 그 하부의 게이트 전극(520) 사이에 형성된 기생용량에 의해 인가된 전압이 유지됨으로써 화소전압이 유지된다. 이때, 인가된 전압을 보다 효과적으로 유지하기 위해서는 상기 보조 전극라인(350)과 게이트 전극(520)이 겹치는 면적을 일정크기 이상으로 증대시킬 필요가 있다.) And the voltage applied by the parasitic capacitance formed between the gate electrode 520 and the lower portion thereof, thereby maintaining the pixel voltage. At this time, in order to maintain the applied voltage more effectively, it is necessary to increase the area where the auxiliary electrode line 350 and the gate electrode 520 overlap with each other by a predetermined size or more.

그럼, 도 6a 내지 도 6d를 참조하여 도 3에 나타낸 액정표시장치의 제조공정에 대해서 설명하기로 한다.Next, a manufacturing process of the liquid crystal display shown in FIG. 3 will be described with reference to FIGS. 6A to 6D.

우선, 도 6a에 나타낸 바와 같이 유리기판(510) 위에 게이트 전극이 되는 금속막(520a)을 스퍼터링법으로 형성하고, 그 위에 게이트 전극에 상당하는 패턴형상을 갖는 레지스트패턴(525)을 형성하여, 이것을 에칭마스크로 하여 상기 금속막(520a)에 대한 에칭을 실행하면, 도 6b에 나타낸 바와 같은 게이트 전극(520)을 얻는다.First, as shown in FIG. 6A, a metal film 520a serving as a gate electrode is formed on the glass substrate 510 by sputtering, and a resist pattern 525 having a pattern shape corresponding to the gate electrode is formed thereon. When the etching is performed on the metal film 520a using this as an etching mask, the gate electrode 520 as shown in Fig. 6B is obtained.

이어, 상기 레지스트패턴(525)을 제거하고, 상기 게이트 전극(520) 위에 게이트 절연막(530), i층(예컨대, 도프되지 않은 비정질실리콘(amorphous silicon)에 의해 구성되는 반도체층)(540) 및 n층(예컨대, n형 불순물로 도프된 비정질실리콘에 의해 구성되는 반도체층)(550)으로 된 활성층을 순차 적층한다.Subsequently, the resist pattern 525 is removed, and a gate insulating layer 530, an i-layer (eg, a semiconductor layer made of undoped amorphous silicon) 540 on the gate electrode 520, and The active layers made of n layers (for example, semiconductor layers made of amorphous silicon doped with n-type impurities) 550 are sequentially stacked.

이후, 상기 활성층(550) 위에 소오스/드레인이 되는 금속막을 스퍼터링법으로 형성하고, 그 위에 소오스/드레인 및 보조 전극라인에 상당하는 패턴형상을 갖는 레지스트패턴(565)을 형성하여, 이것을 에칭마스크로 하여 상기 금속막 및 활성층(540)(550)에 대한 선택적 에칭을 실행하면, 도 6c에 나타낸 바와 같은 소오스(560a), 드레인(560a) 및 보조 전극라인(350)이 형성된다.Thereafter, a metal film to be a source / drain is formed on the active layer 550 by sputtering, and a resist pattern 565 having a pattern shape corresponding to the source / drain and the auxiliary electrode line is formed thereon, which is then used as an etching mask. By performing selective etching on the metal film and the active layers 540 and 550, the source 560a, the drain 560a and the auxiliary electrode line 350 are formed as shown in FIG. 6C.

이후, 상기 레지스트패턴(565)을 제거하고, 그 위에 보호막(570)을 형성한 다음, 상기 보호막(570)의 일부를 식각하면, 도 6d에 나타낸 바와 같은 컨택홀(contact hole)(575)이 형성된다. 계속하여, 상기 컨택홀(575)을 통해 드레인(560b)과 도통되는 ITO(도 5의 340)를 증착한다. 상기 ITO(340)는 투명성 도전체로써 대향기판의 대향전극과 함께 두 기판 사이의 액정층에 전계를 발생시키는 화소전극(340)으로 기능 한다.Thereafter, when the resist pattern 565 is removed, a passivation layer 570 is formed thereon, and a portion of the passivation layer 570 is etched, a contact hole 575 as shown in FIG. 6D is formed. Is formed. Subsequently, ITO (340 of FIG. 5) that is connected to the drain 560b through the contact hole 575 is deposited. The ITO 340 is a transparent conductor and functions as a pixel electrode 340 which generates an electric field in the liquid crystal layer between the two substrates together with the opposite electrode of the opposite substrate.

이와 같은 제조공정을 통해 도 5에 나타낸 것과 같은 액정표시장치의 하판을 얻을 수 있고, 이어서 컬러필터 및 대향전극이 형성된 대향기판을 형성한 후 상기 두 기판 사이에 액정층을 형성하여 액정패널을 구성한다. 상기 액정패널을 동작시키기 위한 구동 회로부를 부착하고, 백 라이트를 부착하는 모듈공정과 같은 공지된 후속공정을 순차적으로 실시하여 실제적인 액정표시장치를 완성하게 된다.Through this manufacturing process, the lower plate of the liquid crystal display device as shown in FIG. 5 can be obtained. Then, a counter substrate having a color filter and a counter electrode is formed, and then a liquid crystal layer is formed between the two substrates to form a liquid crystal panel. do. A driving circuit portion for operating the liquid crystal panel is attached, and a known subsequent process such as a module process for attaching a backlight is sequentially performed to complete a practical liquid crystal display device.

한편, 도 7은 본 발명의 다른 실시예에 따른 액정표시장치의 하판 구성을 나타낸 도면이고, 도 8은 도 7의 B를 확대하여 나타낸 도면이다.FIG. 7 is a diagram illustrating a bottom plate configuration of a liquid crystal display according to another exemplary embodiment of the present invention, and FIG. 8 is an enlarged view of B of FIG. 7.

도 7 및 도 8을 참조하면, 상기 기판에는 가로 방향으로 주사선(710a, 710b)이 형성되고, 상기 주사선(710a, 710b)과 교차하는 세로 방향으로 신호선(720a, 720b)이 형성되며, 상기 주사선(710a, 710b)과 신호선(720a, 720b)의 교차영역에 제 1TFT(730) 및 화소전극(740)이 형성되어 화소를 구성한다.7 and 8, scan lines 710a and 710b are formed in a horizontal direction on the substrate, and signal lines 720a and 720b are formed in a vertical direction crossing the scan lines 710a and 710b. The first TFT 730 and the pixel electrode 740 are formed in an intersection area between the 710a and 710b and the signal lines 720a and 720b to form a pixel.

특히, 상기 기판에는 ITO로 형성된 보조 전극라인(750)이 상기 신호선(720a)과 화소전극(740) 사이에 형성되어 있으며, 상기 보조 전극라인(750)과 상기 화소전극(740)을 소오스 및 드레인으로 하는 제 2TFT(760)가 상기 보조 전극라인 및 화소전극 사이에 형성되어 있다. 이에 대해 보다 상세히 설명하면 다음과 같다.In particular, an auxiliary electrode line 750 formed of ITO is formed between the signal line 720a and the pixel electrode 740 on the substrate, and the auxiliary electrode line 750 and the pixel electrode 740 are sourced and drained. A second TFT 760 is formed between the auxiliary electrode line and the pixel electrode. This will be described in more detail as follows.

먼저, 도 9는 도 8의 기판을 b-b 선을 따라 절단한 상태를 나타낸 단면도로써, 상기 기판(910) 위에는 게이트 단자(920), 절연층(930), 제 1활성층(940)(950)이 순차로 형성되어 있으며, 그 위에 소오스(960a), 드레인(960b)이 형성되어 제 1TFT를 구성하고, 그 위에 보호막(970) 및 화소전극(740)이 형성되어 있다. 이때, 상기 화소전극(740)은 보호막(970)의 일부를 식각하여 형성한 콘택홀(975)을 통해 드레인(960b)과 도통된다.First, FIG. 9 is a cross-sectional view illustrating a state in which the substrate of FIG. 8 is cut along a line bb. The gate terminal 920, the insulating layer 930, and the first active layers 940 and 950 are formed on the substrate 910. Formed sequentially, a source 960a and a drain 960b are formed thereon to form a first TFT, and a protective film 970 and a pixel electrode 740 are formed thereon. In this case, the pixel electrode 740 is connected to the drain 960b through a contact hole 975 formed by etching a portion of the passivation layer 970.

다음, 도 10은 도 8의 기판을 c-c 선을 따라 절단한 상태를 나타낸 단면도로써, 상기 기판(910) 위에는 게이트 단자(920), 절연층(930), 보호막(970)이 순차로 적층되어 있고, 그 위에 제 2활성층(980)(990)이 형성되어 있다.Next, FIG. 10 is a cross-sectional view illustrating a state in which the substrate of FIG. 8 is cut along the cc line, and the gate terminal 920, the insulating layer 930, and the protective film 970 are sequentially stacked on the substrate 910. The second active layers 980 and 990 are formed thereon.

여기서, 제 2활성층(980)(990)은 예컨대, 도프되지 않은 비정질실리콘(amorpHere, the second active layers 980 and 990 are, for example, undoped amorphous silicon (amorp)

hous silicon)으로 구성되는 i층(980)과 n형 불순물로 도프된 비정질실리콘으로 구성되는 n층(990)을 갖는 반도체층이다.a semiconductor layer having an i layer 980 composed of hous silicon and an n layer 990 composed of amorphous silicon doped with n-type impurities.

한편, 전술한 제 2TFT(760)는 상기 제 2활성층(990)의 양쪽 위에 보조 전극라인(750) 및 화소전극(740)을 형성함에 따라 구성된다.Meanwhile, the above-described second TFT 760 is formed by forming the auxiliary electrode line 750 and the pixel electrode 740 on both sides of the second active layer 990.

이때, 상기 보조 전극라인(750) 및 화소전극(740)은 상기 제 2TFT(760)의 소오스 또는 드레인으로 기능 하게 되고, 상기 제 1TFT(730)의 게이트 단자는 상기 제 2TFT(760)의 게이트 단자와 공용된다. 따라서, 상기 제 1TFT(730)가 온(on)이면 제 2TFT(760)도 온(on) 상태가 되며, 반대로 제 1TFT(730)가 오프(off)이면 제 2TFT(760)도 오프(off) 상태가 된다. 즉, 상기 제 2TFT(760)는 제 1TFT(730)의 구동신호에 따라 함께 구동된다.In this case, the auxiliary electrode line 750 and the pixel electrode 740 function as a source or a drain of the second TFT 760, and the gate terminal of the first TFT 730 is a gate terminal of the second TFT 760. It is common with. Accordingly, when the first TFT 730 is on, the second TFT 760 is also on. On the contrary, when the first TFT 730 is off, the second TFT 760 is also off. It becomes a state. That is, the second TFT 760 is driven together according to the driving signal of the first TFT 730.

한편, 상기 보조 전극라인(750)과 화소전극(740)은 같은 전압을 유지하게 되는데, 그 원리를 설명하면 다음과 같다.On the other hand, the auxiliary electrode line 750 and the pixel electrode 740 maintain the same voltage, the principle is as follows.

먼저, 게이트 단자(920)에 구동신호가 걸려 제 1TFT(730) 및 제 2TFT(760)가 온(on) 되면 신호선에서 제공된 계조전압은 도 9의 소오스(960a), 제 1활성층(940)First, when a driving signal is applied to the gate terminal 920 and the first TFT 730 and the second TFT 760 are turned on, the gray level voltage provided from the signal line is the source 960a and the first active layer 940 of FIG. 9.

(950), 드레인(960b)을 경유하여 화소전극(740)에 인가되고, 이는 다시 도 10의 화소전극(740), 제 2활성층(980)(990)을 경유하여 소오스로 기능하는 보조 전극라인(750)에 인가된다.950 and an auxiliary electrode line which is applied to the pixel electrode 740 via the drain 960b, and functions as a source via the pixel electrode 740 and the second active layers 980 and 990 of FIG. 750 is applied.

이후, 게이트 단자(920)에 인가된 구동신호가 제거되어 제 1TFT(730) 및 제 2TFT(760)가 오프(off)되면 다음 온(on) 까지는 상기 보조 전극라인(750) 및 그 하부의 게이트 전극(920) 사이에 형성된 기생용량에 의해 인가된 전압이 유지됨으로써 화소전압이 유지된다. 이 경우, 전술한 바와 같이, 인가된 전압을 보다 효과적으로 유지하기 위해서는 상기 보조 전극라인(750)과 게이트 전극(920)이 겹치는 면적을 일정크기 이상으로 증대시킬 필요가 있다.Subsequently, when the driving signal applied to the gate terminal 920 is removed and the first TFT 730 and the second TFT 760 are turned off, the auxiliary electrode line 750 and the gate below the auxiliary electrode line are turned on until the next on. The pixel voltage is maintained by maintaining the voltage applied by the parasitic capacitance formed between the electrodes 920. In this case, as described above, in order to maintain the applied voltage more effectively, an area where the auxiliary electrode line 750 overlaps with the gate electrode 920 needs to be increased to a predetermined size or more.

다음으로, 상기 도 9 내지 도 10을 참조하여 도 7에 나타낸 액정표시장치의 제조공정에 대해서 설명하기로 한다.Next, a manufacturing process of the liquid crystal display shown in FIG. 7 will be described with reference to FIGS. 9 to 10.

먼저, 기판(910) 위에 각 화소의 스위칭 소자로 기능 하는 제 1TFT(730)를 화소 수만큼 형성한다. 이때는 전술한 제조공정과 같은 방법으로 기판(910) 위에 게이트가 되는 금속막을 형성하고, 이를 패터닝(patterning)하여 게이트 전극(920)을 형성한다. 계속하여, 상기 기판(910) 위에 절연층(930), 제 1활성층(940)(950), 소오스/드레인이 되는 금속막을 순차적으로 형성한 후 이를 선택적으로 패터닝함으로써 소오스(960a) 및 드레인(960b)을 형성하고, 그 위에 보호막(970)을 형성한다(도 9 참조).First, the first TFT 730, which functions as a switching element of each pixel, is formed on the substrate 910 by the number of pixels. In this case, a metal film serving as a gate is formed on the substrate 910 by the same method as described above, and the gate electrode 920 is formed by patterning the metal film. Subsequently, an insulating layer 930, a first active layer 940 and 950, and a metal film serving as a source / drain are sequentially formed on the substrate 910, and then selectively patterned to form a source 960a and a drain 960b. ), And a protective film 970 is formed thereon (see Fig. 9).

이어, 상기 기판(910) 위에 보조 전극라인(750) 및 화소전극(740)을 형성하고, 서로의 전압을 같게 하기 위한 제 2TFT(760)를 형성한다. 이때는 상기 제 1TFT에서 인출된 게이트 전극(920) 위에 i층 및 n층을 갖는 제 2활성층(980)(990)을 형성한다(도 10참조). 계속하여, 상기 제 1TFT의 드레인(960b)이 노출되도록 보호막의 일부를 식각하여 콘택홀(975)을 형성하고(도 9참조), 상기 콘택홀(975) 및 상기 제 2활성층(980)(990)을 덥는 ITO막을 증착한 후 이를 선택적으로 패터닝함으로써 보조 전극라인(750) 및 화소전극(740)을 형성한다(도 9, 도 10참조). 여기서, 상기 보조 전극라인(750)과 화소전극(740)은 제 2TFT의 소오스/드레인으로 기능 하게 되고, 상기 보조 전극라인(750) 과 게이트 전극(920)은 캐패시터로 기능 하게 된다.Subsequently, the auxiliary electrode line 750 and the pixel electrode 740 are formed on the substrate 910, and a second TFT 760 is formed to equalize each other. In this case, second active layers 980 and 990 having an i layer and an n layer are formed on the gate electrode 920 drawn in the first TFT (see FIG. 10). Subsequently, a portion of the passivation layer is etched to expose the drain 960b of the first TFT to form a contact hole 975 (see FIG. 9), and the contact hole 975 and the second active layer 980 and 990. ) And then selectively pattern the ITO film forming the auxiliary electrode line 750 and the pixel electrode 740 (see FIGS. 9 and 10). Here, the auxiliary electrode line 750 and the pixel electrode 740 function as a source / drain of the second TFT, and the auxiliary electrode line 750 and the gate electrode 920 function as a capacitor.

이와 같은 제조공정을 통해 도 9에 나타낸 것과 같은 액정표시장치의 하판을 얻을 수 있고, 상기 기판은 전술한 여러 단계의 후속공정을 통해 액정표시장치로 완성된다.Through such a manufacturing process, a lower plate of the liquid crystal display device as shown in FIG. 9 can be obtained, and the substrate is completed in the liquid crystal display device through the subsequent steps of the aforementioned various steps.

이상, 전술한 본 발명에 따른 액정표시장치에 있어서 상기 화소전극과 신호선 사이에 발생하는 Cdp는 그 사이에 추가된 보조 전극라인에 의해 종래보다 작아진다. 이에 대해 도 11을 참조하여 설명하기로 한다.As described above, in the above-described liquid crystal display device according to the present invention, C dp generated between the pixel electrode and the signal line is smaller than before due to the auxiliary electrode line added therebetween. This will be described with reference to FIG. 11.

도 11은 본 발명에 있어서 보조 전극라인을 추가 형성함에 따른 Cdp의 감소효과를 설명하기 위한 도면으로써, 도 11a는 보조 전극라인이 없는 종래의 액정표시장치의 하판을 나타낸 도면이고, 도 11b는 보조 전극라인이 추가로 형성된 본 발명에 따른 액정표시장치의 하판을 나타낸 도면이다.FIG. 11 is a view for explaining a reduction effect of C dp by additionally forming an auxiliary electrode line according to the present invention. FIG. 11A is a bottom view of a conventional liquid crystal display without an auxiliary electrode line. The lower plate of the liquid crystal display according to the present invention further formed with an auxiliary electrode line.

도 11a를 참조하면, 종래의 액정표시장치용 기판에 있어서 Cdp0(A/d)이다. 여기서, ε0 는 액정의 유전율이고, d는 신호선(320a)과 화소전극(340) 사이의 간격이며, A는 신호선(320a)과 화소전극(340a)이 대향하여 겹쳐지는 면적이다.Referring to FIG. 11A, C dp = ε 0 (A / d) in a conventional liquid crystal display substrate. Here, epsilon 0 is the dielectric constant of the liquid crystal, d is a distance between the signal line 320a and the pixel electrode 340, and A is an area where the signal line 320a and the pixel electrode 340a face each other.

도 11b를 참조하면, 본 발명의 액정표시장치용 기판에 있어서 Cdp는 C1 과 C2의 직렬결합에 따른 캐패시턴스가 된다. 여기서, C1 은 신호선과 보조 전극라인 사이의 캐패시턴스이고, C2 는 보조 전극라인과 화소전극 사이의 캐패시턴스로써, 보조 전극라인이 그 중간이 위치한다고 가정하면 d= 1/2가 되므로 상기 C1 및 C2 는 각각 ε0(2A/d)가 된다. 일반적으로, 캐패시터의 직렬결합에 따른 전체 캐패시턴스는 Ctotal= (C1×C2)/(C1+C2)가 되므로, 상기에서 C dp= {ε0(2A/d)×ε0(2A/d)}/{ε0(2A/d) +ε0(2A/d)} 가 된다. 이것을 정리하면 Cdp= 1/2{ε0(A/d)}가 되어 전술한 종래의 절반수준이 된다.Referring to FIG. 11B, in the liquid crystal display substrate of the present invention, C dp is a capacitance due to the series coupling of C 1 and C 2 . Here, C 1 is the capacitance between the signal line and the auxiliary electrode line, C 2 is the capacitance between the auxiliary electrode line and the pixel electrode, assuming that the auxiliary electrode line is located in the middle thereof, d = 1/2, so that C 1 And C 2 are ε 0 (2 A / d), respectively. In general, the total capacitance according to the series coupling of the capacitor is C total = (C 1 × C 2 ) / (C 1 + C 2 ), so C dp = (ε 0 (2A / d) × ε 0 ( 2A / d)} / {ε 0 (2A / d) + ε 0 (2A / d)}. Summarizing this, C dp = 1/2 {ε 0 (A / d)}, which is half the level of the conventional art described above.

이처럼, 본 발명에 따른 액정표시장치는 Cdp가 종래보다 줄어들므로, Cdp로 인한 크로스토크의 발생이 현저히 줄어든다.Thus, the liquid crystal display device according to the present invention, because the C dp less than the prior art, the generation of crosstalk due to C dp significantly reduced.

이상, 전술한 실시예는 예시의 목적을 위해 개시된 것으로, 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경, 개량, 대체 및 부가 등의 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 첨부되는 특허청구의 범위에 의하여 정하여야만 한다.As described above, the above embodiments are disclosed for the purpose of illustration, and those skilled in the art will appreciate that various modifications, improvements, substitutions, and additions may be made without departing from the spirit of the present invention. Therefore, the technical scope of the present invention should be defined by the appended claims.

이상의 설명에서와 같이 본 발명에 따른 액정표시장치 및 그 제조방법은, 신호선과 화소전극 사이에 보조 전극라인을 추가로 형성함으로써 그 사이에 발생하는 기생용량 즉, Cdp를 작게 해준다. 따라서, 크로스토크로 인한 영상화면의 왜곡이 상당부분 개선된다.As described above, the liquid crystal display device and the method of manufacturing the same according to the present invention further reduce the parasitic capacitance generated between the signal line and the pixel electrode, that is, C dp . Therefore, the distortion of the video screen due to crosstalk is substantially improved.

도 1은 종래의 액정표시장치의 하판에 형성된 화소부를 나타낸 도면.1 is a view showing a pixel portion formed on a lower plate of a conventional liquid crystal display device.

도 2는 도 1의 화소부에 대한 등가회로를 나타낸 도면.FIG. 2 is a diagram illustrating an equivalent circuit for the pixel portion of FIG. 1. FIG.

도 3은 본 발명의 일 실시예에 따른 액정표시장치의 하판 구성을 나타낸 도면.3 is a view illustrating a lower plate configuration of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 도 3의 A를 확대하여 나타낸 도면.4 is an enlarged view of A of FIG. 3;

도 5는 도 4의 기판을 a-a 선을 따라 절단한 상태를 나타낸 단면도.FIG. 5 is a cross-sectional view of a substrate taken along the line a-a of FIG. 4. FIG.

도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 액정표시장치의 제조공정을 나타낸 도면.6A to 6D illustrate a manufacturing process of a liquid crystal display according to an exemplary embodiment of the present invention.

도 7은 본 발명의 다른 실시예에 따른 액정표시장치의 하판 구성을 나타낸 도면.7 is a view showing a lower plate configuration of a liquid crystal display according to another embodiment of the present invention.

도 8은 도 7의 B를 확대하여 나타낸 도면.FIG. 8 is an enlarged view of B of FIG. 7; FIG.

도 9는 도 8의 기판을 b-b 선을 따라 절단한 상태를 나타낸 단면도.FIG. 9 is a cross-sectional view of a substrate taken along the line b-b of FIG. 8. FIG.

도 10은 도 8의 기판을 c-c 선을 따라 절단한 상태를 나타낸 단면도.FIG. 10 is a cross-sectional view of the substrate of FIG. 8 taken along line c-c. FIG.

도 11은 본 발명에 있어서 보조 전극라인을 추가 형성함에 따른 Cdp의 감소효과를 설명하기 위한 도면.11 is a view for explaining a reduction effect of C dp by additionally forming an auxiliary electrode line in the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110, 310, 710...주사선 120, 320, 720...신호선110, 310, 710 ... scan lines 120, 320, 720 ... signal lines

130, 330, 730...TFT 140, 340, 740...화소(pixel)130, 330, 730 ... TFT 140, 340, 740 ... pixels

350, 750...보조 전극라인 510, 910...기판350, 750 ... Secondary electrode line 510, 910 ... Substrate

520, 920...게이트 530, 930...절연층520, 920 ... gate 530, 930 ... insulating layer

540, 550...활성층 560, 960...소오스/드레인540,550 ... active layer 560,960 ... source / drain

570, 970...보호막 575, 975...콘택홀(contact hole)570, 970 ... shield 575, 975 ... contact hole

940, 950...제 1활성층 980, 990...제 2활성층940, 950 ... first active layer 980, 990 ... second active layer

Claims (15)

주사선과 신호선의 교차영역에 화소전극 및 TFT가 형성되고, 상기 신호선과 화소전극 사이에 보조 전극라인이 추가로 형성된 제 1기판과;A first substrate having a pixel electrode and a TFT formed at an intersection area between the scan line and the signal line, and an auxiliary electrode line further formed between the signal line and the pixel electrode; 상기 제 1기판에 대향하며, 컬러필터층 및 대향전극이 형성된 제 2기판; 및A second substrate facing the first substrate and having a color filter layer and an opposite electrode formed thereon; And 상기 제 1기판과 제 2기판 사이에 형성된 액정층; 을 포함하여 구성되며, A liquid crystal layer formed between the first substrate and the second substrate; It is configured to include, 상기 보조 전극라인은 상기 신호선이 형성된 층에 상기 신호선과 동일 물질로 형성되며, 상기 화소전극과 동일한 전압이 인가되는 것을 특징으로 하는 액정표시장치. And the auxiliary electrode line is formed of the same material as the signal line on the layer where the signal line is formed, and the same voltage as that of the pixel electrode is applied . 제 1항에 있어서,The method of claim 1, 상기 보조 전극라인은 상기 신호선과 화소전극 사이에 적어도 하나 이상 형성되는 것을 특정으로 하는 액정표시장치. And at least one auxiliary electrode line is formed between the signal line and the pixel electrode. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 보조 전극라인은 상기 TFT의 활성층 위에 형성되며, 상기 TFT의 게이트와 일정 크기 이상의 겹치는 면적을 갖도록 형성되는 것을 특징으로 하는 액정표시장치.And the auxiliary electrode line is formed on the active layer of the TFT and has an area overlapping with the gate of the TFT by a predetermined size or more. 제 4항에 있어서,The method of claim 4, wherein 상기 TFT가 온(on)되면 상기 보조 전극라인에는 상기 활성층을 통해 화소전압이 인가되고, 상기 TFT가 오프(off)되면 상기 보조 전극라인과 상기 게이트가 겹쳐져서 형성된 캐패시터에 의해 상기 화소전압이 유지되는 것을 특징으로 하는 액정표시장치.When the TFT is on, a pixel voltage is applied to the auxiliary electrode line through the active layer. When the TFT is off, the pixel voltage is maintained by a capacitor formed by overlapping the auxiliary electrode line with the gate. Liquid crystal display device characterized in that. 주사선과 신호선의 교차영역에 화소전극 및 제 1TFT가 형성되고, 상기 신호선과 화소전극 사이에 보조 전극라인이 추가로 형성되며, 상기 보조 전극라인과 화소전극 사이에 제 2TFT가 추가로 형성된 제 1기판과;A first substrate having a pixel electrode and a first TFT formed at an intersection area between the scan line and the signal line, an auxiliary electrode line formed between the signal line and the pixel electrode, and a second TFT formed between the auxiliary electrode line and the pixel electrode; and; 상기 제 1기판에 대향하며, 컬러필터층과 대향전극이 형성된 제 2기판; 및A second substrate facing the first substrate and having a color filter layer and an opposite electrode formed thereon; And 상기 제 1기판과 제 2기판 사이에 형성된 액정층; 을 포함하여 구성되며, A liquid crystal layer formed between the first substrate and the second substrate; It is configured to include, 상기 보조 전극라인은 상기 화소전극이 형성된 층에 상기 화소전극과 동일 물질로 형성되며, 상기 화소전극과 동일한 전압이 인가되는 것을 특징으로 하는 액정표시장치. And the auxiliary electrode line is formed of the same material as the pixel electrode on the layer on which the pixel electrode is formed, and the same voltage as that of the pixel electrode is applied . 삭제delete 제 6항에 있어서,The method of claim 6, 상기 보조 전극라인은 상기 제 2TFT의 게이트와 일정 크기 이상의 겹치는 면적을 갖도록 형성되는 것을 특징으로 하는 액정표시장치.And the auxiliary electrode line is formed to have an area overlapping with the gate of the second TFT by a predetermined size or more. 제 6항에 있어서,The method of claim 6, 상기 제 2TFT는 상기 보조 전극라인 및 화소전극이 소오스 및 드레인으로 기능하고, 상기 제 1TFT의 게이트가 공용 게이트로 기능 하도록 형성되는 것을 특징으로 하는 액정표시장치.And wherein the second TFT is formed such that the auxiliary electrode line and the pixel electrode function as a source and a drain, and the gate of the first TFT functions as a common gate. 제 1항 또는 제 6항에 있어서,The method according to claim 1 or 6, 상기 신호선과 화소전극 사이의 전체 기생용량(Cdp)은 신호선과 보조 전극라인 사이의 제 1기생용량과 보조 전극라인과 화소전극 사이의 제 2기생용량의 직렬결합에 의해 결정되는 것을 특징으로 하는 액정표시장치.The total parasitic capacitance C dp between the signal line and the pixel electrode is determined by a series coupling of the first parasitic capacitance between the signal line and the auxiliary electrode line and the second parasitic capacitance between the auxiliary electrode line and the pixel electrode. LCD display device. 액정표시장치용 제 1, 제 2기판을 마련하는 단계와;Providing first and second substrates for the liquid crystal display; 상기 제 1기판 위에 서로 교차하는 주사선 및 신호선을 형성하고, 상기 교차영역에 TFT 및 화소전극을 형성하며, 상기 신호선과 화소전극 사이의 상기 신호선이 형성된 층에 상기 신호선과 동일 물질을 사용하여 상기 화소전극과 동일한 전압이 인가되는 보조 전극라인을 추가로 형성하는 단계와;Forming a scanning line and a signal line intersecting each other on the first substrate, forming a TFT and a pixel electrode in the crossing area, and using the same material as the signal line in the layer in which the signal line is formed between the signal line and the pixel electrode. Forming an auxiliary electrode line to which the same voltage as the electrode is applied ; 상기 제 2기판 위에 상기 화소전극과 마주보는 대향전극 및 컬러필터층을 형성하는 단계; 및Forming a counter electrode and a color filter layer facing the pixel electrode on the second substrate; And 상기 제 1기판과 제 2기판을 합착하여 두 기판 사이에 셀갭을 형성하는 단계; 를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.Bonding the first substrate and the second substrate to form a cell gap between the two substrates; Method of manufacturing a liquid crystal display device comprising a. 제 11항에 있어서,The method of claim 11, 상기 보조 전극라인은 상기 TFT의 활성층 위에 형성되며, 상기 TFT의 게이트와 일정 크기 이상의 겹치는 면적을 갖도록 형성되는 것을 특징으로 하는 액정표시장치의 제조방법. And the auxiliary electrode line is formed on the active layer of the TFT, and has an area overlapping with the gate of the TFT by a predetermined size or more . 기판 위에 주사선 및 게이트를 형성하는 단계;Forming a scan line and a gate over the substrate; 상기 기판 위에 제 1 반도체층을 형성하고, 그 위에 상기 주사선과 교차되는 신호선 및 소스/드레인을 형성하여 제 1 TFT를 형성하는 단계;Forming a first semiconductor layer on the substrate, and forming a signal line and a source / drain intersecting the scan line thereon to form a first TFT; 상기 기판 위에 보호막을 형성하는 단계;Forming a protective film on the substrate; 상기 보호막 위에 형성되며, 상기 게이트의 일단 상부에 제 2 반도체층을 형성하는 단계;Forming a second semiconductor layer on the passivation layer, and forming an upper portion of the gate; 상기 기판 위에 형성되며, 상기 주사선과 신호선의 교차영역에 화소전극을 형성하고, 상기 화소전극 및 상기 신호선 사이의 상기 제 2 반도체층 위에 보조 전극라인을 형성하여 제 2 TFT를 형성하는 단계;Forming a pixel electrode on the substrate, and forming a pixel electrode at an intersection of the scan line and the signal line, and forming an auxiliary electrode line on the second semiconductor layer between the pixel electrode and the signal line; 를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.Method of manufacturing a liquid crystal display device comprising a. 제 13항에 있어서,The method of claim 13, 상기 게이트는 상기 제 1 TFT 및 제 2 TFT의 공용 게이트로 기능하는 것을 특징으로 하는 액정표시장치의 제조방법. And the gate functions as a common gate of the first and second TFTs . 제 13항에 있어서,The method of claim 13, 상기 보조 전극라인과 상기 게이트가 일정 크기 이상의 겹치는 면적을 갖도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.And the auxiliary electrode line and the gate are formed to have an overlapping area of a predetermined size or more.
KR10-2002-0032029A 2002-06-07 2002-06-07 Liquid crystal display and fabrication method for thereof KR100498541B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0032029A KR100498541B1 (en) 2002-06-07 2002-06-07 Liquid crystal display and fabrication method for thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0032029A KR100498541B1 (en) 2002-06-07 2002-06-07 Liquid crystal display and fabrication method for thereof

Publications (2)

Publication Number Publication Date
KR20030094752A KR20030094752A (en) 2003-12-18
KR100498541B1 true KR100498541B1 (en) 2005-07-01

Family

ID=32386273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0032029A KR100498541B1 (en) 2002-06-07 2002-06-07 Liquid crystal display and fabrication method for thereof

Country Status (1)

Country Link
KR (1) KR100498541B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136269B1 (en) * 2005-06-24 2012-04-19 엘지디스플레이 주식회사 Array substrate of liquid crystal display device and manufacturing method therof
CN102944959B (en) * 2012-11-20 2014-12-24 京东方科技集团股份有限公司 Array substrate, producing method and testing method thereof and display device
CN106856199B (en) * 2015-12-08 2020-04-24 群创光电股份有限公司 Display panel and method for manufacturing the same
CN205656411U (en) * 2016-06-01 2016-10-19 京东方科技集团股份有限公司 Array substrate, display panel and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066402A (en) * 1998-01-26 1999-08-16 윤종용 Thin film transistor substrate for liquid crystal display
JP2000098427A (en) * 1998-09-25 2000-04-07 Nec Corp Liquid crystal display device and its manufacture
KR20010084144A (en) * 2000-02-24 2001-09-06 구본준, 론 위라하디락사 Thin Film Transistor Substrate of Liquid Crystal Display
KR20020002057A (en) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 Thin film transistor liquid crystal display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066402A (en) * 1998-01-26 1999-08-16 윤종용 Thin film transistor substrate for liquid crystal display
JP2000098427A (en) * 1998-09-25 2000-04-07 Nec Corp Liquid crystal display device and its manufacture
KR20010084144A (en) * 2000-02-24 2001-09-06 구본준, 론 위라하디락사 Thin Film Transistor Substrate of Liquid Crystal Display
KR20020002057A (en) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 Thin film transistor liquid crystal display

Also Published As

Publication number Publication date
KR20030094752A (en) 2003-12-18

Similar Documents

Publication Publication Date Title
US10217434B2 (en) Display device and driving method thereof
JP4392737B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
JP2001051303A (en) Liquid crystal display device and its production
KR20050001252A (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR101211087B1 (en) Thin film transistor substrate and display device having the same
KR20140044453A (en) Display substrate and liquid crystal display panel having the same
US8730418B2 (en) Array substrate and method for manufacturing the same
KR20100019601A (en) Display device
CN101750809B (en) Liquid crystal display panel
JP2003195330A (en) Liquid crystal display device
US7709850B2 (en) Pixel structure and fabrication method thereof
JPH1039336A (en) Active matrix type liquid crystal display device
KR101309434B1 (en) Liquid crystal display device and method for fabricating the same
KR100498541B1 (en) Liquid crystal display and fabrication method for thereof
US5929949A (en) Liquid crystal displays including light shading films that are electrically connected to pixel electrodes, and methods of manufacturing the same
JP2002091341A (en) Optoelectronic device and electronic equipment
KR20070080475A (en) Thin film transistor panel and liquid crystal display
CN113985662B (en) Display panel, array substrate and manufacturing method thereof
US20030122984A1 (en) Liquid crystal display device and method for manufacturing the same
KR100905383B1 (en) Liquid Crystal Display Device and fabrication method of thereof
JP2022549533A (en) Display substrate and display panel
KR101677282B1 (en) Thin Film Transistor Liquid Crystal Display Device And Method for fabricating thereof
KR101006310B1 (en) Fabricating method of liquid crystal display device
KR101294693B1 (en) The array substrate for liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 15