KR100493297B1 - Pdp 모듈의 휘도 저하 자동 보상 장치 및 방법 - Google Patents

Pdp 모듈의 휘도 저하 자동 보상 장치 및 방법 Download PDF

Info

Publication number
KR100493297B1
KR100493297B1 KR10-2002-0071724A KR20020071724A KR100493297B1 KR 100493297 B1 KR100493297 B1 KR 100493297B1 KR 20020071724 A KR20020071724 A KR 20020071724A KR 100493297 B1 KR100493297 B1 KR 100493297B1
Authority
KR
South Korea
Prior art keywords
pdp
gain
time
level
luminance
Prior art date
Application number
KR10-2002-0071724A
Other languages
English (en)
Other versions
KR20040043468A (ko
Inventor
탁성우
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0071724A priority Critical patent/KR100493297B1/ko
Publication of KR20040043468A publication Critical patent/KR20040043468A/ko
Application granted granted Critical
Publication of KR100493297B1 publication Critical patent/KR100493297B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 PDP 모듈이 일정시간 경과후 세트의 밝기가 1/2로 떨어지는 것을 보상하기 위해 휘도 레벨을 보상함으로써, PDP 모듈의 수명을 연장시키기 위한 것으로서, PDP 모듈에 전원이 인가되면, 발진 주파수를 통해 클럭을 카운팅하는 단계와, 상기 카운팅된 클럭에 따른 시간을 합산하여 PDP 모듈의 총 사용시간을 검출하여 저장부에 저장하는 단계와, 상기 저장된 PDP 모듈의 사용시간과 PDP 모듈의 수명시간을 비교하여, PDP 수명시간이 PDP 사용시간보다 작거나 같으면, 현재 설정된 R/G-게인을 소정 크기만큼 휘도를 올리고, 이 변경된 휘도에 따른 R/G-게인을 저장부에 저장하는 단계와, 상기 PDP 수명시간과 PDP 사용시간을 비교하여, PDP 수명시간이 PDP 사용시간보다 크고,

Description

PDP 모듈의 휘도 저하 자동 보상 장치 및 방법{apparatus and method for automatic compensating for brightness down in Plasma Display Panel module}
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel : PDP)의 구동방법에 관한 것으로, 특히 PDP 사용시간 체킹(checking)을 통해 PDP 모듈의 휘도 저하를 자동으로 보상하기 위한 장치 및 방법에 관한 것이다.
최근, CRT(Cathode Ray Tube)의 기능에 대한 다양한 문제점이 제기되면서, CRT의 단점을 극복할 수 있는 다양한 종류의 디스플레이 장치들이 개발되고 있다.
개발되는 여러 종류의 디스플레이 장치 중에서, 특히 PDP에 대한 관심이 급증하고 있는데, 이는 PDP가 기존의 CRT에 비해 대형화면에 대해 보다 선명하게 표시할 수 있는 장점을 보유하고 있기 때문이다.
상기 PDP는 도 1에서 도시된 것과 같이, 상부구조와 하부구조로 구성된다.
상기 상부구조는 상부기판(15) 및 제 2 하지층(16)과, 상기 제 2 하지층(16)의 동일면상에 위치하는 복수개의 유지전극(17)과, 상기 유지전극(17) 방전시에 발생하는 표면전하를 유기하기 위한 유전층(18)과, 상기 유전층(18)의 손상을 방지하기 위한 보호층(20)으로 구성된다.
그리고 상기 하부구조는 하부기판(10)과, 소정시 전극물질이 하부기판(10)으로 침투하는 것을 방지하는 제 1 하지층(11)과, 상기 제 1 하지층(11) 상면에 형성되는 하부전극(12)과, 상기 하부전극(12)에 인접한 방전 셀(cell)들간의 크로스토크(crosstalk)현상을 방지하기 위한 격벽(13)면에 도포되는 형광체(14)로 이루어진다.
그리고 상기 유지전극(17)과 하부전극(12)이 교차하는 지점에서 형성되는 셀(cell)들이 모여서 하나의 플라즈마 디스플레이 패널(PDP)을 구성하게 된다.
이와 같이 구성되는 상기 PDP는 구동방식이 CRT와는 달리 200만~300만개의 셀 하나하나가 방전하는 구조를 갖는데, 이런 방전으로 인해 보호층(protection layer : MgO)(20), 방전 가스(discharge gas), 형광체(phosphor : R/G/B)(14) 등이 리니어(linear)하게 감소하게 되어 화면의 휘도가 떨어지게 되고, 이로 인해 영상이 어두워지게 된다.
이와 같이 PDP 모듈은 방전으로 인해 일정시간 경과 후 세트의 밝기가 1/2로 떨어지게 되는데, 이것으로 PDP 모듈의 수명시간(life time)을 정하게 된다.
PDP 모듈의 수명시간은 가속 수명 실험으로 알 수가 있는데, 이 PDP 모듈의 수명은 세트(set)의 밝기가 1/2로 되는 12,500시간(신뢰도 90%, 년사용 2,500시간 기준 5년임)으로 정하고 있다.
따라서, 이런 PDP 제품은 PDP 모듈의 수명이 세트의 수명을 결정한다 하여도 과언이 아니기 때문에 모듈의 수명을 연장하기 위해서 이 밝기가 떨어지는 것을 회로적으로 보상할 필요가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, PDP 모듈이 일정시간 경과후 세트의 밝기가 1/2로 떨어지는 것을 보상하기 위해 휘도 레벨을 보상함으로써, PDP 모듈의 수명을 연장시키는데 그 목적이 있다.
본 발명의 따른 다른 목적은 PDP 감마특성을 그대로 유지하면서 휘도만을 올려 시청자에게 거부감을 주지 않으면서 세트의 밝기가 떨어지는 것을 보상하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 PDP 모듈의 휘도 저하 자동 보상 장치의 특징은 외부에서 입력되는 R/G/B 신호를 아날로그 R/G/B 출력으로 변환하여 화면의 밝기를 제어하는 아날로그 신호 처리부와, 상기 아날로그 신호 처리부를 통해 입력되는 아날로그 R/G/B 입력을 디지털 R/G/B 출력으로 변환하는 ADC(Analog Digital Converter)와, 상기 ADC에서 출력되는 디지털 R/G/B 출력을 스케일링하는 비디오 스케일 변환기와, 상기 비디오 스케일 변환기에서 출력되는 비디오 영상 및 포맷을 패널에 출력하는 패널 드라이버 회로부와, 상기 아날로그 신호 처리부, ADC, 그리고 비디오 스케일 변환기 등을 제어하며, PDP사용시간과 수명시간을 체크하여 그레이 레벨별 R/G-게인을 올려 휘도 레벨을 보상하는 마이크로 프로세서부를 포함하여 구성되는데 있다.
이때, 상기 마이크로 프로세서는 하나의 발진기(crystal, X-TAL)와 두 개의 커패시터(capacitor)로 구성되어 사용시간을 카운트하는 발진(oscillation)회로와, 상기 발진 회로에서 카운트되는 사용시간과 수명시간을 저장하는 저장부와, 상기 발진 회로와 저장부를 제어하는 제어부를 포함하여 구성되는데 다른 특징이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 PDP 모듈의 휘도 저하 자동 보상 방법의 특징은 PDP 모듈에 전원이 인가되면, 발진 주파수를 통해 클럭을 카운팅하는 단계와, 상기 카운팅된 클럭에 따른 시간을 합산하여 PDP 모듈의 총 사용시간을 검출하여 저장부에 저장하는 단계와, 상기 저장된 PDP 모듈의 사용시간과 PDP 모듈의 수명시간을 비교하여, PDP 수명시간이 PDP 사용시간보다 작거나 같으면, 현재 설정된 R/G-게인을 소정 크기만큼 휘도를 올리고, 이 변경된 휘도에 따른 R/G-게인을 저장부에 저장하는 단계와, 상기 PDP 수명시간과 PDP 사용시간을 비교하여, PDP 수명시간이 PDP 사용시간보다 크고, 이 PDP 사용시간보다 작거나 같으면, 현재 설정된 R/G-게인을 소정 크기만큼 휘도를 올리고, 이 변경된 휘도에 따른 R/G-게인을 저장부에 저장하는 단계와, 상기 저장된 R/G-게인을 이용하여 PDP 수명시간에 의한 휘도 저하를 자동 보상하면서 영상을 패널에 디스플레이하는 단계를 포함하여 이루어지는데 있다.
이때, 상기 PDP 모듈의 사용시간을 검출하는 단계는 발진 주파수를 클럭 제수(divisor)에 의해 분주하여 1초(sec)의 클럭 파형을 생성하는 단계와, 상기 생성된 1초의 클럭 파형에 60을 곱하여 1분(min)의 클럭 파형을 생성하는 단계와, 상기 생성된 1분 클럭 파형을 이용하여 1분마다 저장된 PDP의 사용시간을 갱신(up-date)하는 단계를 포함하여 이루어지는 것이 바람직하다.
그리고 상기 PDP수명시간은 PDP 티브이의 초기 밝기의 1/2가 되는 것이 바람직하다.
본 발명의 특징에 따른 작용은 CPU에 타이머를 내장하고 사용시간을 카운터해서 세트의 밝기가 떨어지는 시간에 미리 계산된 R/G/B-게인 만큼을 추가로 올려 휘도 레벨을 보상함으로써 세트의 밝기를 유지시킬 수 있다.
본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 PDP 모듈의 휘도 저하 자동 보상 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2 는 본 발명에 따른 PDP 모듈의 디스플레이 장치를 나타낸 블록도이다.
도 2를 보면, STB, PC, DTV, TV 신호 입력을 아날로그 R/G/B 출력으로 변환하고, 계조(contrast)/휘도(brightness)/칼라(color)등 화면의 밝기를 제어하는 아날로그 신호 처리부(30)와, 상기 아날로그 신호 처리부(30)를 통해 입력되는 아날로그 R/G/B 입력을 3x8 디지털 R/G/B 출력으로 변환하는 ADC(Analog Digital Converter)(40)와, 상기 ADC(40)에서 출력되는 디지털 R/G/B 출력을 스케일링하는 비디오 스케일 변환기(50)와, 상기 비디오 스케일 변환기(50)에서 출력되는 비디오 영상 및 포맷을 패널(80)에 출력하는 패널 드라이버 회로부(60)와, 상기 아날로그 신호 처리부(30), ADC(40), 그리고 비디오 스케일 변환기(50) 등을 제어하며, PDP사용시간과 수명시간을 체크하여 그레이 레벨별 R/G-게인을 올려 휘도 레벨을 보상하는 마이크로 프로세서부(70)로 구성된다.
이때, 상기 마이크로 프로세서(70)는 도 3에서 나타내고 있는 것과 같이 하나의 발진기(crystal, X-TAL)와 두 개의 커패시터(capacitor, C1,C2)로 구성되어 사용시간을 카운트하는 발진(oscillation)회로(72)와, 상기 발진 회로(72)에서 카운트되는 PDP 사용시간과 수명시간을 저장하는 EEPROM(73)과, 각 장치들을 제어하는 제어부(71)로 구성된다.
이와 같이 구성되는 PDP 모듈의 디스플레이 장치의 동작은 다음과 같다.
먼저, 상기 아날로그 신호 처리부(30)는 패널(80)에서 원하는 신호를 만들기 위하여 STB, PC, DTV, TV 신호 입력 등 디지털 R/G/B 신호를 아날로그 R/G/B 신호로 만들면서 밝기 제어를 한다.
그리고 상기 ADC(40)는 디지털 R/G/B 신호를 만들어 최종적으로 비디오 스케일 변환기(50)에서 패널(80)이 원하는 디지털 R/G/B를 만들어낸다.
그리고 상기 마이크로 프로세서(70)는 PDP 생산시에 화이트-밸런스(white-balance)를 조정하는데, 이는 상기 아날로그 신호 처리부(30)의 R/G/B-게인과 비디오 스케일 변환기(50)의 R/G/B-게인을 제어하여 하이(high)와 로우(low) 광원에서 원하는 화이트를 만들어 감마 특성이 리니어(linear)되도록 하는 감마 보정(gamma correction)으로 이루어진다.
이때, 감마는 비디오 입력 신호에 따라 디스플레이 장치에서 빛의 출력 또는 휘도 사이의 관계를 나타내는 것이다. 그런데 디스플레이 장치들은 톤을 재생하는데 있어서 비직선성을 갖는 자연적인 감마 또는 원래의 감마로 이루어지므로, 디스플레이 장치에서 비직선성을 갖는 광원을 충실히 재생하기 위해 이를 보상하여야 하는데, 이를 감마 보정이라고 한다.
기존에는 이렇게 감마 보정에 따라 결정된 R/G/B-게인은 세트(set)의 수명이 끝날 때까지 그대로 변경 없이 마이크로 프로세서에 고정되게 되므로 PDP 수명시간이 다 되는 12,500시간 후에는 셀의 밝기가 1/2로 떨어지게 된다.
이를 해결하기 위해 본 발명에서는 상기 마이크로 프로세서(70)에서 사용시간을 카운트해서 세트의 밝기가 떨어지는 수명시간(life time)에 계산된 하이(high)/미들(middle)/로우(low)의 R/G/B-게인을 올려 휘도 레벨을 보상함으로써, PDP 감마 특성을 그대로 유지하면서 휘도를 올리고 있다.
도 4 는 본 발명에 따른 PDP 모듈의 휘도 저하를 자동으로 보상하는 방법을 나타낸 흐름도이다.
도 4를 참조하여 살펴보면, 먼저 PDP 모듈에 전원이 인가되면(S10), 마이크로 프로세서(70)내에 있는 발진회로(72)를 통해 클럭을 카운팅한다(S20).
그리고 상기 카운팅된 클럭에 따른 시간을 합산하여 PDP 모듈의 총 사용시간을 검출하여 EEPROM(73)에 갱신 및 저장시킨다(S30).
이렇게 저장된 PDP 모듈의 사용시간과 PDP 모듈의 수명시간을 비교하여(S40), 현재 아날로그 신호 처리부(30) 및 비디오 스케일 변환기(50)의 R/G/B-게인(이하 R/G/B 게인이라 칭함)을 조절하여 화이트-밸런스를 조정한다(S50)(S60)(S70).
이때, 상기 화이트-밸런스 조정은 동적 영역 제어(dynamic range control)와 밝기 영역의 분리를 통해 이루어진다.
상기 동적 영역의 제어는 입력의 전 동적 영역(dynamic range)에서 동일한 화이트 영상을 디스플레이하기 위해 R/G/B-게인을 제어하는 것을 말하며, 밝기 영역의 분리는 블랙에서 화이트까지 디스플레이로부터 표시할 수 있는 밝기 영역인 계조(contrast)를 통해 이루어진다.
계조는 8비트 R/G/B 각각이 2의 8승으로 255 단계로 분리가 가능함으로, 0%~100% 그레이(gray) 레벨은 도 6과 같이 R/G/B 각각을 15등분한 255영역의 그레이 레벨로 표현이 가능하다.
이때, 상기 그레이 레벨에서 각 등분의 밝기를 측정하면 cd/㎡으로 표현할 수 있으며, 이를 측정한 데이터가 도 7a인 그레이 레벨별 PDP 화이트-밸런스 그래프와, 도 7b인 그레이 레벨별 PDP 휘도 레벨 그래프로 나타낼 수 있다.
이때, 휘도는 "cd/㎡"으로 표현하는데, 이는 단위 발광면에서 방출되는 광속을 단위 입체각으로 나눈 값이다.
또한, R/G/B-게인을 기존에 하이와 로우로 분리하는 것을 255 그레이 레벨을 3등분하여 R/G/B-하이(150~255 그레이 레벨), R/G/B-미들(100~149 그레이 레벨), R/G/B-로우(0~99 그레이 레벨)로 분리한다.
도 8 은 하이/미들/로우 그레이 레벨별 R/G-게인을 올려 감마 특성을 유지하면서 휘도 레벨을 보상하는 방법을 나타낸 도면으로, 도 8(a)는 그레이 레벨별 PDP 화이트-밸런스의 테이블을 나타낸 도면이고, 도 8(b)는 그레이 레벨별 PDP 휘도 레벨의 테이블을 나타낸 도면이다.
이때, 청색(B)은 적색(R)과 녹색(G)에 비해 화면의 밝기에 주는 영향이 매우 작기 때문에 청색의 그레이 레벨은 무시한다.
도 8에서 R/G-게인-Ⅰ, R/G-게인-Ⅱ, R/G-게인-Ⅲ은 생산시 설정된 로우/미들/하이 그레이 레벨별 R/G-게인이며, 상기 하이 그레이 레벨은 150~255범위이고, 미들 그레이 레벨은 100~149범위이고, 로우 그레이 레벨은 0~90범위로 분리한다.
이때, 그레이 레벨은 통상 0~255 그레이 레벨까지 표현할 수 있지만 화면 포화와 입력 신호 동적 영역 때문에 255 그레이 레벨의 90%이하에서 설정된다.
그리고 PDP 수명시간에 따라 세트의 휘도가 떨어질 경우는 마이크로 프로세서(70)에서 R/G/B-로우(R/G-게인-Ⅰ)에서 R/G/B-미들(R/G-게인-Ⅱ)로, 그리고 R/G/B-미들(R/G-게인-Ⅱ)에서 R/G/B-하이(R/G-게인-Ⅲ)로 그레이 레벨을 올리게 된다.
실 예를 통해 하이/미들/로우 그레이 레벨별 R/G-게인을 올려 감마 특성을 유지하면서 휘도 레벨을 보상하는 구체적으로 설명하면 다음과 같다.
먼저, 화이트-발렌스의 조정에 따른 그레이 레벨의 조건으로 상기 하이 그레이 레벨은 135~140 cd/㎡범위이고, 미들 그레이 레벨은 70~75 cd/㎡범위이고, 로우 그레이 레벨은 20~25 cd/㎡범위로 정의한다.
이때, R/G/B-로우(R/G-게인-Ⅰ)에서 다음과 같이 각각 조정된다.
R-H 216, G-H 216 => 216 그레이 레벨에서 하이 광(high light)으로 조정
R-M 128, G-M 128 => 128 그레이 레벨에서 미들 광(middle light)으로 조정
R-L 70, G-L 70 => 70 그레이 레벨에서 로우 광(low light)으로 조정
그리고 PDP 수명시간에 따라 상기 R/G/B-로우(R/G-게인-Ⅰ)보다 세트의 휘도가 떨어진 R/G/B-미들(R/G-게인-Ⅱ)인 경우는 다음과 같이 그레이 레벨을 올려서 조정한다.
R-H 236, G-H 236 => 216 그레이 레벨에 20 그레이 레벨 올림
R-M 148, G-M 148 => 128 그레이 레벨에 20 그레이 레벨 올림
R-L 80, G-L 80 => 70 그레이 레벨에 10 그레이 레벨 올림
그리고 PDP 수명시간에 따라 상기 R/G/B-미들(R/G-게인-Ⅱ)보다 세트의 휘도가 떨어진 R/G/B-하이(R/G-게인-Ⅲ)인 경우는 다음과 같이 그레이 레벨을 올려서 조정한다.
R-H 255, G-H 255 => 216 그레이 레벨에 39 그레이 레벨 올림
R-M 170, G-M 170 => 128 그레이 레벨에 42 그레이 레벨 올림
R-L 90, G-L 90 => 70 그레이 레벨에 20 그레이 레벨 올림
이와 같이, 그레이 레벨별로 분리된 각각에 보상해 주는 것을 다르게 하여 PDP 감마특성은 그대로 유지하면서 휘도 레벨만을 올리게 되는 효과가 발생된다.
따라서, 상기 PDP 수명시간과 PDP 사용시간을 비교하여(S40), PDP 수명시간이 PDP 사용시간보다 작거나 같으면, 현재 R/G-게인을 제 3 R/G-게인으로 변경해서 휘도를 올리고(S50), 이 변경된 R/G-게인을 EEPROM에 저장한다(S80).
그리고 상기 PDP 수명시간과 PDP 사용시간을 비교하여(S40), PDP 수명시간이 PDP 사용시간보다 크면(S40), 다시 과 PDP 사용시간을 비교하여(S60), 상기이 PDP 사용시간보다 작거나 같으면, 현재 R/G-게인을 제 2 R/G-게인으로 변경해서 휘도를 올리고(S70), 이 변경된 R/G-게인을 EEPROM에 저장한다(S80).
이렇게 저장된 R/G-게인을 이용하여 PDP 수명시간에 의한 휘도 저하를 보상하면서 영상을 패널(80)에 디스플레이 한다(S90).
도 5 는 본 발명에 따른 마이크로 프로세서에서의 사용시간 카운트 방법을 나타낸 흐름도이다.
도 5를 보면, 먼저 PDP 모듈에 전원이 온(on) 되면(S10), 마이크로 프로세서(70)는 외부(external) 발진기(X-TAL)와, 두 개의 외부 커패시터(C1,C2)로 구성된 발진(oscillation) 회로(72)를 가지고 있으며, 상기 발진기(X-TAL)에서 발진 주파수를 검출한다(S21).
이 검출된 발진 주파수는 클럭 제수(divisor)에 의해 분주하여 1초(sec)의 클럭 파형을 만든다(S22)(S23).
여기에 60을 곱하여 1분(min)의 클럭 파형을 만들고(S24)(S25)(S26), 이렇게 만들어진 1분 클럭 파형을 이용하여 1분마다 EEPROM에 저장된 PDP의 사용시간을 갱신(up-date)한다(S30).
따라서, 상기 EEPROM에는 1분마다 갱신된 PDP 사용시간과 생산시에 저장한 수명시간을 저장하고 있다.
이어, 도 4에서 상기 EEPROM에 저장하고 있는 PDP 사용시간과 수명시간을 비교하는 단계(S40)부터 수행되어 PDP모듈의 휘도 저하를 자동으로 보상하게 된다..
이상에서 설명한 바와 같은 본 발명에 따른 PDP 모듈의 휘도 저하 자동 보상 방법은 PDP 모듈의 수명에 따라 세트의 밝기가 떨어지는 것을 회로적으로 보상하기 위하여 CPU에 타이머를 내장하고 사용 시간을 카운트해서 세트의 밝기가 떨어지는 수명시간에 미리 계산된 하이/미들/로우의 R/G/B-게인을 올려 휘도 레벨을 보상함으로써 PDP 감마특성을 그대로 유지하면서도 휘도를 올릴 수 있는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
도 1 은 일반적인 PDP 모듈의 단면도를 나타낸 도면
도 2 는 본 발명에 따른 PDP 모듈의 디스플레이 장치를 나타낸 블록도
도 3 은 본 발명에 따른 PDP 모듈의 디스플레이 장치에서 마이크로 프로세서의 상세 구성도를 나타낸 도면
도 4 는 본 발명에 따른 PDP 모듈의 휘도 저하를 자동으로 보상하는 방법을 나타낸 흐름도
도 5 는 본 발명에 따른 마이크로 프로세서에서의 사용시간 카운트 방법을 나타낸 흐름도
도 6 은 본 발명에 따른 PDP 모듈에서 R/G/B 각각을 15등분한 255영역의 그레이 레벨로 표현한 도면
도 7a는 본 발명에 따른 PDP 모듈에서 그레이 레벨별 PDP 화이트-밸런스 그래프를 나타낸 도면
도 7b는 본 발명에 따른 PDP 모듈에서 그레이 레벨별 PDP 휘도 레벨 그래프를 나타낸 도면
도 8 은 하이/미들/로우 그레이 레벨별 R/G-게인을 올려 감마 특성을 유지하면서 휘도 레벨을 보상하는 방법을 나타낸 도면
*도면의 주요부분에 대한 부호의 설명
30 : 아날로그 신호 처리부 40 : ADC
50 : 비디오 스케일 변환기 60 : 패널 드라이버 회로부
70 : 마이크로 프로세서 71 : 제어부
72 : 발진 회로 73 : EEPROM(저장부)
80 : 패널

Claims (6)

  1. 외부에서 입력되는 R/G/B 신호를 아날로그 R/G/B 출력으로 변환하여 화면의 밝기를 제어하는 아날로그 신호 처리부와,
    상기 아날로그 신호 처리부를 통해 입력되는 아날로그 R/G/B 입력을 디지털 R/G/B 출력으로 변환하는 ADC(Analog Digital Converter)와,
    상기 ADC에서 출력되는 디지털 R/G/B 출력을 스케일링하는 비디오 스케일 변환기와,
    상기 비디오 스케일 변환기에서 출력되는 비디오 영상 및 포맷을 패널에 출력하는 패널 드라이버 회로부와,
    상기 아날로그 신호 처리부, ADC, 그리고 비디오 스케일 변환기 등을 제어하며, PDP 사용시간과 수명시간을 체크하여 PDP 수명시간/2가 PDP 사용시간보다 작거나 같으면 상기 R/G 게인을 최초 설정된 레벨인 로우레벨에서 상기 로우레벨보다 높은 이득을 갖는 미들레벨로 그레이 레벨을 높이도록 하여 휘도레벨을 보상하고, 상기 PDP 수명시간이 상기 PDP 사용시간 보다 작거나 같으면 상기 R/G 게인을 상기 미들레벨에서 상기 미들레벨보다 높은 이득을 갖는 하이레벨로 상기 그레이 레벨을 높이도록 하여 휘도 레벨을 보상하는 마이크로 프로세서부를 포함하여 구성되는 것을 특징으로 하는 PDP 모듈의 휘도 저하 자동 보상 장치.
  2. 제 1 항에 있어서,
    상기 마이크로 프로세서는 하나의 발진기(crystal, X-TAL)와 두 개의 커패시터(capacitor)로 구성되어 사용시간을 카운트하는 발진(oscillation)회로와,
    상기 발진 회로에서 카운트되는 사용시간과 수명시간을 저장하는 저장부와,
    상기 발진 회로와 저장부를 제어하는 제어부를 포함하여 구성되는 것을 특징으로 하는 PDP 모듈의 휘도 저하 자동 보상 장치.
  3. PDP 모듈에 전원이 인가되면, 발진 주파수를 통해 클럭을 카운팅하는 단계와,
    상기 카운팅된 클럭에 따른 시간을 합산하여 PDP 모듈의 총 사용시간을 검출하여 저장부에 저장하는 단계와,
    상기 PDP 수명시간과 PDP 사용시간을 비교하여, PDP 수명시간이 PDP 사용시간보다 크고, 이 PDP 사용시간보다 작거나 같으면, 현재 설정된 R/G-게인을 최초 설정된 레벨인 로우레벨에서 상기 로우레벨보다 높은 이득을 갖는 미들레벨로 그레이 레벨을 높여 현재 설정된 R/G 게인을 소정 크기만큼 휘도를 올리고, 이 변경된 휘도에 따른 R/G-게인을 저장부에 저장하는 단계와,
    상기 저장된 PDP 모듈의 수명시간과 PDP 모듈의 사용시간을 비교하여, 상기 PDP 수명시간이 PDP 사용시간보다 작거나 같으면, 현재 설정된 R/G-게인을 상기 미들레벨에서 상기 로우레벨보다 높은 이득을 갖는 하이레벨로 상기 그레이 레벨을 더 높여 현재 설정된 R/G 게인을 소정 크기만큼 더 휘도를 올리고, 이 변경된 휘도에 따른 R/G-게인을 저장부에 저장하는 단계와,
    상기 저장된 R/G-게인을 이용하여 PDP 수명시간에 의한 휘도 저하를 자동 보상하면서 영상을 패널에 디스플레이하는 단계를 포함하여 이루어지는 것을 특징으로 하는 PDP 모듈의 휘도 저하 자동 보상 방법.
  4. 제 3 항에 있어서,
    상기 R/G-게인은 255영역의 그레이 레벨로 분리하여 R/G/B-하이(150~255 그레이 레벨), R/G/B-미들(100~149 그레이 레벨), R/G/B-로우(0~99 그레이 레벨)로 3등분하는 것을 특징으로 하는 PDP 모듈의 휘도 저하 자동 보상 방법.
  5. 제 3 항에 있어서, 상기 PDP 모듈의 사용시간을 검출하는 단계는
    발진 주파수를 클럭 제수(divisor)에 의해 분주하여 1초(sec)의 클럭 파형을 생성하는 단계와,
    상기 생성된 1초의 클럭 파형에 60을 곱하여 1분(min)의 클럭 파형을 생성하는 단계와,
    상기 생성된 1분 클럭 파형을 이용하여 소정시간마다 저장된 PDP의 사용시간을 갱신(up-date)하는 단계를 포함하여 이루어지는 것을 특징으로 하는 PDP 모듈의 휘도 저하 자동 보정 방법.
  6. 제 3 항에 있어서,
    상기 PDP수명시간은 PDP 티브이의 초기 밝기의 1/2가 되는 것을 특징으로 하는 PDP 모듈의 휘도 저하 자동보정방법.
KR10-2002-0071724A 2002-11-18 2002-11-18 Pdp 모듈의 휘도 저하 자동 보상 장치 및 방법 KR100493297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0071724A KR100493297B1 (ko) 2002-11-18 2002-11-18 Pdp 모듈의 휘도 저하 자동 보상 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0071724A KR100493297B1 (ko) 2002-11-18 2002-11-18 Pdp 모듈의 휘도 저하 자동 보상 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040043468A KR20040043468A (ko) 2004-05-24
KR100493297B1 true KR100493297B1 (ko) 2005-06-07

Family

ID=37339928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0071724A KR100493297B1 (ko) 2002-11-18 2002-11-18 Pdp 모듈의 휘도 저하 자동 보상 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100493297B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9529561B2 (en) 2013-12-30 2016-12-27 Samsung Display Co., Ltd. Display device, multi-display device including the same, and method for driving the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4504647B2 (ja) * 2003-08-29 2010-07-14 パナソニック株式会社 プラズマ表示装置
KR100681021B1 (ko) * 2005-01-10 2007-02-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100796627B1 (ko) 2006-11-01 2008-01-22 주식회사 대우일렉트로닉스 플라즈마 디스플레이 패널의 휘도 보정 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119739A (ja) * 1991-10-25 1993-05-18 Fujitsu Ltd 表示装置
JPH09138668A (ja) * 1995-11-13 1997-05-27 Matsushita Electric Ind Co Ltd 表示装置
JP2002006796A (ja) * 2000-06-23 2002-01-11 Fujitsu General Ltd 表示装置
KR20020089875A (ko) * 2001-05-25 2002-11-30 충화 픽처 튜브스, 엘티디. 입력 비디오 신호 세기의 동적 조정에 의한 플라즈마 판표시의 유효수명 연장방법
KR20030072798A (ko) * 2002-03-06 2003-09-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119739A (ja) * 1991-10-25 1993-05-18 Fujitsu Ltd 表示装置
JPH09138668A (ja) * 1995-11-13 1997-05-27 Matsushita Electric Ind Co Ltd 表示装置
JP2002006796A (ja) * 2000-06-23 2002-01-11 Fujitsu General Ltd 表示装置
KR20020089875A (ko) * 2001-05-25 2002-11-30 충화 픽처 튜브스, 엘티디. 입력 비디오 신호 세기의 동적 조정에 의한 플라즈마 판표시의 유효수명 연장방법
KR20030072798A (ko) * 2002-03-06 2003-09-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9529561B2 (en) 2013-12-30 2016-12-27 Samsung Display Co., Ltd. Display device, multi-display device including the same, and method for driving the same

Also Published As

Publication number Publication date
KR20040043468A (ko) 2004-05-24

Similar Documents

Publication Publication Date Title
JP5509729B2 (ja) 画像表示装置、画像表示方法及び画像処理装置
US7088313B2 (en) Method and apparatus for compensating white balance of plasma display panel
US8514334B2 (en) Image display device for displaying color image on color display unit
EP1406238B1 (en) Method and apparatus for driving plasma display panel
US7515119B2 (en) Method and apparatus for calculating an average picture level and plasma display using the same
US7414598B2 (en) Apparatus and method for driving plasma display panel
US8514333B2 (en) Image display device for displaying color image on color display unit
KR100493297B1 (ko) Pdp 모듈의 휘도 저하 자동 보상 장치 및 방법
US20050212727A1 (en) Plasma display apparatus and image processing method thereof
US20030210211A1 (en) Driving circuit and method of metal-insulator-metal field emission display (MIM FED)
KR101325114B1 (ko) 디스플레이 디바이스에서 전력 제어를 위한 방법 및 장치
EP1746570A1 (en) Display unit
KR100480148B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100743202B1 (ko) 입력 비디오 신호 세기의 동적 조정에 의한 플라즈마 판표시의 유효수명 연장방법
KR100480177B1 (ko) 다이나믹 레인지 확대방법을 이용한 플라즈마 디스플레이패널의 구동장치 및 방법
KR100667555B1 (ko) 플라즈마 디스플레이 패널의 화상처리 방법
KR100560874B1 (ko) 영상표시기기의 색 온도 보정장치 및 방법
KR100618191B1 (ko) Pdp 장치의 프레임 레이트 처리회로 및 그 처리방법
KR100444510B1 (ko) 다이나믹 레인지 확대방법을 이용한 플라즈마 디스플레이패널의 구동장치 및 방법
KR100518889B1 (ko) 플라즈마 디스플레이 패널의 휘도 보상장치 및 방법
KR20090044604A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
US20040085265A1 (en) Low power consumption PDP with high speed response
KR100864912B1 (ko) 동적인 색온도 및 색편차 교정방법
KR20000031425A (ko) 플라즈마 디스플레이 패널 티브이의 영상처리회로
KR100486910B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100331

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee