KR100491608B1 - Wafer level vacuum packaging method for micro machined chip - Google Patents
Wafer level vacuum packaging method for micro machined chip Download PDFInfo
- Publication number
- KR100491608B1 KR100491608B1 KR20030006625A KR20030006625A KR100491608B1 KR 100491608 B1 KR100491608 B1 KR 100491608B1 KR 20030006625 A KR20030006625 A KR 20030006625A KR 20030006625 A KR20030006625 A KR 20030006625A KR 100491608 B1 KR100491608 B1 KR 100491608B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- silicon wafer
- processing
- sealing lid
- substrate unit
- Prior art date
Links
Abstract
본 발명은 웨이퍼 굽힘이 발생하지 않고, 에칭가공이 용이한 표면 미세가공 소자의 기판단위 진공실장방법에 관한 것이다. 상기와 같은 본 발명의 목적은, 특정 기능을 수행하는 소자를 에스오아이 웨이퍼(SOI wafer) 상에 기판단위로 가공하는 웨이퍼 가공단계; 에스오아이 웨이퍼와 열팽창 계수가 동일하고 수직으로 식각되는 물성을 갖는 실리콘 웨이퍼(Si wafer)를 이용하여 소자를 밀봉하는 뚜껑을 가공하는 밀봉뚜껑 가공단계; 및 고진공 분위기에서 소자가 형성된 에스오아이 웨이퍼와 밀봉뚜껑을 양극 접합으로 접합하는 진공실장단계;를 포함하는 것을 특징으로 하는 표면 미세가공 소자의 기판단위 진공실장방법을 제공함으로서 달성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate unit vacuum mounting method of a surface microfabrication device in which no wafer bending occurs and which is easily etched. An object of the present invention as described above, the wafer processing step of processing a device performing a specific function on a substrate unit on a SOI wafer (SOI wafer); Sealing lid processing step of processing the lid for sealing the device using a silicon wafer (Si wafer) having the same thermal expansion coefficient as the SOH wafer and the vertical etching; And a vacuum mounting step of bonding the S-OI wafer on which the device is formed in the high vacuum atmosphere to the sealing lid by an anodic bonding; and providing a substrate unit vacuum mounting method of the surface microfabrication device.
Description
본 발명은 표면 미세가공 소자를 진공실장하는 방법에 관한 것으로서, 특히 하부의 웨이퍼에 기판단위로 형성된 소자를 상부의 웨이퍼에 기판단위로 형성된 뚜껑으로 진공상태에서 밀봉하는 표면 미세가공 소자의 기판단위 진공실장방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of vacuum-mounting a surface microfabrication device, and in particular, a substrate unit vacuum of a surface microfabrication device for sealing a device formed in a substrate unit on a lower wafer in a vacuum state with a lid formed in a substrate unit on an upper wafer. It is about a mounting method.
기술발전에 따른 센서등과 같은 소자에 대한 극소화 요구와 반도체 가공기술의 발달이 접목되어 반도체 가공공정을 이용하여 극소화된 소자를 대량으로 생산하려는 시도가 활발하게 진행되고 있다. 특히, 미세가공된 기계식 센서의 경우는 가동부의 동작이 공기에 의해 영향을 받기 때문에 이를 피하기 위해 가동부가 진공상태에서 동작되도록 할 필요가 있다. 따라서, 미세가공에 의한 소자는 가동부를 진공상태로 유지하는 것이 매우 중요하기 때문에 지금까지 다양한 진공실장기술이 개발되어 사용되고 있다.As the demand for minimization of devices such as sensors and the development of semiconductor processing technology are combined with the development of technology, attempts are being actively made for mass production of miniaturized devices using semiconductor processing processes. In particular, in the case of a micromachined mechanical sensor, since the operation of the movable part is affected by air, it is necessary to allow the movable part to be operated in a vacuum state to avoid this. Therefore, since it is very important to maintain the movable part in a vacuum state of the device by the micro machining, various vacuum mounting technologies have been developed and used so far.
이와 같은 종래의 진공실장기술 중의 대표적인 예가 도 1에 도시되어 있다.A representative example of such a conventional vacuum packaging technique is shown in FIG.
도 1을 참조하여 종래기술에 의한 표면 미세가공 소자의 기판단위 진공실장방법에 대하여 설명하면 다음과 같다. Referring to Figure 1 will be described a substrate unit vacuum mounting method of a surface microfabrication device according to the prior art as follows.
먼저, 일반적인 반도체 제조공정을 응용하여 필요한 기능을 수행하는 소자를 에스오아이 웨이퍼(Silicon on Insulator Wafer, 이하 'SOI 웨이퍼'라 칭한다)(10)에 기판단위로 형성한다. 여기서, SOI 웨이퍼(10)는 특정 기능을 하는 소자가 형성되는 가공층(13)과 가공층(13)을 베이스판(11)과 절연시키는 절연층(12) 및 소자를 지지하는 역할을 하는 베이스판(11)으로 구성된다. 이어서, SOI 웨이퍼(10) 상에 형성된 소자를 밀봉하는 밀봉뚜껑(20)을 유리 웨이퍼(glass wafer)를 사용하여 별도의 공정에서 기판단위로 제작한다. 이때, 밀봉뚜껑(20)에는 소자의 가동부(15)가 동작할 수 있는 공간을 형성하는 캐비티(Cavity, 21)와 밀봉뚜껑(20)을 통해 SOI 웨이퍼(10)에 형성된 소자에 전원을 공급하는 리드선을 연결하기 위한 관통홀(23)이 형성된다. 유리 웨이퍼(20)에 캐비티(21)와 관통홀(23)을 형성하기 위해서는 통상 고압의 샌드(sand)를 분사하여 홈이나 관통홀 등을 형성하는 샌드 블라스팅(sand blasting)이라는 가공기술이 이용된다. 그런 후에 소자가 형성된 SOI 웨이퍼(10)와 밀봉뚜껑이 형성된 유리 웨이퍼(20)를 진공 분위기에서 양극 접합(anodic bonding)한다. 이어서, 기판단위로 제조된 소자들을 다이싱(dicing)을 통해 절단하면 개별소자가 완성된다.First, a device performing a necessary function by applying a general semiconductor manufacturing process is formed in a substrate unit on a silicon on insulator wafer (hereinafter referred to as a 'SOI wafer') 10. Here, the SOI wafer 10 has a base serving to support the device and the insulating layer 12 which insulates the processed layer 13 and the processed layer 13 from the base plate 11 on which the device having a specific function is formed. It consists of the plate 11. Subsequently, a sealing lid 20 for sealing the element formed on the SOI wafer 10 is manufactured in a unit of substrate in a separate process using a glass wafer. In this case, the sealing lid 20 supplies power to a device formed in the SOI wafer 10 through a cavity 21 and a sealing lid 20 to form a space in which the movable part 15 of the device can operate. The through hole 23 for connecting the lead wire is formed. In order to form the cavity 21 and the through hole 23 in the glass wafer 20, a processing technique called sand blasting is usually used to spray high-pressure sand to form grooves, through holes, and the like. . Then, the SOI wafer 10 in which the element is formed and the glass wafer 20 in which the sealing lid is formed are subjected to anodic bonding in a vacuum atmosphere. Subsequently, when the devices manufactured by the substrate unit are cut by dicing, individual devices are completed.
그러나, 상기와 같은 종래 기술에 의한 진공실장방법에 의해 표면 미세가공 소자를 진공실장하는 것은 다음과 같은 문제가 있다.However, the vacuum mounting of the surface microfabrication element by the vacuum mounting method according to the related art as described above has the following problems.
첫째, 소자가 형성된 SOI 웨이퍼에 유리 웨이퍼로 형성된 밀봉뚜껑을 양극 접합한 후에 웨이퍼 굽힘(wafer bowing)이 나타난다는 문제점이 있다. 이 웨이퍼 굽힘현상은 소자의 측정문제나 개별소자로 다이싱된 후에 각 소자의 특성에 변화를 일으킬 수 있기 때문에 문제가 된다. 이와 같은 웨이퍼 굽힘이 일어나는 것은 SOI 웨이퍼의 실리콘과 유리 웨이퍼의 열팽창 계수가 다르기 때문에 발생한다.First, there is a problem that wafer bowing occurs after anodic bonding a sealing lid formed of a glass wafer to an SOI wafer on which the device is formed. This wafer bending problem is a problem because it can cause a change in the characteristics of each element after measuring the element or dicing into individual elements. Such wafer bending occurs because the thermal expansion coefficients of the silicon of the SOI wafer and the glass wafer are different.
둘째, 유리 웨이퍼에 형성된 캐비티와 관통홀의 정도가 불균일하다는 문제가 있다. 이는 밀봉뚜껑을 이루는 유리 웨이퍼에 캐비티와 관통홀을 형성하기 위해 샌드 블라스팅 가공법을 이용하기 때문인데, 이 가공법은 압축 공기등을 이용하여 고압으로 샌드를 분사하는 것이기 때문에 가공정도가 상당히 거칠며, 가공제로 사용되는 샌드가 마모되기 때문에 가공정도의 분포가 넓어 가공의 신뢰성이 낮다는 문제점이 있다.Second, there is a problem that the degree of the cavity and the through hole formed in the glass wafer is non-uniform. This is because sandblasting is used to form cavities and through-holes in the glass wafer forming the sealing lid, which is very rough because the sandblasting process is carried out using high pressure air using compressed air. Since the sand used is worn, there is a problem that the distribution of the degree of processing is wide and the reliability of processing is low.
따라서, 상기와 같은 문제점을 극복할 수 있도록 진공 양극 접합을 하여도 웨이퍼 굽힘 현상이 발생하지 않으며, 밀봉뚜껑의 가공이 용이하면서 가공정도가 높은 표면 미세가공 소자의 기판단위 진공실장방법에 대한 발명이 요구되어 왔다.Accordingly, the invention does not induce bending of the wafer even when vacuum anodic bonding is used to overcome the above problems, and the invention relates to a substrate unit vacuum mounting method for a surface microfabrication device having a high degree of processing and easy processing of a sealing lid. Has been required.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로서, 진공 분위기에서 양극 접합하여도 웨이퍼 굽힘이 발생하지 않는 표면 미세가공 소자의 기판단위 진공실장방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide a substrate unit vacuum mounting method for a surface microfabrication device in which wafer bending does not occur even when anodic bonding in a vacuum atmosphere.
본 발명의 다른 목적은 밀봉뚜껑의 가공이 용이하면서 동시에 가공정도가 높은 표면 미세가공 소자의 기판단위 진공실장방법을 제공하는 것이다.Another object of the present invention is to provide a method of vacuum-mounting a substrate unit of a surface microfabrication device having a high degree of processing and easy processing of a sealing lid.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 표면 미세가공 소자의 기판단위 진공실장방법은, 특정 기능을 수행하는 소자를 에스오아이 웨이퍼(SOI wafer) 상에 기판단위로 가공하는 웨이퍼 가공단계; 에스오아이 웨이퍼와 열팽창 계수가 동일하고 수직으로 식각되는 물성을 갖는 실리콘 웨이퍼(Si wafer)를 이용하여 소자를 밀봉하는 뚜껑을 가공하는 밀봉뚜껑 가공단계; 및 고진공 분위기에서 소자가 형성된 에스오아이 웨이퍼와 밀봉뚜껑을 양극 접합으로 접합하는 진공실장단계;를 포함하는 것을 특징으로 한다. In order to achieve the above object, a substrate unit vacuum mounting method of a surface microfabrication device according to the present invention includes a wafer processing step of processing a device performing a specific function on a SOI wafer in a substrate unit; Sealing lid processing step of processing the lid for sealing the device using a silicon wafer (Si wafer) having the same thermal expansion coefficient as the SOH wafer and the vertical etching; And a vacuum mounting step of bonding the S-OI wafer and the sealing lid on which the device is formed in a high vacuum atmosphere by an anodic bonding.
여기서, 밀봉뚜껑 가공단계는, 실리콘 웨이퍼의 양면을 평탄화시키는 폴리싱 가공단계; 평탄화된 실리콘 웨이퍼의 상면에 캐비티(cavity)를 형성하는 단계; 캐비티가 형성된 실리콘 웨이퍼의 전면(全面)에 산화막을 형성하는 단계; 산화막이 형성된 실리콘 웨이퍼에서 관통홀이 형성될 부분의 산화막을 제거하여 관통홀 패턴을 형성하는 단계; 관통홀 패턴이 형성된 실리콘 웨이퍼를 에칭하여 관통홀을 형성하는 단계; 및 관통홀이 형성된 실리콘 웨이퍼의 전면(全面)에 산화막을 형성하는 단계;를 포함하는 것을 특징으로 한다.Here, the sealing lid processing step, the polishing processing step of planarizing both sides of the silicon wafer; Forming a cavity on the top surface of the planarized silicon wafer; Forming an oxide film on the entire surface of the silicon wafer on which the cavity is formed; Forming a through hole pattern by removing an oxide film of a portion of the silicon wafer on which the oxide film is formed, in which the through hole is to be formed; Etching the silicon wafer on which the through hole pattern is formed to form through holes; And forming an oxide film on the entire surface of the silicon wafer on which the through-holes are formed.
이때, 밀봉뚜껑은 (110) 실리콘 웨이퍼를 이용하여 가공하는 것이 바람직하며, 캐비티는 딥 아이씨피 에칭(deep ICP etching)으로 형성하는 것이 바람직하다.At this time, the sealing lid is preferably processed using a (110) silicon wafer, the cavity is preferably formed by deep ICP etching (deep ICP etching).
이하, 첨부된 도면을 참조하여 본 발명에 의한 표면 미세가공 소자의 기판단위 진공실장방법의 실시예에 대하여 상세하게 설명한다. 다만, 종래의 기술과 동일한 부분은 동일한 부호를 부여하여 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of a substrate unit vacuum mounting method of a surface microfabrication device according to the present invention. However, the same parts as in the prior art will be described with the same reference numerals.
도 2에는 본 발명에 의한 기판단위의 진공실장방법에 의하여 진공실장된 표면 미세가공 소자의 단면도가 도시되어 있다. FIG. 2 is a cross-sectional view of the surface microfabricated device vacuum mounted by the vacuum mounting method of the substrate unit according to the present invention.
본 발명의 특징은 SOI 웨이퍼(10)의 표면(13)에 미세가공된 소자를 실리콘 웨이퍼로 가공한 밀봉뚜껑(50)으로 고도의 진공 분위기에서 양극 접합(vacuum anodic bending)하는 것이다. 이때, 실리콘 웨이퍼(50)는 표면에 대해 수직방향으로 식각되는 성질을 갖으며, SOI 웨이퍼(10)와 열팽창 계수가 동일한 물성을 갖고 있어야 한다. 적절한 실리콘 웨이퍼(50)의 일례가 (110) 웨이퍼이다. 왜냐하면, (110) 웨이퍼는 습식 식각시 결정성에 따라 표면에 대해 수직방향으로 식각되는 성질을 갖고 있기 때문이다. 따라서, 관통홀(53)이나 캐비지(51)를 에칭가공한 경우 가공정도가 높게 된다. 또한, SOI 웨이퍼(10)의 표면(13), 즉 가공층으로 사용되는 실리콘이 통상적으로 (100) 웨이퍼이기 때문에 밀봉뚜껑 웨이퍼(50)인 (110) 웨이퍼와 열팽창 계수가 동일하다. 따라서, 소자가 가공된 SOI 웨이퍼(10)와 밀봉뚜껑이 형성된 (110) 웨이퍼(50)를 진공 양극 접합(vacuum anodic bonding)하여 실장 경우에 웨이퍼 굽힘(wafer bowing)이 발생하지 않게 된다.A feature of the present invention is the anodic bending in a high vacuum atmosphere with a sealing lid 50 in which a microfabricated element on the surface 13 of the SOI wafer 10 is processed into a silicon wafer. In this case, the silicon wafer 50 has a property of being etched in a direction perpendicular to the surface, and the SOI wafer 10 and the thermal expansion coefficient should have the same physical properties. One example of a suitable silicon wafer 50 is a (110) wafer. This is because the (110) wafer is etched in a direction perpendicular to the surface according to crystallinity during wet etching. Therefore, when the through hole 53 and the cage 51 are etched, the degree of processing becomes high. In addition, since the surface 13 of the SOI wafer 10, that is, the silicon used as the processing layer is typically a (100) wafer, the coefficient of thermal expansion is the same as that of the (110) wafer which is the sealing lid wafer 50. Accordingly, wafer bowing is not generated in the case where the device is processed by vacuum anodic bonding between the SOI wafer 10 and the sealing lid (110) wafer 50 formed thereon.
이와 같은 표면 미세가공 소자의 기판단위 진공실장방법을 상세하게 설명하면 다음과 같다.Referring to the substrate unit vacuum mounting method of the surface microfabrication element in detail as follows.
먼저, SOI 웨이퍼(10)의 표면(13)에 특정한 기능을 하는 소자를 기판단위로 형성한다. 예컨데, 회전각속도를 측정하는 자이로스코프의 가동부를 반도체 소자를 제조하는 공정을 응용하여 제조한다. 이때, SOI 웨이퍼(10)는 특정 기능을 수행하는 소자가 형성되는 표면, 즉 가공층(13)과 가공층(13)을 베이스판(11)에 대해 절연시키는 절연층(12) 및 소자가 형성되는 가공층(13)을 지지하는 베이스판(11)으로 구성된다. 가공층(13)으로 사용되는 재질은 통상적으로 실리콘 웨이퍼로 (100) 웨이퍼가 사용된다. 도 2에서 (15)는 소자에서 특정 기능을 수행하는 가동부이다.First, an element having a specific function on the surface 13 of the SOI wafer 10 is formed in units of substrates. For example, the movable part of the gyroscope for measuring the rotational angular velocity is manufactured by applying a process for manufacturing a semiconductor device. At this time, the SOI wafer 10 is formed of a surface on which a device performing a specific function is formed, that is, an insulating layer 12 and a device that insulate the processing layer 13 and the processing layer 13 from the base plate 11. It consists of the base board 11 which supports the processed layer 13 to become. The material used for the processing layer 13 is typically a silicon wafer (100) wafer. In FIG. 2, reference numeral 15 denotes a movable part that performs a specific function in the device.
다음으로, 실리콘 웨이퍼를 사용하여 밀봉뚜껑(50)을 가공한다. 이때, 사용되는 실리콘 웨이퍼는 에칭가공에 의해 표면에 대해 수직방향으로 정확하게 가공될 수 있는 결정성을 갖고, 또한, SOI 웨이퍼(10)의 가공층(13) 재질과 동일한 열팽창 계수를 갖는 것이 필요하다. 이러한 실리콘 웨이퍼의 일예로서 (110) 웨이퍼를 사용하는 것이 바람직하다. Next, the sealing lid 50 is processed using a silicon wafer. At this time, the silicon wafer to be used must have crystallinity that can be accurately processed in the vertical direction with respect to the surface by etching, and also have the same coefficient of thermal expansion as the material of the processed layer 13 of the SOI wafer 10. . It is preferable to use a (110) wafer as an example of such a silicon wafer.
도 3에는 (110) 웨이퍼를 사용하여 밀봉뚜껑(50)을 가공하는 공정이 단면도로 도시되어 있다. 3 shows a cross sectional view of a process of processing a sealing lid 50 using a (110) wafer.
도면을 참조하면, 먼저, (110) 웨이퍼(50)의 양면을 폴리싱 가공하여 평탄하게 만든다(도 3a 참조). 그후, 상면에 소자의 가동부(도 2의 15 참조)가 움직일 수 있는 공간을 이루는 캐비티(51)를 형성한다. 이 캐비티(51)를 가공하는 일예는 다음과 같다. 우선, (110) 웨이퍼 상면에 감광물질(54)을 도포하고, 노광과 현상과정을 통해 캐비티(51)의 패턴을 형성한다. 그후 딥 아이씨피 에칭(deep ICP etching)을 통해 (110) 웨이퍼(50) 표면으로부터 일정 깊이 식각하여 캐비티(51)를 형성한다(도 3b 참조). 이어서, 캐비티 패턴을 형성했던 감광물질(54)을 제거하고 캐비티(51)가 형성된 웨이퍼(50)의 전면(全面)에 산화막(55)을 형성한다. 그후에 SOI 웨이퍼(10) 상에 형성된 소자에 전기적 결선을 위해 사용될 관통홀(53)이 형성될 자리의 산화막을 에칭하여 관통홀 패턴(56)을 만든다(도 3c 참조). 그뒤, 관통홀 패턴(56)이 형성된 (110) 웨이퍼(50)를 습식에칭하여 관통홀(53)을 가공한다(도 3d 참조). 이때, (110) 웨이퍼(50)는 결정성이 표면에 수직으로 형성되어 있기 때문에 습식에칭에 의해 표면에 수직인 관통홀의 가공이 용이하다. 이어서, 캐비티(51)가 형성된 웨이퍼(50)의 전면을 습식 산화하여 관통홀(53)의 내부에도 산화막(57)이 형성되도록 하면 밀봉뚜껑 웨이퍼(50)가 완료된다(도 3e 참조).Referring to the drawings, first, both surfaces of the (110) wafer 50 are polished and made flat (see FIG. 3A). Thereafter, a cavity 51 is formed on the upper surface to form a space in which the movable part (see 15 in FIG. 2) of the element can move. An example of processing the cavity 51 is as follows. First, the photosensitive material 54 is coated on the upper surface of the (110) wafer, and a pattern of the cavity 51 is formed through exposure and development. The cavity 51 is then formed by etching deep from the surface of the wafer 50 via deep ICP etching (see FIG. 3B). Subsequently, the photosensitive material 54 on which the cavity pattern is formed is removed, and the oxide film 55 is formed on the entire surface of the wafer 50 on which the cavity 51 is formed. Thereafter, the oxide film in the position where the through hole 53 to be used for electrical connection is formed in the element formed on the SOI wafer 10 is etched to form the through hole pattern 56 (see FIG. 3C). Thereafter, the (110) wafer 50 on which the through hole pattern 56 is formed is wet etched to process the through hole 53 (see FIG. 3D). At this time, since the (110) wafer 50 has crystallinity formed perpendicular to the surface, it is easy to process the through-hole perpendicular to the surface by wet etching. Subsequently, when the entire surface of the wafer 50 on which the cavity 51 is formed is wet oxidized to form the oxide film 57 inside the through hole 53, the sealing lid wafer 50 is completed (see FIG. 3E).
다음으로, 고도의 진공 분위기에서 소자가 형성된 SOI 웨이퍼(10)와 밀봉뚜껑이 형성된 (110) 웨이퍼(50)를 양극 접합한다. 이때, SOI 웨이퍼(10)의 가공층(13) 물질인 (100) 웨이퍼는 밀봉뚜껑의 (110) 웨이퍼(50)와 열팽창 계수가 동일하므로 양극 접합 후에 웨이퍼가 휘어지는 웨이퍼 굽힘이 발생하지 않게 된다. 이어서, 기판단위로 진공실장된 각 소자들을 다이싱(dicing) 공정을 통해 절단하면 표면 미세가공 소자의 가공이 완료된다.Next, the SOI wafer 10 in which the element is formed and the (110) wafer 50 in which the sealing lid is formed are anodic-bonded in a high vacuum atmosphere. At this time, the (100) wafer, which is the material of the processed layer 13 of the SOI wafer 10, has the same thermal expansion coefficient as that of the (110) wafer 50 of the sealing lid, so that the wafer bending after the anode bonding does not occur. Subsequently, when the elements vacuum mounted in the substrate unit are cut through a dicing process, the processing of the surface microfabrication element is completed.
이상에서 설명한 바와 같이 본 발명에 의한 표면 미세가공 소자의 기판단위 진공실장방법에 의하면, (110) 실리콘 웨이퍼를 사용하여 밀봉뚜껑을 제조하므로 양극 접합 후 열팽창 계수의 차이에 의해 발생하는 웨이퍼 굽힘이 발생하지 않게 된다.As described above, according to the substrate unit vacuum mounting method of the surface microfabrication device according to the present invention, since the sealing lid is manufactured using a (110) silicon wafer, wafer bending occurs due to a difference in thermal expansion coefficient after anode bonding. You will not.
또한, (110) 실리콘 웨이퍼는 에칭가공시 표면에 대해 수직으로 에칭되는 성질을 갖고 있기 때문에 관통홀과 캐비티 식각시 보다 가공치수가 정밀하고 산포가 적은 가공이 가능하다.In addition, since the (110) silicon wafer has a property of being vertically etched with respect to the surface during etching, processing with a smaller precision and less scatter than the through-hole and cavity etching is possible.
상기에서 설명한 바와 같이 본 발명에 의한 표면 미세가공 소자의 기판단위 진공실장방법에 의하면, 표면 미세가공 소자를 진공 분위기에서 양극 접합하여도 웨이퍼 굽힘이 발생하지 않게 된다.As described above, according to the substrate unit vacuum mounting method of the surface microfabrication device according to the present invention, wafer bending does not occur even when the surface microfabrication device is anodized in a vacuum atmosphere.
또한, 본 발명에 의한 표면 미세가공 소자의 기판단위 진공실장방법에 의하면, 밀봉뚜껑의 가공을 용이하고 보다 정확하게 할 수 있다.Further, according to the substrate unit vacuum mounting method of the surface microfabrication element according to the present invention, the sealing lid can be easily processed more accurately.
본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.The present invention is not limited to the above-described specific embodiments, and various modifications can be made by those skilled in the art without departing from the gist of the invention as claimed in the claims. Such changes are intended to fall within the scope of the claims.
도 1은 종래의 기판단위 진공실장방법에 의해 실장된 표면 미세가공 소자를 나타내 보인 단면도,1 is a cross-sectional view showing a surface microfabrication element mounted by a conventional substrate unit vacuum mounting method,
도 2는 본 발명에 의한 기판단위 진공실장방법에 의해 실장된 표면 미세가공소자를 나타내 보인 단면도,2 is a cross-sectional view showing a surface microfabricated device mounted by a substrate unit vacuum mounting method according to the present invention;
도 3a 내지 도 3e는 도 2의 밀봉뚜껑을 가공하는 공정순서를 나타내 보인 단면도이다.3A to 3E are cross-sectional views illustrating a process sequence of processing the sealing lid of FIG. 2.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10; SOI 웨이퍼 11: 베이스판10; SOI wafer 11: base plate
12; 절연층 13; 가공층12; Insulation layer 13; Processing layer
15; 가동부 50; 밀봉뚜껑15; Movable part 50; Sealing lid
51; 캐비티 53; 관통홀51; Cavity 53; Through hole
54; 감광물질 55; 산화막54; Photosensitive material 55; Oxide film
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20030006625A KR100491608B1 (en) | 2003-02-03 | 2003-02-03 | Wafer level vacuum packaging method for micro machined chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20030006625A KR100491608B1 (en) | 2003-02-03 | 2003-02-03 | Wafer level vacuum packaging method for micro machined chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040070516A KR20040070516A (en) | 2004-08-11 |
| KR100491608B1 true KR100491608B1 (en) | 2005-05-27 |
Family
ID=37358763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20030006625A KR100491608B1 (en) | 2003-02-03 | 2003-02-03 | Wafer level vacuum packaging method for micro machined chip |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100491608B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100643769B1 (en) * | 2005-07-15 | 2006-11-10 | 삼성전자주식회사 | Preparation method for a cap wafer using a soi wafer, fabricating mathod for a semiconductor chip using the cap wafer and the semiconductor chip fabricated by the same method |
| CN104003350B (en) * | 2014-05-15 | 2016-08-24 | 北京大学 | A kind of wafer-grade vacuum encapsulation method of body silicon resonance type pressure transducer |
| CN117049470A (en) * | 2023-08-18 | 2023-11-14 | 北京中科格励微科技有限公司 | MEMS device vacuum packaging method |
-
2003
- 2003-02-03 KR KR20030006625A patent/KR100491608B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040070516A (en) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100907514B1 (en) | Sensor device, sensor system and method of manufacturing the same | |
| KR100599124B1 (en) | Method for manufacturing floating structure | |
| US6445053B1 (en) | Micro-machined absolute pressure sensor | |
| TWI387065B (en) | Electronic device packages and methods of formation | |
| AU2001280660A1 (en) | Micro-machined absolute pressure sensor | |
| US7550778B2 (en) | System and method for providing access to an encapsulated device | |
| JP4548793B2 (en) | Semiconductor sensor device and manufacturing method thereof | |
| JP2008132587A (en) | Method of manufacturing wafer-level vacuum packaged device | |
| EP1433199B1 (en) | Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate | |
| TWI612010B (en) | Method of manufacturing a mems structure | |
| JP2010153406A (en) | Semiconductor device and method of manufacturing the same | |
| KR100661350B1 (en) | Mems devices package and method for manufacturing thereof | |
| KR100928761B1 (en) | Capacitance dynamic mass sensor and manufacturing method thereof | |
| KR100491608B1 (en) | Wafer level vacuum packaging method for micro machined chip | |
| JP2008177481A (en) | Semiconductor sensor device and manufacturing method therefor | |
| JP4464042B2 (en) | Mechanical microstructure and manufacturing method thereof | |
| KR100636823B1 (en) | Mems devices package and method for manufacturing thereof | |
| JP2010139313A (en) | Method of manufacturing sensor device | |
| KR100495007B1 (en) | Wafer level vacuum packaging method using Si wafer | |
| US6938487B2 (en) | Inertia sensor | |
| JP5139759B2 (en) | Semiconductor pressure sensor | |
| Tanaka et al. | Laterally stacked glass substrates with high density electrical feedthroughs | |
| CN111908418A (en) | High-uniformity large-mass-block MEMS structure and preparation method thereof | |
| KR100613604B1 (en) | Method Of Forming Floating Structure By SOI Wafer | |
| JP2002277338A (en) | Manufacturing method of pressure sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080312 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |