KR100491310B1 - Method for Preparing Metal Film for Semiconductor Interconnection - Google Patents
Method for Preparing Metal Film for Semiconductor Interconnection Download PDFInfo
- Publication number
- KR100491310B1 KR100491310B1 KR10-2003-0015227A KR20030015227A KR100491310B1 KR 100491310 B1 KR100491310 B1 KR 100491310B1 KR 20030015227 A KR20030015227 A KR 20030015227A KR 100491310 B1 KR100491310 B1 KR 100491310B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- copper
- metal film
- semiconductor
- thin film
- Prior art date
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16D—COUPLINGS FOR TRANSMITTING ROTATION; CLUTCHES; BRAKES
- F16D57/00—Liquid-resistance brakes; Brakes using the internal friction of fluids or fluid-like media, e.g. powders
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16D—COUPLINGS FOR TRANSMITTING ROTATION; CLUTCHES; BRAKES
- F16D2121/00—Type of actuator operation force
- F16D2121/02—Fluid pressure
- F16D2121/04—Fluid pressure acting on a piston-type actuator, e.g. for liquid pressure
Abstract
본 발명은 반도체 배선용 금속막 형성 방법 관한 것으로써,The present invention relates to a method for forming a metal film for semiconductor wiring,
보다 상세하게는, 본 발명에 따른 반도체 배선용 금속막 형성 방법은 확산 방지막 위에 시드층(Seed layer)이 형성된 반도체 기판을 마련하는 단계; 상기 반도체 기판을 첨가제를 포함하는 구리 전해 도금액에 넣고 환원 전위를 인가하여 반도체 기판의 표면 전체에 구리 박막을 형성하는 1차 전해 도금 단계; 첨가제를 포함하지 않는 상기 구리 전해 도금액에 넣고 환원 전위를 인가하여 구리 전해 도금을 실시함으로써, 불순물을 제거하고 구리 박막을 형성하는 2차 전해 도금 단계; 및 상기 반도체 기판을 열처리 함으로써 비저항을 낮추는 열처리 단계;를 포함하여 이루어지는 것을 특징으로 하는 반도체 배선용 금속막 형성 방법을 제공함으로써 금속 박막의 전해 도금시 사용되는 첨가제로 인한 금속 박막의 비저항 증가를 최소화 시키는 방법에 관한 것이다.More specifically, the method for forming a metal film for semiconductor wiring according to the present invention comprises the steps of: preparing a semiconductor substrate having a seed layer formed on the diffusion barrier; Placing the semiconductor substrate in a copper electrolytic plating solution containing an additive and applying a reduction potential to form a copper thin film on the entire surface of the semiconductor substrate; A second electroplating step of removing impurities and forming a copper thin film by performing copper electroplating by applying a reduction potential to the copper electrolytic plating solution containing no additives; And a heat treatment step of lowering a specific resistance by heat-treating the semiconductor substrate. A method of minimizing an increase in specific resistance of a metal thin film due to an additive used in electrolytic plating of a metal thin film by providing a method for forming a metal film for semiconductor wiring. It is about.
Description
본 발명은 반도체 배선용 금속막 형성방법 관한 것이다. 보다 상세하게는, 금속 박막의 전해 도금시 사용되는 첨가제로 인한 금속 박막의 비저항 증가를 최소화 시키는 방법에 관한 것이다. The present invention relates to a method for forming a metal film for semiconductor wiring. More specifically, the present invention relates to a method for minimizing the increase in specific resistance of a metal thin film due to an additive used in electrolytic plating of the metal thin film.
최근 반도체장치 중, 예컨대 메모리 집적회로장치에 있어서는 소형화나 고집적화가 현저해지고 있는 바, 이와 같은 고집적화 등에 따라 능동영역(기능영역) 및 그 능동영역에 대한 전극배선도 미세화 되고 있다. 즉, 일정한 크기의 반도체칩을 이용하여 그 반도체칩에 형성되는 능동영역의 수효가 증대될수록(능동영역이 미소화될수록) 이들 능동영역간을 접속시키는 전극배선도 필연적으로 미세화 된다거나 다층배선화되고 있다.Recently, miniaturization and high integration of semiconductor devices, for example, memory integrated circuit devices, have become remarkable. Due to such high integration, active regions (functional regions) and electrode wirings to the active regions are also miniaturized. That is, as the number of active regions formed on the semiconductor chip is increased by using a semiconductor chip of a constant size (the smaller the active region is), the electrode wirings connecting these active regions are inevitably miniaturized or multilayered.
상기한 반도체장치의 소형화에 의해 전극배선의 미세화가 진척됨에 따라 상기 전극배선에 요구되는 조건도 점점 더 엄격해지고 있다. 예컨데, 전압강화의 원인으로 되는 전기저항의 저저항화는 물론이고, 고전류밀도화에 따르는 일렉트로 마이그레이션 (Electro-migration)에 대한 내성, 각 능동영역 자체 내지 전극배선 션트부 등에서의 저항성 접촉과 절연막과의 밀착성등이 중요한 과제로 떠오르고 있다.As the miniaturization of the semiconductor device advances the miniaturization of the electrode wiring, the conditions required for the electrode wiring are becoming increasingly strict. For example, resistance to electro-migration caused by high current density as well as low resistance of electrical resistance that causes voltage increase, resistive contact and insulating film in each active region itself or electrode wiring shunt portion, etc. Adhesion is emerging as an important issue.
반도체기판 위에 배선회로를 형성하기 위한 금속재료로서는 알루미늄 또는 알루미늄 합금이 일반적으로 사용되고 있으나, 반도체에서 집적도를 높이기 위해 선폭은 점점 감소하게 되었고, 좁은 선폭에서 필요한 만큼의 전기전도도를 확보하기 위해 알루미늄을 대체할 물질로 구리가 떠오르게 되었다. 구리는 알루미늄에 비해 비저항이 40% 가까이 낮기 때문에 좁은 선폭에서 저항-축전 지연(RC delay)를 감소시키는데 탁월하며 집적회로를 보다 빠르게 동작하는 것을 가능하게 한다. 또한, 전기 이동에 대한 저항성(electromigration resistance)이 좋기 때문에 소자 내에서의 금속 회로의 단락을 줄일 수 있어 알루미늄을 대신하여 0.18㎛이하의 소자에서 그 사용 가능성을 인정받고 있다. Aluminum or aluminum alloy is generally used as a metal material for forming a wiring circuit on a semiconductor substrate. However, in order to increase the degree of integration in semiconductors, line widths are gradually reduced, and aluminum is replaced to secure as much electrical conductivity as necessary at narrow line widths. Copper came to mind. Copper is nearly 40% lower in resistivity than aluminum, which is excellent for reducing resistance-to-RC delay at narrow line widths and enables faster operation of integrated circuits. In addition, since the electromigration resistance is good, short circuit of the metal circuit in the device can be reduced, and the use possibility of the device of 0.18 µm or less in place of aluminum is recognized.
그러나 구리는 지금까지 알려진 화학기상증착(Chemical Vapor Deposition)방법이나 물리기상증착(Physical Vapor Deposition)방법으로는 구리의 낮은 비저항 특성을 살려서 증착시킬 수 없기 때문에 전해 도금(Electroplating)방법이 대안으로 제시되었다. 전해 도금 방법에서는 박막의 표면성질을 개선하거나 증착속도를 조절하기 위해 첨가제(Additive)를 이용하게 되는데 일부 첨가제는 도금 용액내에서 해리되어, 전해 도금시 원하지 않는 부반응을 일으키거나 박막내에 증착되기도 하여 비저항증가와 같은 박막의 특성을 좋지 않게 만드는 단점이 있다.However, electroplating has been suggested as an alternative because copper cannot be deposited by the known chemical vapor deposition method or the physical vapor deposition method. . In the electrolytic plating method, an additive is used to improve the surface quality of the thin film or to control the deposition rate. Some additives dissociate in the plating solution, causing unwanted side reactions or depositing in the thin film. There are drawbacks that make the properties of the thin film such as increase poor.
이에 본 발명은 앞서 설명한 바와 같은 종래 기술의 문제점을 더욱 효율적으로 해결하기 위하여 제공된 것으로써,Accordingly, the present invention is provided to more efficiently solve the problems of the prior art as described above,
본 발명의 목적은 전해 도금을 이용하여 금속 반도체 배선을 형성하는데 있어서 첨가제에 효과를 얻어냄과 동시에 금속의 비저항 증가를 최소화시키는 반도체 배선용 금속막 형성방법을 제공하기 위한 것이다. SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a metal film for semiconductor wiring, which achieves an effect on additives in forming a metal semiconductor wiring using electroplating and minimizes an increase in specific resistance of the metal.
상기 목적 및 기타 목적들은 하기에 설명되는 본 발명에 의하여 모두 달성될 수 있다.The above and other objects can be achieved by the present invention described below.
상기한 목적을 달성하기 위하여, 확산 방지막 위에 시드층(Seed layer)이 형성된 반도체 기판을 마련하는 단계; 상기 반도체 기판을 첨가제를 포함하는 구리 전해 도금액에 넣고 환원 전위를 인가하여 반도체 기판의 표면 전체에 구리 박막을 형성하는 1차 전해 도금 단계; 첨가제를 포함하지 않는 상기 구리 전해 도금액에 넣고 환원 전위를 인가하여 구리 전해 도금을 실시함으로써, 불순물을 제거하고 구리 박막을 형성하는 2차 전해 도금 단계; 및 상기 반도체 기판을 열처리 함으로써 비저항을 낮추는 열처리 단계;를 포함하여 이루어지는 것을 특징으로 하는 반도체 배선용 금속막 형성 방법을 제공한다.In order to achieve the above object, providing a semiconductor substrate having a seed layer (Seed layer) formed on the diffusion barrier; Placing the semiconductor substrate in a copper electrolytic plating solution containing an additive and applying a reduction potential to form a copper thin film on the entire surface of the semiconductor substrate; A second electroplating step of removing impurities and forming a copper thin film by performing copper electroplating by applying a reduction potential to the copper electrolytic plating solution containing no additives; And a heat treatment step of lowering a specific resistance by heat-treating the semiconductor substrate.
상기 열처리 단계가 기판을 질소 분위기에서 열처리할 수 있다.The heat treatment step may heat the substrate in a nitrogen atmosphere.
상기 열처리시 열처리 온도가 100℃ ~ 700℃일 수 있다.The heat treatment temperature during the heat treatment may be 100 ℃ ~ 700 ℃.
상기 열처리시 열처리 시간이 30초 ~ 4000초일 수 있다.The heat treatment time during the heat treatment may be 30 seconds to 4000 seconds.
상기 구리 전해 도금액은 H2SO4가 0.05 내지 5.00몰농도, CuSO4가 0.01 내지 3.0몰농도로 첨가하여 혼합하여 이루어지며, 18℃ ~ 100℃의 온도로 유지될 수 있다.The copper electrolytic plating solution is made by mixing H 2 SO 4 is added by 0.05 to 5.00 molar concentration, CuSO 4 is added by 0.01 to 3.0 molar concentration, it can be maintained at a temperature of 18 ℃ ~ 100 ℃.
상기 환원 전위는 표준 감홍 전극을 기준으로 -0.1V ~ -0.4V일 수 있다.The reduction potential may be -0.1V to -0.4V based on the standard deep red electrode.
상기 첨가제는 티오우레아(Thiourea)를 비롯한, 전해 도금 내에 해리되어 증착시 박막 내에 금속과 함께 증착되는 첨가제를 포함할 수 있다.The additive may include an additive which is dissociated in the electrolytic plating and deposited together with the metal in the thin film upon deposition, including Thiourea.
본 발명에 따른 상기의 방법에 의해 제조되는 반도체 배선용 금속막을 제공한다.Provided is a metal film for semiconductor wiring manufactured by the above method according to the present invention.
이하, 본 발명에 대하여 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다. Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.
[실시예]EXAMPLE
도 1은 본 발명의 반도체 배선용 금속막 형성 방법에 따라 반도체 기판에 구리 박막이 형성되는 것을 나타내기 위한 개략도이다.1 is a schematic view showing that a copper thin film is formed on a semiconductor substrate according to the method for forming a metal film for semiconductor wiring according to the present invention.
도 1을 참조하면, 먼저, 본 발명의 반도체 배선용 금속막 형성 방법에 따라 반도체 기판을 마련하였다. 이때, 반도체 기판으로서는 실리콘 웨이퍼 상에 구리 이온의 확산을 방지하는 질화티타늄/티타늄의 확산 장벽층이 형성된 것을 마련하였다. Referring to FIG. 1, first, a semiconductor substrate was prepared according to the method for forming a metal film for semiconductor wiring of the present invention. At this time, as a semiconductor substrate, what provided the diffusion barrier layer of titanium nitride / titanium which prevents the diffusion of copper ions on the silicon wafer was provided.
이어서, 전해 도금시 전기가 흐르는 통로 역할을 하는 시드층(Seed Layer)을 물리기상증착(Physical Vapor Deposition)방법 방법을 통해 형성시켰다.Subsequently, a seed layer serving as a passage through which electricity flows during electroplating was formed by a physical vapor deposition method.
이어서, 구리 전해 도금액에 마련된 반도체 기판을 침지시키고 표준 감홍 전극(Saturated calomel electrode, SCE)을 기준으로 환원 전위 -0.4V를 인가함으로써, 구리를 증착하게 되는 1차 구리 전해 도금을 실시하였다. 이때 표면 거칠기를 개선하기 위해 첨가제가 첨가되는데, 본 실시예에서는 티오우레아(Thiourea)가 이용되었다. 티오우레아가 첨가될 경우 구리 박막에는 약간의 황과 산소가 포함되어 있음을 AES분석을 통해서 확인할 수 있었다 (도 2a).Subsequently, primary copper electroplating was performed to deposit copper by immersing the semiconductor substrate provided in the copper electrolytic plating solution and applying a reduction potential of -0.4 V based on a standard caloric electrode (SCE). At this time, an additive is added to improve surface roughness, and in this embodiment, thiourea was used. When thiourea was added, it could be confirmed through AES analysis that the copper thin film contained some sulfur and oxygen (FIG. 2A).
다음 단계에서는 박막내 포함된 황과 산소와 같은 불순물을 제거하기 위해, 동일한 도금 용액 속에 불순물의 원인이 되는 첨가제만 포함하지 않는 용액 내에서 동일한 환원전위를 인가하여 2차 전해 도금을 실시했으며, 박막내 불순물들이 전기화학적 반응에 의해 금속으로 치환되어 순수한 박막으로 전이되는 것을 확인하였다 (도2b).In the next step, in order to remove impurities such as sulfur and oxygen contained in the thin film, the second electroplating was performed by applying the same reduction potential in a solution containing only additives that cause impurities in the same plating solution. It was confirmed that the impurities in the metal were replaced by a metal by an electrochemical reaction and transferred to a pure thin film (FIG. 2B).
이때, 구리 전해 도금액은 H2SO4가 0.05몰농도 내지 5.0몰농로 포함될 수 있으며 더욱 바람직하게는 1.0몰농도 내지 3몰농도로 첨가될 수 있으며 CuSO4는 0.01몰농도 내지 3몰농도로 포함될 수 있으며 더욱 바람직하게는 0.05몰농도 내지 1몰농도로 첨가될 수 있다. H2SO4가 0.05몰 이하일때는 그 효과를 기대하기 어렵고, 5.0몰농도 이상일때는 저항이 급상승하는 현상이 야기되었으며, CuSO4가 0.01몰농도 이하일때는 그 효과를 기대하기 어렵고, 3몰농도 이상일때는 역시 저항이 급상하는 현상이 야기되었다. 본 발명에 따른 실시예에서는 구리 전해도금액이 1.0몰농도의 H2SO4 및 0.05몰농도의 CuSO4을 혼합하여 이루어졌으며, 18℃ ~ 100℃의 온도로 유지하는 데 대체로 상온에서 이루어졌다.At this time, the copper electrolytic plating solution may be included in the H 2 SO 4 is 0.05 mol concentration to 5.0 mol concentration, more preferably may be added in 1.0 mol concentration to 3 mol concentration, CuSO 4 may be included in 0.01 mol concentration to 3 mol concentration. And more preferably from 0.05 molar concentration to 1 molar concentration. H 2 SO 4 are difficult to expect the effect, when 0.05 moles or less, 5.0 molar or greater when was caused a phenomenon that the resistance is rising, CuSO When less than 4 0.01 molar concentration is difficult to expect the effect, three molar concentration than when Also, a sharp rise in resistance was caused. In the embodiment according to the present invention, the copper electrolytic plating solution was made by mixing 1.0 mol concentration of H 2 SO 4 and 0.05 mol concentration of CuSO 4 , and was generally maintained at room temperature to maintain the temperature of 18 ° C. to 100 ° C.
상기 박복단계는 3회이상 수차례 시행할 수 있다.The boxing step may be performed three or more times.
도 3에서는 열처리 후의 비저항 감소를 보여준다. 첨가제를 포함하지 않는 용액에서 400초 동안 전해 도금한 기판은 대조군으로 준비되었으며, 첨가제(Thiourea)를 포함하는 도금 용액에서 100초 증착하는 단계, 첨가제를 포함하지 않는 도금 용액에서 100초 증착하는 단계를 각각 2회 거친 시편이 실험군으로 준비되었다. 도 3에서와 같이, 열처리전 실험군의 비저항은 대조군에 비해 1.5 배 가량 높았음을 알 수 있었으나 열처리 후에는 거의 같아짐을 알 수 있었다.3 shows the decrease in specific resistance after heat treatment. The substrate electrolytically plated for 400 seconds in a solution containing no additives was prepared as a control, followed by 100 seconds of deposition in a plating solution containing an additive (Thiourea), and 100 seconds of deposition in a plating solution containing no additives. Two rough specimens each were prepared for the experimental group. As shown in Figure 3, the specific resistance of the experimental group before heat treatment was found to be about 1.5 times higher than the control group, but after the heat treatment was found to be almost the same.
이때, 열처리 조건은 400℃의 온도에서 30분간, 20 torr의 질소 분위기에서 이루어진다. At this time, the heat treatment condition is carried out in a nitrogen atmosphere of 20 torr for 30 minutes at a temperature of 400 ℃.
그러므로, 본 발명에 따라 금속 박막 형성시 불순물로 작용할 수 있는 첨가제도 제약없이 이용할 수 있으며, 금속 박막의 비저항도 상기의 단계를 거친 후 열처리를 하면 첨가제를 이용하지 않고 형성된 금속막과 같이 낮게 유지될 수 있다.Therefore, according to the present invention, an additive which may act as an impurity when forming a metal thin film may be used without limitation, and the specific resistance of the metal thin film may be kept as low as the metal film formed without using an additive when the heat treatment is performed after the above steps. Can be.
상술한 바와 같이 본 발명에 의하면, 반도체 배선용으로서 구리 박막을 전해 도금으로 형성하는 데 있어서, 불순물로서 작용하는 첨가제도, 이후 첨가제가 포함되지 않은 도금 용액에서 증착 과정을 거침으로써 제거될 수 있으므로, 제약없이 이용할 수 있다.As described above, according to the present invention, in forming a copper thin film by electroplating for semiconductor wiring, an additive which acts as an impurity can also be removed by undergoing a deposition process in a plating solution containing no additive, Available without
또한, 본 발명에 따른 반도체 배선용 금속막에 열처리 공정을 더 실시하는 것으로 인해 금속막의 비저항 특성은 첨가제를 이용하지 않은 금속 박막의 비저항과 유사하게 유지될 수 있음으로써, 반도체 배선의 품질 향상되어 반도체 산업 발전에 지대한 기여를 할 수 있다.In addition, by further performing a heat treatment process on the metal film for semiconductor wiring according to the present invention, the resistivity of the metal film can be maintained similarly to the resistivity of the metal thin film without using an additive, thereby improving the quality of the semiconductor wiring and the semiconductor industry. Can make a significant contribution to development.
상기에서 본 발명은 기재된 구체예를 중심으로 상세히 설명되었지만, 본 발명의 범주 및 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.While the invention has been described in detail above with reference to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the scope and spirit of the invention, and such modifications and variations fall within the scope of the appended claims. It is also natural.
도 1은 본 발명의 반도체 배선용 금속막 형성 방법에 따라 반도체 기판에 구리 박막이 형성되는 것을 나타내는 개략도이다.1 is a schematic view showing that a copper thin film is formed on a semiconductor substrate according to the method for forming a metal film for semiconductor wiring of the present invention.
도 2a 및 2b는 본 발명의 반도체 배선용 금속막 형성 방법에 따라 구리 박막내에 불순물의 양이 감소되는 것을 나타내는 그래프이다 (도2a는 첨가제를 포함하지 않는 전해 도금 용액 내에서 400초 동안 형성된 박막의 AES 분석을 나타내며 도2b는 첨가제를 포함하는 전해 도금 용액내에서 100초, 첨가제를 포함하지 않는 전해 도금 용액내에서 100초동안, 각각 2회로 형성된 박막을 나타내었다)2A and 2B are graphs showing that the amount of impurities in a copper thin film is reduced according to the method for forming a metal film for semiconductor wiring of the present invention (FIG. 2A is an AES of a thin film formed for 400 seconds in an electrolytic plating solution containing no additives). 2b shows thin films formed twice in 100 seconds in an electrolytic plating solution containing an additive and 100 seconds in an electroplating solution containing no additives).
도 3은 본 발명의 반도체 배선용 금속막 형성 방법에 따라 구리 박막이 형성된 반도체 기판이 열처리에 따라 비저항이 감소되는 것을 나타내는 그래프이다.3 is a graph showing that a resistivity decreases with heat treatment of a semiconductor substrate on which a copper thin film is formed according to the method for forming a metal film for semiconductor wiring according to the present invention.
* 도면의 주요 부분에 대한 참조번호의 설명 * Explanation of reference numbers for the main parts of the drawings
110: 실리콘 웨이퍼 120, 130: 확산 장벽층110: silicon wafer 120, 130: diffusion barrier layer
140: 구리 시드층(Seed Layer) 140: copper seed layer
150: 첨가제를 포함하는 전해 도금 용액 내에서 형성된 박막150: a thin film formed in an electrolytic plating solution containing an additive
160: 첨가제를 포함하지 않는 전해 도금 용액 내에서 형성된 박막160: thin film formed in the electrolytic plating solution containing no additives
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0015227A KR100491310B1 (en) | 2003-03-11 | 2003-03-11 | Method for Preparing Metal Film for Semiconductor Interconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0015227A KR100491310B1 (en) | 2003-03-11 | 2003-03-11 | Method for Preparing Metal Film for Semiconductor Interconnection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040080465A KR20040080465A (en) | 2004-09-20 |
| KR100491310B1 true KR100491310B1 (en) | 2005-05-24 |
Family
ID=37365104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0015227A KR100491310B1 (en) | 2003-03-11 | 2003-03-11 | Method for Preparing Metal Film for Semiconductor Interconnection |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100491310B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101141923B1 (en) * | 2009-12-28 | 2012-05-07 | 한밭대학교 산학협력단 | Method for fabricating metal layer using by double electroplating and metal layer fabricated by the same |
| KR101960466B1 (en) * | 2010-08-13 | 2019-03-21 | 삼성전자주식회사 | Conductive paste and electronic device and solar cell including an electrode formed using the conductive paste |
-
2003
- 2003-03-11 KR KR10-2003-0015227A patent/KR100491310B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040080465A (en) | 2004-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6290833B1 (en) | Method for electrolytically depositing copper on a semiconductor workpiece | |
| JP5203602B2 (en) | Method for direct electroplating of copper onto a non-copper plateable layer | |
| US7405157B1 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
| US6323128B1 (en) | Method for forming Co-W-P-Au films | |
| US9805976B2 (en) | Co or Ni and Cu integration for small and large features in integrated circuits | |
| US6638410B2 (en) | Apparatus and method for electrolytically depositing copper on a semiconductor workpiece | |
| US6740221B2 (en) | Method of forming copper interconnects | |
| US7338908B1 (en) | Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage | |
| US6495453B1 (en) | Method for improving the quality of a metal layer deposited from a plating bath | |
| US20070054488A1 (en) | Low resistance and reliable copper interconnects by variable doping | |
| US20060001160A1 (en) | Surface treatment of metal interconnect lines | |
| US6784104B2 (en) | Method for improved cu electroplating in integrated circuit fabrication | |
| KR100491310B1 (en) | Method for Preparing Metal Film for Semiconductor Interconnection | |
| JP3643533B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20060189131A1 (en) | Composition and process for element displacement metal passivation | |
| KR100701673B1 (en) | METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE | |
| KR100456259B1 (en) | Method of forming a copper wiring in a semiconductor device | |
| US20080264774A1 (en) | Method for electrochemically depositing metal onto a microelectronic workpiece | |
| JP4937437B2 (en) | Method for improving the properties of metal layers deposited from plating baths | |
| KR20020089777A (en) | method for forming Cu line of semiconductor device | |
| KR20030095005A (en) | Fabricating Method of Matal Film for Semiconductor Interconnection | |
| JP2004197169A (en) | Method for forming copper electric wiring on substrate | |
| KR20050122628A (en) | Method of forming copper wiring in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110511 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |