KR100485872B1 - Printed Circuit Board and Manufacturing Method of Jumper therefor - Google Patents
Printed Circuit Board and Manufacturing Method of Jumper therefor Download PDFInfo
- Publication number
- KR100485872B1 KR100485872B1 KR10-2002-0044794A KR20020044794A KR100485872B1 KR 100485872 B1 KR100485872 B1 KR 100485872B1 KR 20020044794 A KR20020044794 A KR 20020044794A KR 100485872 B1 KR100485872 B1 KR 100485872B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring layer
- jumper
- printed circuit
- circuit board
- wire
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10363—Jumpers, i.e. non-printed cross-over connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 인쇄회로기판 및 배선층을 연결시키는 점퍼의 형성 방법에 관한 것으로서, 더욱 상세하게는 배선층이 서로 교차되는 영역에 있어서, Al-와이어가 점퍼로서 사용되도록 단선된 배선층의 솔더 랜드에 와이어 본딩함으로써, 인쇄회로기판에는 점퍼 가이드 홈을 형성시키지 않도록 한 것이다. The present invention relates to a method of forming a jumper for connecting a printed circuit board and a wiring layer, and more particularly, in a region where the wiring layers intersect with each other, by wire bonding to a solder land of a wiring layer in which the Al-wire is used as a jumper. The jumper guide groove is not formed in the printed circuit board.
본 발명에 따른 인쇄회로기판은 인쇄 등의 방식으로 도전성 물질을 이용하여 절연기판상에 배선층을 형성하고 그 상부에 절연막을 도포한 후 서로 교차되는 배선층, 즉 일측 배선층과 이를 가로지르는 타측 배선층 영역에서 상기 일측 배선층에 대하여 타측 배선층을 단선시켜 그 선단 부분에만 도전성 물질을 노출시켜 솔더 랜드들을 형성한다. In the printed circuit board according to the present invention, a wiring layer is formed on an insulating substrate by using a conductive material, such as printing, and an insulating film is applied on the wiring layer, that is, in the wiring layer intersecting with each other, that is, in one wiring layer and the other wiring layer region crossing the same. Solder lands are formed by disconnecting the other wiring layer with respect to the one wiring layer and exposing a conductive material only to a tip portion thereof.
이 때, 상기 솔더 랜드들 상에는 인쇄회로기판을 관통하는 점퍼 가이드 홈이 형성되지 않는다.At this time, a jumper guide groove penetrating the printed circuit board is not formed on the solder lands.
그리고, 상기 솔더 랜드들은 점퍼로서, Al-와이어가 와이어 본딩됨으로써 전기적으로 서로 연결된다. The solder lands are jumpers, and the Al-wires are electrically connected to each other by wire bonding.
Description
본 발명은 인쇄회로기판 및 이에 형성되는 점퍼에 관한 것으로서, 더욱 상세하게는 점퍼 가이드 홈을 형성하지 않은 인쇄회로기판과, 상기 기판면에 형성되는 다층 배선을 용이하게 전기적으로 연결할 뿐만 아니라, 연결시 요구되는 공간과 면적을 최소화할 수 있는 점퍼에 관한 것이다. The present invention relates to a printed circuit board and a jumper formed therein, and more particularly, to a printed circuit board without a jumper guide groove and a multi-layered wiring formed on the surface of the board, as well as to easily and electrically connected. A jumper that can minimize the required space and area.
통상적으로, 각종 전자기기에 사용되는 인쇄회로기판(Printed Circuit Board, PCB)(1)은, 도 1에서 보여지는 바와 같이, 유리 또는 합성수지등으로 형성된 절연기판에, 회로 설계에 의해 각 부품을 연결시킬 수 있도록 동박과 같은 도전성 물질을 이용해 인쇄방식으로 배선층(11a, 11b)을 형성한 후, 배선층 이외의 부분을 제거하고, 상기 배선층 상에 절연막(12)을 도포한 후 소자 등의 부품 실장영역에는 레이저등으로 상기 절연막을 제거하여 동박이 드러난 솔더 랜드(13)를 형성한 것이다. In general, a printed circuit board (PCB) 1 used in various electronic devices, as shown in FIG. 1, connects each component by a circuit design to an insulated substrate formed of glass or synthetic resin or the like. After forming the wiring layers 11a and 11b by a printing method using a conductive material such as copper foil, the portions other than the wiring layer are removed, and the insulating film 12 is coated on the wiring layer, and then the component mounting area such as an element. In this case, the solder land 13 in which copper foil is exposed is formed by removing the insulating film with a laser or the like.
이 후, 인쇄회로기판(1)상에 집적회로 소자 등의 부품을 부착한 다음 납땜 등의 방법으로 부품과 기판을 연결하면, 실장된 부품의 전기적 연결이 이루어어진다. Thereafter, after attaching a component such as an integrated circuit device on the printed circuit board 1 and then connecting the component and the substrate by soldering or the like, electrical connection of the mounted component is achieved.
이와 같은, 인쇄회로기판(1)은 한쪽면만 도체 회로를 구성한 단면 인쇄회로기판(SINGLE-SIDE PRINTED CIRCUIT BOARD)과, 양쪽면에 도체 회로를 구성한 양면 인쇄회로기판(DOUBLE(BOTH)-SIDE PRINTED CIRCUIT BOARD) 및 인쇄회로기판을 다수층 적층시켜 연결한 다층 인쇄회로기판 등으로 대별된다. Such a printed circuit board 1 has a single-side printed circuit board (SINGLE-SIDE PRINTED CIRCUIT BOARD) having only one side of the conductor circuit and a double-sided printed circuit board (DOUBLE (BOTH) -SIDE PRINTED CIRCUIT) having the conductor circuit on both sides. Board) and a printed circuit board, and are classified into a multilayer printed circuit board and the like connected by stacking a plurality of layers.
단면 인쇄회로기판은 제작이 용이하고 그 제작 비용도 저렴하나, 집적회로 소자를 순차적으로 연결할 수 있도록 배선층을 형성할 수 없는 경우 배선층이 서로 교차되는 영역이 발생하게 된다. Single-sided printed circuit boards are easy to manufacture and low in manufacturing cost, but when wiring layers cannot be formed to sequentially connect integrated circuit devices, areas where the wiring layers cross each other are generated.
상기 배선층이 서로 교차되는 영역에 있어서, 전기적 단선없이 배선층이 각각 형성되어야 하기 때문에 그 공정상의 문제로 인하여 인쇄회로기판을 양면으로 사용하거나 또는 다층으로 적층시켜 사용하기도 하지만, 단면 설계시 전자기기의 구성이 점점 더 복잡해짐에 따라 배선층이 교차되는 영역이 발생될 수 밖에 없다. In the area where the wiring layers cross each other, since the wiring layers must be formed without electrical disconnection, the printed circuit board may be used on both sides or laminated in multiple layers due to the process problems. As this complexity becomes more complicated, the area where the wiring layer intersects is generated.
도 1과 같은 배선층의 교차 영역은, 일측 배선층(11a)을 가로지르는 타측 배선층(11b)을 상기 일측 배선층 양측에서 단선시켜, 그 선단의 동박을 노출시킴으로써 솔더 랜드(13)를 형성하고 상기 솔더 랜드 부분들상에 절연 기판을 관통하는 점퍼 가이드 홈(14)을 각각 형성한다. In the intersecting area of the wiring layer as shown in FIG. 1, the other wiring layer 11b crossing the one wiring layer 11a is disconnected at both sides of the one wiring layer, and the copper foil at the tip is exposed to form the solder land 13 to form the solder land. Jumper guide grooves 14 penetrating the insulating substrate are formed on the portions, respectively.
이 후, 상기 점퍼 가이드 홈(14)을 통해, 도 2와 같이, 점퍼(Jumper)(15)를 삽입한 후 그 단부들을 솔더 랜드상에 솔더링함으로써 타측 배선층(11b)을 일측 배선층과의 쇼트없이 전기적으로 연결한다. Thereafter, through the jumper guide groove 14, as shown in FIG. 2, a jumper 15 is inserted and the ends are soldered onto solder lands so that the other wiring layer 11b is not shorted with the one wiring layer. Connect electrically.
이와 같은, 점퍼(Jumper)는 일반적으로 점퍼와이어 자동삽입장치등에 의해 인쇄회로기판(1)상에 장착되는데, 이는 와이어를 소정 길이로 절단하고, 와이어의 선단을 고정시킨 상태에서 포머에 의하여 ㄷ자형으로 절곡시킨 후, 절곡된 끝단을 가이드 홈(14)에 삽입하여, 솔더 랜드(13)에 솔더링시키는 방법으로 형성된다. Such a jumper is generally mounted on the printed circuit board 1 by a jumper wire automatic inserting device, etc., which cuts the wire into a predetermined length and fixes the wire by the former in a state where the tip of the wire is fixed. After bending, the bent end is inserted into the guide groove 14 and formed by soldering the solder land 13.
그러나, 종래 점퍼를 사용하여 교차되는 배선층을 연결하는 방법에 있어서, 각각의 점퍼를 ㄷ자형으로 포밍하여야 하기 때문에 작업 공수가 증가된다. However, in the conventional method of connecting the intersecting wiring layers using jumpers, the number of workings is increased because each jumper must be formed in a U shape.
그리고, 별도의 점퍼와이어 자동삽입장치등을 사용하더라도, 배선층의 교차 영역에서 배선층이 다수개의 평행한 배선층과 교차하는 경우, 단선되는 배선층의 솔더 랜드사이의 간격이 넓어지고 이를 전기적으로 연결하기 위한 점퍼의 길이 및 절곡 위치도 달라지기 때문에 이를 장치에서 재설정하여야 하므로 작업시간이 길어진다. In addition, even if a separate jumper wire automatic insertion device is used, when the wiring layer intersects a plurality of parallel wiring layers in the intersecting area of the wiring layer, a gap between the solder lands of the wiring layers to be disconnected becomes wider and a jumper for electrically connecting them. Since the length and the bending position of the part are also different, it must be reset in the device, which increases the working time.
또한, 점퍼 와이어의 직경이 굵고 절곡된 선단의 길이가 길기 때문에 인쇄회로기판상의 솔더링부가 크게 형성되어 인쇄회로기판의 부피가 커지므로 이를 소형화된 전자제품에 적용할 수 없게 되며, 이러한 문제점을 개선하기 위하여 점퍼를 부품 설치면에 설치하게 되면, 전자기 부품이 설치되는 부품설치면의 설치 공간이 한정되어 있기 때문에 점퍼설치가 용이하지 않다. In addition, since the diameter of the jumper wire is long and the length of the bent tip is long, the soldering portion on the printed circuit board is large and the volume of the printed circuit board becomes large, so that it cannot be applied to miniaturized electronic products. For this reason, when the jumper is installed on the component installation surface, the installation of the jumper is not easy because the installation space of the component installation surface on which the electromagnetic components are installed is limited.
또, 점퍼를 소형으로 가공하는 것이 용이하지 않으므로, 회로 패턴의 설계시 점퍼의 최소 형성 가능한 길이를 고려하여 교차되는 배선층의 회로 패턴을 설정하여야 하기 때문에 회로 패턴 설계가 용이하지 않다. In addition, since it is not easy to process the jumper compactly, the circuit pattern design is not easy because the circuit pattern of the wiring layer to be crossed must be set in consideration of the minimum possible length of the jumper when designing the circuit pattern.
이와 달리, 교차되는 배선층이 간격이 매우 좁아지는 경우 종래 점퍼로는 근거리 다중 본딩이 불가능하다. On the other hand, when the intersecting wiring layers become very narrow in distance, short-range multiple bonding is impossible with conventional jumpers.
한편, 상기와 같은 점퍼가 사용되기 위해서는 인쇄회로기판에 점퍼 가이드 홈이 소정 위치에 정확하게 형성되어야 하므로 복잡한 배선망을 갖고 있는 인쇄회로기판상에서 그 공정이 용이하지 않으며, 전기 드릴 등을 사용하여 구멍을 뚫는 기계적 작업을 거치기 때문에 작업공수가 증가된다. On the other hand, in order to use the jumper as described above, the jumper guide groove must be accurately formed at a predetermined position on the printed circuit board. Therefore, the process is not easy on a printed circuit board having a complicated wiring network. The man-hour is increased due to the mechanical work being carried out.
상기와 같은 문제점을 해결하기 위한, 본 발명의 목적은 인쇄회로기판에 형성된 배선층의 교차부에 있어서 와이어 본딩에 의해 단선된 배선층을 연결함으로써, 배선층사이의 쇼트 없이, 배선층을 각각 전기적으로 용이하게 연결하는데 있다. In order to solve the above problems, an object of the present invention is to connect the wiring layers disconnected by wire bonding at the intersections of the wiring layers formed on the printed circuit board, so that the wiring layers are electrically connected to each other easily without a short between the wiring layers. It is.
나아가, 본 발명의 다른 목적은 와이어 본딩에 의해 점퍼를 형성함으로써, 안정적인 배선층의 전기적 접속을 보장하고, 근거리 다중 본딩이 가능하게 하는데 있다. Furthermore, another object of the present invention is to form a jumper by wire bonding, to ensure electrical connection of a stable wiring layer, and to enable short-range multiple bonding.
더 나아가, 본 발명의 또 다른 목적은 점퍼 형성 공간을 최소화하여 소형 전자제품에 적합한 인쇄회로기판을 제공하는데 있다.Furthermore, another object of the present invention is to provide a printed circuit board suitable for small electronic products by minimizing a jumper forming space.
더 나아가, 본 발명의 다른 목적은 인쇄회로기판에 점퍼 가이드 홈을 형성하지 않음으로써 작업공수를 감소시키고, 회로 패턴 설계를 용이하게 하는데 있다. Furthermore, another object of the present invention is to reduce the number of work and facilitate the circuit pattern design by not forming a jumper guide groove in the printed circuit board.
이를 위하여 본 발명에 따른 인쇄회로기판은 인쇄 등의 방식으로 도전성 물질을 이용하여 절연기판상에 배선층을 형성하고 그 상부에 절연막을 도포한 후 서로 교차되는 배선층, 즉 일측 배선층과 이를 가로지르는 타측 배선층 영역에서 상기 일측 배선층에 대하여 타측 배선층을 단선시켜 그 선단 부분에만 도전성 물질을 노출시켜 솔더 랜드들을 형성한 인쇄회로기판에 있어서, 상기 솔더 랜드들 상에는 상기 인쇄회로기판을 관통하는 각각의 점퍼 가이드 홈이 형성되지 않는 것을 특징으로 한다. To this end, a printed circuit board according to the present invention uses a conductive material to form a wiring layer on an insulating substrate by using a printing method, and then applies an insulating film on the wiring layer, that is, the wiring layer intersecting with each other, that is, one wiring layer and the other wiring layer crossing the same. In a printed circuit board in which solder lands are formed by disconnecting the other wiring layer with respect to the one wiring layer in the region and exposing a conductive material only to a tip portion thereof, each jumper guide groove penetrating the printed circuit board is formed on the solder lands. It is characterized in that it is not formed.
보다 바람직하게, 본 발명에 따른 인쇄회로기판은 그 솔더 랜드의 면적이 5㎜이하이다. More preferably, the printed circuit board according to the present invention has an area of 5 mm or less in its solder lands.
바람직하게, 본 발명에 따른 인쇄회로기판에 잇어서, 서로 이격된 솔더 랜드들이 전기적으로 서로 연결되도록, Al-와이어를 와이어 본딩시켜 점퍼를 형성한다. Preferably, in the printed circuit board according to the present invention, jumpers are formed by wire bonding Al-wires so that solder lands spaced apart from each other are electrically connected to each other.
이하, 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 하기와 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 인쇄회로기판의 일부 영역을 나타내는 종단면도이고, 도 4는 도 3의 상면도이며, 도 5는 와이어의 직경에 따른 전기저항의 값을 나타내는 그래프이고, 도 6은 와이어의 길이가 10㎜일때, 와이어의 직경에 따른 단선 전류값을 나타내는 그래프이다. 3 is a longitudinal cross-sectional view showing a partial region of a printed circuit board according to the present invention, FIG. 4 is a top view of FIG. 3, FIG. 5 is a graph showing the value of electric resistance according to the diameter of the wire, and FIG. 6 is a wire When the length of is 10 mm, it is a graph showing the disconnection current value according to the diameter of the wire.
도 7 및 도 8은 본 발명에 따라 설치된 점퍼의 간격이 1pitch 및 2pitch인 인쇄회로기판의 일부 영역을 나타내는 상면도이고, 도 9는 본 발명에 따라 다중으로 형성된 점퍼를 나타내는 인쇄회로기판의 상면도이다. 7 and 8 are top views showing some areas of a printed circuit board having a pitch of 1 pitch and 2 pitches of jumpers installed according to the present invention, and FIG. 9 is a top view of a printed circuit board showing jumpers formed in multiple layers according to the present invention. to be.
본 발명에 따른 인쇄회로기판(10)은, 도 3에서 도시된 바와 같이, 합성수지등으로 형성된 절연기판(111)과, 각 부품을 연-결시키는 회로 설계에 따라 동박으로 인쇄되어 형성된 배선층(110)과, 상기 배선층을 덮는 절연막(120a, 120b)과, 상기 절연막(120a, 120b)의 소정 부위를 레이저등을 사용하여 선택적으로 제거하여 상기 절연막 내부의 동박을 노출시킨 솔더 랜드(130)들로 이루어진다. As shown in FIG. 3, the printed circuit board 10 according to the present invention includes an insulating substrate 111 formed of a synthetic resin, etc., and a wiring layer 110 formed by printing with copper foil according to a circuit design for connecting each component. ), The insulating films 120a and 120b covering the wiring layer, and predetermined portions of the insulating films 120a and 120b are selectively removed using a laser light to expose the copper foils inside the insulating film. Is done.
본 발명에 따른 배선층의 직교 영역은 도 4에서 도시된 바와 같이, 일측 배선층(110a)과, 일측 배선층(110a)을 가로지르고 그 이웃한 위치에서 단선된 타측 배선층(110b)과, 상기 타측 배선층(110b)의 양측 선단에 형성된 솔더 랜드(130)들로 이루어진다. As shown in FIG. 4, the orthogonal region of the wiring layer according to the present invention includes one wiring layer 110a, the other wiring layer 110b crossing the one wiring layer 110a and disconnected at a neighboring position, and the other wiring layer ( It consists of solder lands 130 formed at both ends of the 110b).
이 때, 상기 솔더 랜드(130)들은 본 발명에 따른 점퍼, 즉 일반적인 1％ Si를 함유한 Al-와이어(150)를 와이어 본딩함으로써 전기적으로 연결되며, 그 면적은 와이어의 직경 솔더 랜드 형성방법등을 고려하여 5㎟ 이하이다. At this time, the solder lands 130 are electrically connected by wire bonding a jumper according to the present invention, that is, Al-wire 150 containing a general 1% Si, and the area thereof is the diameter solder land forming method of the wire. In consideration of this, it is 5 mm 2 or less.
이에 따라, 일측 배선층(110a)을 가로지르는 타측 배선층(110b)의 전기 연결선이 점퍼(150)에 의해 일측 배선층(110a)의 상부로 형성된다. Accordingly, an electrical connection line of the other wiring layer 110b that crosses the one wiring layer 110a is formed above the one wiring layer 110a by the jumper 150.
한편, 좀 더 안전하게 배선층 사이의 쇼트가 방지되도록, 상기 일측 배선층(110a)의 상부에 덮인 절연막(120a) 상부에 탑 실크 프린팅으로 또 다른 절연막(120b)을 형성할 수도 있다. Meanwhile, another insulating layer 120b may be formed by top silk printing on the insulating layer 120a covered on the upper side of the one wiring layer 110a so as to prevent a short between the wiring layers more safely.
이와 같은 와이어 본딩에 의한 점퍼는 와이어 본딩기만을 사용하여 형성될 수 있으므로 그 작업이 간단하기 때문에 단면, 양면 그리고, 다층 인쇄회로기판의 점퍼 형성시 모두 적용될 수 있다. Since the jumper by wire bonding can be formed using only a wire bonding machine, the jumper can be applied to both single-sided, double-sided, and multi-layer printed circuit boards because the operation is simple.
이 때, 상기 Al-와이어(150)는 배선층의 전류용량을 만족시킬 수 있어야 하며, 인장 시험에서도 일정 이상의 신뢰성을 나타내어야 하며 이에 관한 증명은 하기에서 이루어진다. At this time, the Al-wire 150 should be able to satisfy the current capacity of the wiring layer, must also exhibit a certain level of reliability even in the tensile test, and the proof thereof is made below.
본 발명에 따른 점퍼에 사용되는 Al-와이어(150)는 일반적인 와이어 본딩에 사용되는 규격으로서, 직경이 31.75㎛이다. The Al-wire 150 used for the jumper according to the present invention is a standard used for general wire bonding and has a diameter of 31.75 μm.
일반적으로 와이어에 형성되는 전기 저항은 배선층의 직경에 반비례하고 길이에 비례하기 때문에 와이어의 직경이 일정할 경우, 와이어의 길이에 따라 저항값이 가변된다. In general, since the electrical resistance formed on the wire is inversely proportional to the diameter of the wiring layer and proportional to the length, when the diameter of the wire is constant, the resistance value is changed according to the length of the wire.
도 5에서 도시된 바와 같이, Al-와이어(150)는 그 길이가 1m이면, 전기 저항(R)값은 38(Ohm)을 나타내고, 그 길이가 10㎜인 경우, 전기 저항값은 0.38(Ohm)을 나타낸다. As shown in FIG. 5, when the Al-wire 150 has a length of 1 m, the electric resistance R value is 38 (Ohm), and when the length is 10 mm, the electric resistance value is 0.38 (Ohm). ).
이와 같은 전기 저항값을 갖는 경우, 일반적인 Al-와이어는 도 6의 그래프에서 보여지는 바와 같이, 0.63A의 전류값에서 단선(Burn Out)을 일으킨다.In the case of having such an electric resistance value, a general Al-wire causes a burnout at a current value of 0.63A, as shown in the graph of FIG. 6.
와이어의 단선은 발열량(Q)에 따라 결정되며, 이러한 발열량은 줄의 법칙에 따라 하기와 같은 수학식 1로 표현된다.The disconnection of the wire is determined according to the calorific value Q, and the calorific value is expressed by Equation 1 below according to Joule's law.
이 때, I는 전류의 값, V는 전압의 값, R은 전기저항의 값, t는 시간을 나타낸다. Where I is the value of current, V is the value of voltage, R is the value of electrical resistance, and t is time.
발열량은 전압이 같은 경우 저항에 걸리는 전류에 비례하며, 길이가 10㎜인 Al-와이어는 상기에서 언급된 바와 같이, 그 전기 저항값이 R=0.38(Ohm)이고, 전류값이 0.63A이면, 발열량 Q는, 상기 식에 의거하여, Q = 0.24×0.632 ×0.38×1=0.036의 값을 갖는다.The amount of heat generated is proportional to the current applied to the resistance when the voltage is the same, and as mentioned above, for an Al-wire having a length of 10 mm, if the electrical resistance value is R = 0.38 (Ohm) and the current value is 0.63A, The calorific value Q has a value of Q = 0.24 x 0.63 2 x 0.38 x 1 = 0.036 based on the above formula.
본 발명의 바람직한 실시예에 있어서, 도 7에서 도시된 바와 같이, 솔더 랜드(130)들 사이에 하나의 배선층(110a)이 위치되어 점핑 간격이 1피치(pitch)인 경우, Al-와이어의 발열량과 전류값등을 계산하면 하기와 같다. In a preferred embodiment of the present invention, as shown in FIG. 7, when one wiring layer 110a is positioned between the solder lands 130 and the jumping interval is 1 pitch, the calorific value of the Al-wire. When the overcurrent value is calculated as follows.
단일 배선층을 사이에 두고 형성된 솔더 랜드(130)들을 전기적으로 연결하는 와이어(150)의 길이는 대략 1.5㎜이며, 이에 따른 전기 저항값은 0.057(Ohm)이다. The length of the wire 150 that electrically connects the solder lands 130 formed with the single wiring layer therebetween is approximately 1.5 mm, and thus the electrical resistance value is 0.057 (Ohm).
이 때, 일반적인 인쇄회로기판에 형성되는 솔더 랜드들 사이의 간격 즉, 점핑 간격은 최대 10㎜ 이하 이며, 실질적으로 사용되는 와이어의 길이가 항상 이보다 더 작기 때문에 와이어의 길이가 10㎜일때 발생되는 0.036의 발열량을 와이어의 최대 발열량 허용치로 설정하여도 무방하다. At this time, the spacing between the solder lands formed on the general printed circuit board, that is, the jumping spacing is at most 10 mm or less, and 0.036 generated when the length of the wire is 10 mm since the length of the wire actually used is always smaller than this. The calorific value of may be set to the maximum allowable calorific value of the wire.
이와 같이 설정된 와이어의 최대 발열량에 따라, 상기 와이어에 인가되는 전류의 단선 전류도 계산해낼수 있다. The disconnection current of the current applied to the wire can also be calculated according to the maximum heat generation amount of the wire set as described above.
즉, 1.5㎜의 길이를 갖는 Al-와이어의 경우, 그 저항값은 0.057(Ohm)이므로, 상기 수학식 1은, I2=0.037/(0.24×0.057×1)=2.7으로 변환되고, 계산 결과 단선 전류(I)는 1.64A의 값을 갖는다.That is, in the case of Al-wire having a length of 1.5 mm, since the resistance value is 0.057 (Ohm), Equation 1 is converted into I 2 = 0.037 / (0.24 × 0.057 × 1) = 2.7, and the calculation result is The disconnection current I has a value of 1.64A.
이와 달리, 도 8에서 도시한 바와 같이, 솔더 랜드(130)들 사이에 두 개의 배선층이 위치되어 점핑 간격이 2피치인 경우의 Al-와이어의 발열량과 단선 전류값은 하기와 같다. On the contrary, as shown in FIG. 8, the heat generation amount and the disconnection current value of the Al-wire when two wiring layers are positioned between the solder lands 130 and the jumping interval is two pitches are as follows.
설명된 바와 같이, 점퍼 간격은 대략 2.1㎜이고, 이에 따른 전기 저항값은 0.0789(Ohm)이며, 최대 발열량을 0.037로 설정하면 단선 전류값이 얻어진다. As described, the jumper spacing is approximately 2.1 mm, and thus the electric resistance value is 0.0789 (Ohm), and setting the maximum calorific value to 0.037 yields a disconnection current value.
I2=0.037/(0.24×0.0789×1)=1.93으로 변환되고, 계산결과 단선 전류(I)는 1.39A의 값을 갖는다.I 2 = 0.037 / (0.24 × 0.0789 × 1) = 1.93 and the disconnection current I has a value of 1.39A.
이와 같은 방법으로 점핑 간격에 따라 상기 Al-와이어의 단선 전류를 구할 수 있고, 단선의 위험이 있을 경우, 도 9와 같이, 솔더 랜드에 다중으로 와이어 본딩을 실시하여 병렬로 점퍼를 형성할 수도 있다.In this way, the disconnection current of the Al-wire can be obtained according to the jumping interval, and when there is a risk of disconnection, as shown in FIG. 9, a jumper may be formed in parallel by multiple wire bonding to the solder land. .
이는 전류용량을 증가시켜야 하는 경우, 매우 효과적으로 용이하게 실시할 수 있다. This can be easily done very effectively when the current capacity must be increased.
이에 따라, 점퍼에 흐르는 전류의 용량이 커지기 때문에 단선의 위험이 줄어들고 하나의 선이 단선되는 경우 다른 한 선으로 전류가 흐르기 때문에 고장을 미연에 방지할 수 있다. Accordingly, since the capacity of the current flowing through the jumper is increased, the risk of disconnection is reduced, and failure can be prevented because current flows to the other line when one line is broken.
상기에서 설명한 과정은 와이어의 단선을 일으키지 않고 Al-와이어에 흐를 수 있는 임계 전류값을 구하는 과정이었고, 일반적으로 와이어에 정전압 Iv를 통해 흐르는 치대 전류는 20㎃ 정도의 전류가 흐를 뿐이다. The above-described process was a process of obtaining a threshold current value that can flow to the Al-wire without causing wire breakage, and in general, a current of about 20 mA flows through the band current flowing through the constant voltage Iv.
따라서, 솔더 랜드사이에 많은 배선층이 존재해도 Al-와이어의 단선은 좀 처럼 일어나기 어렵다. Therefore, even if there are many wiring layers between solder lands, disconnection of Al-wires hardly occurs.
즉, 점퍼 간격이 대략 1.5㎜인 경우, 와이어의 단면적에 반비례하고 길이에 비례하는 Al-와이어의 발열량은 수학식 1에서 구해진다. That is, when the jumper spacing is approximately 1.5 mm, the calorific value of Al-wires inversely proportional to the cross-sectional area of the wire and proportional to the length is obtained by the following equation.
Q= 0.24×0.52×0.057×1=0.0034이며, 저항값 0.057(Ohm)는 상기에서 설명한 바에 의해 구해진다.Q = 0.24 x 0.5 2 x 0.057 x 1 = 0.0034, and the resistance value 0.057 (Ohm) is obtained by the above description.
또, 점퍼 간격이 대략 2.1㎜인 경우, 500㎃의 전류가 흐르는 Al-와이어의 발열량은 Q= 0.24×0.52×0.0798×1=0.0048이다.Also, if the jumper interval of approximately 2.1㎜, Al- heat value of the wire current flowing in 500㎃ is Q = 0.24 × 0.5 2 × 0.0798 × 1 = 0.0048.
즉, 일반적인 임계 전류값일 때의 발열량은 단선시 발열량 0.037보다 매우 작기 때문에 Al-와이어는 점퍼로써 안전하게 사용될 수 있다. That is, since the calorific value at the normal threshold current value is much smaller than the calorific value 0.037 at disconnection, the Al-wire can be safely used as a jumper.
이와 같이, 와이어 본딩으로 점퍼를 구현하는 경우 자동설비로 점퍼 구현이 용이해지며, 가는 와이어를 솔더 랜드에 본딩함으로써 근거리 점퍼 구현도 현실화된다. As such, when the jumper is implemented by wire bonding, the jumper may be easily implemented by automatic equipment, and the short-range jumper may be realized by bonding the thin wire to the solder land.
한편, 본 발명에 따른 점퍼의 인장력 테스트 결과는 표 1에서 나타나는 바와 같다. On the other hand, the tensile strength test results of the jumper according to the present invention are as shown in Table 1.
즉, 파워를 110, 시간은 30초, 힘은 30으로 설정하여 인장실험을 한 결과 그 평균값이 9.97g으로 나타나고, 쉽게 끊어지지 않는다. That is, when the tensile test was conducted with the power set at 110, the time set at 30 seconds, and the force set at 30, the average value was 9.97 g, and it was not easily broken.
한편, 와이어 본딩으로 점퍼를 형성하기 때문에, 솔더 랜드의 면적은 좁게 형성할 수 있으며, 이에 따라 인쇄회로기판을 보다 소형화시키거나 고집적화시킬 수 있다.On the other hand, since the jumper is formed by wire bonding, the area of the solder land can be formed to be narrow, thereby making the printed circuit board more compact or highly integrated.
특히, 인쇄회로기판상에 형성된 복잡한 회로 배치 때문에 솔더 랜드의 형상이 다양한 형태로 형성되어도, 그 형상에 관계없이 와이어 본딩할 수 있고, 그 면적이 최소 3㎟ 이기 때문에, 와이어 본딩으로 점퍼를 용이하게 형성할 수 있다. In particular, even if the solder lands are formed in various shapes due to the complicated circuit arrangement formed on the printed circuit board, wire bonding can be performed regardless of the shape, and since the area is at least 3 mm 2, the jumper can be easily connected by wire bonding. Can be formed.
이에 따라, 정밀도가 요구되는 부분에 있어서 솔더 랜드의 면적 형성시 제약이 가해지지 않으며, 오차에 대비한 공차설계의 양을 줄일 수 있게 되어 인쇄회로기판(10)의 제작이 용이해지며, 자동 와이어 본딩기를 사용하여 와이어 본딩을 하는 경우 솔더 랜드 사이의 간격을 재 조정하는 일 없이 전자동으로 점퍼를 형성할 수 있다. Accordingly, constraints are not applied when forming the area of the solder land in the part where precision is required, and the amount of tolerance design against error can be reduced, making the printed circuit board 10 easy to manufacture, and automatic wire. When wire bonding using a bonding machine, jumpers can be formed automatically, without having to readjust the spacing between solder lands.
상기에서 설명한 바와 같이, 본 발명에 따른 와이어 본딩을 이용한 점퍼 형성 방법에 의해 인쇄회로기판에 형성된 배선층의 교차부에 있어서 배선층의 쇼트 발생없이, 배선층을 각각 전기적으로 용이하게 연결할 수 있다. As described above, by the jumper forming method using wire bonding according to the present invention, the wiring layers can be electrically connected to each other easily without the occurrence of short circuits at the intersections of the wiring layers formed on the printed circuit board.
또한, 소정의 인장력을 만족시키는 와이어 본딩에 의해 점퍼를 형성하기 때문에, 안정적인 배선층의 전기적 접속이 보장되고, 근거리 다중 본딩이 가능해지며, 솔더 랜드의 면적을 좁게 형성할 수 있기 때문에 인쇄회로기판을 보다 소형화시키거나 고집적화시킬 수 있으므로 소형 전자제품에 적합한 인쇄회로기판을 제공할 수 있다. In addition, since the jumper is formed by wire bonding that satisfies a predetermined tensile force, stable electrical connection of the wiring layer is ensured, short-range multiple bonding is possible, and the area of the solder land can be narrowed. Since it can be miniaturized or highly integrated, it is possible to provide a printed circuit board suitable for small electronic products.
또, 와이어 본딩방법에 의해 솔더 랜드의 면적이 효과적으로 감소될 수 있기 때문에 정밀도가 요구되는 부분에 있어서 솔더 랜드의 면적 형성시 제약이 가해지지 않으며, 오차에 대비한 공차설계의 양을 줄일 수 있게 되어 인쇄회로기판의 제작이 용이해진다. In addition, since the area of the solder land can be effectively reduced by the wire bonding method, there is no restriction in forming the area of the solder land in the part where precision is required, and the amount of tolerance design against error can be reduced. Fabrication of printed circuit boards is facilitated.
또한, 인쇄회로기판에 점퍼 가이드 홈을 형성하지 않기 때문에 작업공수가 감소된다. In addition, the work man-hour is reduced because no jumper guide groove is formed in the printed circuit board.
도 1은 종래 인쇄회로기판의 교차된 배선층을 나타내는 요부 상면도;1 is a main portion top view showing an intersecting wiring layer of a conventional printed circuit board;
도 2는 점퍼가 설치된 도 1의 종단면도;2 is a longitudinal sectional view of FIG. 1 with jumpers installed;
도 3은 본 발명에 따른 인쇄회로기판의 일부 영역을 나타내는 종단면도;3 is a longitudinal sectional view showing a part of a printed circuit board according to the present invention;
도 4는 본 발명에 따른 점퍼가 설치된 도 3의 상면도;4 is a top view of FIG. 3 with a jumper in accordance with the present invention;
도 5는 와이어의 직경에 따른 전기저항의 값을 나타내는 그래프;5 is a graph showing the value of the electrical resistance according to the diameter of the wire;
도 6은 와이어의 길이가 10㎜일때, 와이어의 직경에 따른 단선 전류값을 나타내는 그래프;6 is a graph showing the disconnection current value according to the diameter of the wire when the length of the wire is 10 mm;
도 7은 본 발명에 따라 설치된 점퍼의 간격이 1pitch인 인쇄회로기판의 일부 영역을 나타내는 상면도;7 is a top view showing a part of a printed circuit board having a pitch of 1 pitch of jumpers provided according to the present invention;
도 8은 본 발명에 따라 설치된 점퍼의 간격이 2pitch인 인쇄회로기판의 일부 영역을 나타내는 상면도;8 is a top view showing a partial region of a printed circuit board having a pitch of 2 pitches of jumpers provided according to the present invention;
도 9는 본 발명에 따라 다중으로 형성된 점퍼를 나타내는 인쇄회로기판의 상면도. Figure 9 is a top view of a printed circuit board showing a jumper formed in multiple in accordance with the present invention.
<도면 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawing>
1, 100 : 인쇄회로기판 11a, 11b, 110a, 110b : 배선층1, 100: printed circuit board 11a, 11b, 110a, 110b: wiring layer
12, 120 : 절연막 13, 130 : 솔더랜드12, 120 insulating film 13, 130 solder land
14 : 점퍼 가이드 홈 15, 150 : 점퍼 14: jumper guide groove 15, 150: jumper
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0044794A KR100485872B1 (en) | 2002-07-30 | 2002-07-30 | Printed Circuit Board and Manufacturing Method of Jumper therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0044794A KR100485872B1 (en) | 2002-07-30 | 2002-07-30 | Printed Circuit Board and Manufacturing Method of Jumper therefor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020020022729U Division KR200294938Y1 (en) | 2002-07-30 | 2002-07-30 | Printed Circuit Board and Jumper therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040011706A KR20040011706A (en) | 2004-02-11 |
| KR100485872B1 true KR100485872B1 (en) | 2005-04-29 |
Family
ID=37319766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0044794A KR100485872B1 (en) | 2002-07-30 | 2002-07-30 | Printed Circuit Board and Manufacturing Method of Jumper therefor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100485872B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216486A (en) * | 1993-01-18 | 1994-08-05 | Cmk Corp | Electromagnetic-wave shielding printed-wiring board provided with jump circuit and manufacture thereof |
| KR960009577U (en) * | 1994-08-25 | 1996-03-16 | Pcb | |
| KR19980016312A (en) * | 1996-08-27 | 1998-05-25 | 김광호 | Multi-chip package with jumper chip |
| JPH10340747A (en) * | 1997-06-04 | 1998-12-22 | Kyoshin Kogyo Kk | Surface-mounted jumper |
| JP2001168487A (en) * | 1999-12-09 | 2001-06-22 | Koa Corp | Jumper element |
-
2002
- 2002-07-30 KR KR10-2002-0044794A patent/KR100485872B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216486A (en) * | 1993-01-18 | 1994-08-05 | Cmk Corp | Electromagnetic-wave shielding printed-wiring board provided with jump circuit and manufacture thereof |
| KR960009577U (en) * | 1994-08-25 | 1996-03-16 | Pcb | |
| KR19980016312A (en) * | 1996-08-27 | 1998-05-25 | 김광호 | Multi-chip package with jumper chip |
| JPH10340747A (en) * | 1997-06-04 | 1998-12-22 | Kyoshin Kogyo Kk | Surface-mounted jumper |
| JP2001168487A (en) * | 1999-12-09 | 2001-06-22 | Koa Corp | Jumper element |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040011706A (en) | 2004-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3923359A (en) | Multi-layer printed-circuit boards | |
| US7985929B2 (en) | Circuit board and method of manufacturing the same | |
| US7116208B2 (en) | Printed-circuit board with fuse | |
| US7520757B2 (en) | Circuit board having configurable ground link and with coplanar circuit and ground traces | |
| KR850000216Y1 (en) | Printed circuit board | |
| CA1198829A (en) | High-speed wire wrap board | |
| KR101488996B1 (en) | Connection structure between printed circuit board and electronic component | |
| EP0768813B1 (en) | Printed circuit boards | |
| CN110993581A (en) | Circuit structure | |
| KR20070096954A (en) | Print circuit substrate and connection configuration of the same | |
| JP2006511930A (en) | Printed circuit boards for electronic vehicle control systems | |
| KR20200082291A (en) | Printed Circuit Board | |
| KR102382391B1 (en) | Printed Circuit Board | |
| US20080223611A1 (en) | Printed wiring board and electric apparatus | |
| KR100485872B1 (en) | Printed Circuit Board and Manufacturing Method of Jumper therefor | |
| KR200294938Y1 (en) | Printed Circuit Board and Jumper therefor | |
| US10912200B2 (en) | Pluggable printed circuit board and optical module having a gap between solder resist and electro-conductive contact sheet group | |
| US6570271B2 (en) | Apparatus for routing signals | |
| JP2001156416A (en) | Connection structure of flexible wiring board | |
| WO2001097577A1 (en) | Printed circuit board | |
| EP0599476A1 (en) | A connection device for a printed wiring board | |
| KR20230097766A (en) | Printed Circuit Board | |
| KR101820791B1 (en) | cross PCB module mount type printed circuit board | |
| EP0525217A1 (en) | Carrier for electronic components | |
| KR20230100041A (en) | Printed Circuit Board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130318 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140404 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150303 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160304 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 15 |