KR100484889B1 - Solderfill for semiconductor package assembly and manufacturing method the same - Google Patents
Solderfill for semiconductor package assembly and manufacturing method the same Download PDFInfo
- Publication number
- KR100484889B1 KR100484889B1 KR10-2002-0057331A KR20020057331A KR100484889B1 KR 100484889 B1 KR100484889 B1 KR 100484889B1 KR 20020057331 A KR20020057331 A KR 20020057331A KR 100484889 B1 KR100484889 B1 KR 100484889B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- semiconductor chip
- underfill
- substrate
- underfill material
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 65
- 229910000679 solder Inorganic materials 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000007788 liquid Substances 0.000 claims description 7
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 4
- 239000006187 pill Substances 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005050 thermomechanical fatigue Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
간단한 공정으로 언더필을 사용하면서도 반도체 칩과 기판을 쉽게 연결할 수 있는 반도체 패키지 제조공정의 솔더필 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은, 반도체 패키지 제조공정의 반도체 칩과 기판사이의 충진 재료로 사용되는 언더필 소재와, 상기 언더필 소재 내부에서 상기 반도체 칩의 패드(pad) 형상과 일치하도록 기둥모양으로 만들어지고 상기 언더필 재질과 동일 높이를 갖는 솔더 범프 소재를 구비하는 것을 특징으로 하는 반도체 패키지 제조공정의 솔더필. 및 그 제조방법을 제공한다.Disclosed are a solder fill in a semiconductor package manufacturing process that can easily connect a semiconductor chip and a substrate while using an underfill in a simple process, and a method of manufacturing the same. To this end, the present invention, an underfill material used as a filling material between the semiconductor chip and the substrate of the semiconductor package manufacturing process, and made of a pillar shape to match the pad shape of the semiconductor chip inside the underfill material and the underfill Solder pill of the semiconductor package manufacturing process characterized by comprising a solder bump material having the same height as the material. And a method for producing the same.
Description
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 반도체 패키지 제조공정에서 반도체 칩을 기판(substrate)에 탑재할 때 사용되는 재료에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to a material used for mounting a semiconductor chip on a substrate in a semiconductor package manufacturing process.
반도체 패키지는 칩을 외부 환경으로부터 안전하게 보호해 주는 기능이 있을 뿐 아니라 칩이 인쇄회로기판(PCB: Printed Circuit Board)과 전기적으로 원활히 연결되도록 해주는 연결(interconnection)기능이 있다.The semiconductor package not only protects the chip from the external environment, but also has an interconnect function that allows the chip to be electrically connected to a printed circuit board (PCB).
저가격화, 소형화, 고성능화, 고신뢰성의 추세에 따라, 반도체 패키지는 플립 칩(Flip Chip), CSP(Chip Scale Package), BGA(Ball Grid Array) 등과 같은 면배열(area array) 접속기술을 이용한 진보된 형태의 반도체 패키지가 주류를 형성하게 되었다.In line with the trend of low cost, small size, high performance, and high reliability, semiconductor packages have advanced using array array connection technologies such as flip chip, chip scale package (CSP), and ball grid array (BGA). The semiconductor package in the old form has become a mainstream.
상기 면배열 접속기술을 이용한 반도체 패키지 중에서, 플립 칩 제조기술은 플라스틱 재질의 인쇄회로기판에서 인쇄회로가 있는 면과, 반도체 칩에서 미세 회로가 형성되어 있는 면을 서로 마주보도록 부착하는 기술(face-down attach)이다.Among the semiconductor packages using the surface array connection technology, a flip chip manufacturing technology is a technology for attaching a surface on which a printed circuit is formed on a printed circuit board made of plastic and a surface on which a fine circuit is formed on a semiconductor chip to face each other. down attach).
플립 칩 기술에서 가장 큰 관심은 반도체 칩과 인쇄회로기판 사이의 솔더 접합부의 열 기계적(Thermo-mechanical) 피로(fatigue) 수명이다. 1980년대 후반까지 플립 칩은 실리콘이나 세라믹 기판에 실장되었고, 반도체 칩의 크기 또한 작았기 때문에 열 기계적 피로는 큰 문제가 되지 않았다. 그러나 1980년대 후반 이후, 반도체 칩의 크기가 비약적으로 증가하고, 동시에 반도체 칩의 열팽창 계수인 2.5 ppm/℃와는 큰 차이를 보이는 유기 기판(FR4) 재질의 인쇄회로기판(열팽창 계수: 16 ppm/℃) 및 폴리이미드(열팽창 계수: 45 ppm/℃) 재질의 기판이 사용되면서 솔더 접합부의 열 기계적 피로 수명은 중요한 문제로 대두되었다.The biggest concern in flip chip technology is the thermo-mechanical fatigue life of the solder joint between the semiconductor chip and the printed circuit board. Until the late 1980s, flip chips were mounted on silicon or ceramic substrates, and because of the small size of the semiconductor chips, thermal mechanical fatigue was not a big problem. Since the late 1980s, however, the size of semiconductor chips has increased dramatically, and at the same time, printed circuit boards made of an organic substrate (FR4) material having a large difference from the thermal expansion coefficient of 2.5 ppm / 占 폚 (coefficient of thermal expansion: 16 ppm / 占 폚). ) And polyimide (coefficient of thermal expansion: 45 ppm / ° C.), the thermal mechanical fatigue life of solder joints has become an important issue.
이러한 솔더 접합부의 열 기계적 피로 수명을 해결하기 위해 나타난 기술이 언더필(underfill) 삽입 기술이다. 이는 에폭시(epoxy)와 같은 접착력이 우수한 고분자 재료에 SiO2 입자를 충진시켜 솔더의 열팽창 계수에 근접한 값을 갖도록 한 후, 이를 반도체 칩과 인쇄회로기판 사이의 틈(gap)에 채워 넣는 기술이다. 이때 SiO2가 충진된 에폭시계 고분자 복합재료를 언더필(underfill)이라 부른다. 이러한 언더필 기술을 플립 칩에 사용하면 솔더 접합부의 열 기계적 피로 수명은 10~100 배 정도 향상되고, 솔더의 변형이 약 0.10~0.25 % 정도 감소되는 효과가 있다고 소개된다.The technique shown to solve the thermomechanical fatigue life of such solder joints is an underfill insertion technique. This is a technique of filling a gap between the semiconductor chip and the printed circuit board by filling SiO 2 particles in a high-molecular polymer material such as epoxy to have a value close to the thermal expansion coefficient of the solder. At this time, the epoxy-based polymer composite material filled with SiO 2 is called underfill. The use of this underfill technology in flip chips improves the thermal mechanical fatigue life of solder joints by 10 to 100 times and reduces the deformation of solder by about 0.10 to 0.25 percent.
도 1 내지 도 5는 종래 기술에 따라 기판에 반도체 칩을 탑재하고 언더필을 충진하는 기술을 설명하기 위한 단면도들이다.1 to 5 are cross-sectional views illustrating a technique of mounting a semiconductor chip on a substrate and filling an underfill according to the prior art.
도 1을 참조하면, 솔더 범프(12)가 형성된 반도체 칩(10)을 집어서 원하는 장소에 위치시키는 픽업 툴(Pick-up tool, 30)이 반도체 칩(10)을 기판(20) 위에 정렬시킨다. 상기 기판(20)은 유기물 재질의 기판으로 위에는 반도체 칩(10)의 솔더 범프(12)와 연결되는 연결부(22)가 구리재질로 형성되어 있다.Referring to FIG. 1, a pick-up tool 30, which picks up a semiconductor chip 10 having solder bumps 12 formed thereon and places it in a desired place, aligns the semiconductor chip 10 on a substrate 20. . The substrate 20 is a substrate made of an organic material, and a connection portion 22 connected to the solder bumps 12 of the semiconductor chip 10 is formed of a copper material.
도 2를 참조하면, 상기 반도체 칩(10)이 탑재된 기판(20)을 리플로우 오븐(reflow oven)에 넣어 솔더 범프(12)를 녹여 상기 반도체 칩(10)을 상기 기판(20)의 연결부(22)에 연결시킨다.Referring to FIG. 2, a substrate 20 on which the semiconductor chip 10 is mounted is placed in a reflow oven to melt solder bumps 12 so that the semiconductor chip 10 is connected to the substrate 20. (22).
도 3 및 도4를 참조하면, 상기 반도체 칩(10)이 탑재된 기판(20)에 언더필 소재(40)가 들어있는 디스팬서(50)를 이용하여 반도체 칩(10)과 기판(20) 사이에 언더필 소재(40)를 충진시킨다. 이때, 언더필 소재(40)를 급격히 주입하는 것은 어렵고, 언더필 소재(40)는 천천히 퍼져나가면서 상기 반도체 칩(10)과 기판(20) 사이의 틈(gap)을 채우고 상기 반도체 칩(10) 측면도 일정한 높이로 감싸도록 주입한다. 3 and 4, the semiconductor chip 10 is interposed between the semiconductor chip 10 and the substrate 20 using a dispenser 50 in which the underfill material 40 is included in the substrate 20 on which the semiconductor chip 10 is mounted. The underfill material 40 is filled in. At this time, it is difficult to rapidly inject the underfill material 40, the underfill material 40 is slowly spread to fill the gap between the semiconductor chip 10 and the substrate 20 and the side surface of the semiconductor chip 10 Inject to cover to a certain height.
도 5를 참조하면, 상기 언더필 소재(40)의 충진이 완료되면, 기판(20)을 큐어링(curing)을 진행하여 액체상태의 언더필 소재(40)를 경화시켜 반도체 칩(10)의 기판(20)의 접착력이 완전해지도록 만든다.Referring to FIG. 5, when the filling of the underfill material 40 is completed, the substrate 20 may be cured to cure the underfill material 40 in a liquid state to cure the substrate of the semiconductor chip 10. Make sure that the adhesion of 20) is perfect.
그러나 상술한 종래 기술에 의한 반도체 칩 탑재방법은 다음과 같은 개선점을 가지고 있다.However, the semiconductor chip mounting method according to the related art has the following improvements.
첫째, 반도체 칩을 부착하는 열처리 공정과, 언더필 소재를 경화시키는 열처리 공정을 2회에 걸쳐 실시해야 하고, 언더필을 충진하는 공정을 천천히 진행해야 하기 때문에 공정이 복잡하다.First, the process is complicated because the heat treatment process for attaching the semiconductor chip and the heat treatment process for curing the underfill material must be performed twice, and the process for filling the underfill must be slowly performed.
둘째, 언더필이 반도체 칩 주위를 일정하게 감싸도록 하는 공정에서 일정한 언더필 높이를 유지시키는 것이 어렵다.Second, it is difficult to maintain a constant underfill height in a process in which the underfill is constantly wrapped around the semiconductor chip.
셋째, 반도체 칩과 기판은 열팽창 계수에서 서로 차이가 있기 때문에 열처리를 하는 과정에서 솔더 범프 및 반도체 칩에 기계적, 물리적인 스트레스가 가해져 반도체 패키지의 신뢰성을 저하시킬 수 있다.Third, since the semiconductor chip and the substrate are different from each other in thermal expansion coefficient, mechanical and physical stresses are applied to the solder bumps and the semiconductor chip during heat treatment, thereby reducing the reliability of the semiconductor package.
넷째, 솔더 범프를 형성하는 공정을 웨이퍼 제조공정에서 추가로 진행해야 하는 불편함이 뒤따른다.Fourth, the inconvenience of having to proceed further in the wafer manufacturing process to form the solder bumps.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결할 수 있는 반도체 패키지 제조공정의 솔더필을 제공하는데 있다.The technical problem to be achieved by the present invention is to provide a solder fill of the semiconductor package manufacturing process that can solve the above problems.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 패키지 제조공정의 솔더필 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method for manufacturing a solder fill of the semiconductor package manufacturing process.
상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 패키지 제조공정의 반도체 칩과 기판사이의 충진 재료로 사용되는 언더필 소재와, 상기 언더필 소재 내부에서 상기 반도체 칩의 패드(pad) 형상과 일치하도록 기둥모양으로 만들어지고 상기 언더필 재질과 동일 높이를 갖는 솔더 범프 소재를 구비하는 것을 특징으로 하는 반도체 패키지 제조공정의 솔더필을 제공한다.In order to achieve the above technical problem, the present invention provides an underfill material used as a filling material between a semiconductor chip and a substrate in a semiconductor package manufacturing process, and a pillar shape so as to match a pad shape of the semiconductor chip inside the underfill material. It provides a solder fill of the semiconductor package manufacturing process, characterized in that it comprises a solder bump material made of the same and having the same height as the underfill material.
본 발명의 바람직한 실시예에 의하면, 상기 언더필 소재는 무른 상태(B-stage)인 것이 적합하고, 상기 언더필 소재는 외부에서 열을 가하면 녹았다가 경화되어 고체상태로 변하는 재질로서 에폭시 계열 재질인 것이 적합하다. According to a preferred embodiment of the present invention, the underfill material is preferably in a soft state (B-stage), the underfill material is a material that is melted and cured to change to a solid state when heated from the outside is an epoxy-based material Suitable.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 용기 내부에서 와이어 상태의 솔더범프 소재를 반도체 칩의 패드 및 기판의 연결부와 서로 조화되도록 정렬시키는 단계와, 상기 용기에 액체상태의 언더필 소재를 채워넣는 단계와, 상기 용기내의 언더필 소재를 경화시키는 단계와, 상기 솔더범프 소재와 언더필 소재가 굳어진 덩어리를 빼내어 일정한 크기로 박편화시키는 단계를 구비하는 것을 특징으로 하는 반도체 패키지 제조공정의 솔더필 제조방법을 제공한다.In order to achieve the above another object of the present invention, the present invention provides a method for aligning a solder bump material in a wire state to be harmonized with a connection part of a pad and a substrate of a semiconductor chip, and filling a liquid underfill material in the container. And a step of hardening the underfill material in the container, and removing the solidified mass of the solder bump material and the underfill material and delaminating it into a predetermined size. do.
본 발명의 바람직한 실시예에 의하면, 상기 언더필 소재를 경화시키는 방법은 언더필 소재가 무른상태(B-stage)가 되도록 경화시키는 것이 적합하고, 상기 굳은 상태의 솔더범프 소재와 언더필 소재를 박편화시키는 방법은, 다이아몬드 톱날(diamond blade)을 사용하여 박편화시키는 것이 적합하다.According to a preferred embodiment of the present invention, the method of curing the underfill material is suitable to cure the underfill material to be a B-stage, and the method of delaminating the solid state of the solder bump material and the underfill material It is suitable to exfoliate using a diamond blade.
본 발명에 따르면, 기존의 공정과 같이 디스팬서를 사용하지도 않고 열처리를 두 회에 걸쳐 실시하지도 않고 단 한번의 실시만으로 언더필을 형성함과 동시에 반도체 칩을 기판에 간단하게 탑재할 수 있다. According to the present invention, it is possible to simply mount the semiconductor chip on the substrate while forming an underfill in a single operation without using a dispenser or performing heat treatment twice in the same manner as in the conventional process.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 명세서에서 말하는 기판은 가장 넓은 의미로 사용하고 있으며 플립칩과 같은 특정 반도체 패키지만을 한정하는 것이 아니다. 본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 플립칩용 기판에 반도체 칩을 탑재하지만, 이는 BGA 패키지 제조공정이나 IC카드 제조공정에 적용해도 무방하다. 또한 언더필 소재는 에폭시 계열이 아닌 다른 첨단소재로 치환될 수도 있는 것이다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.The substrate used in the present specification is used in the broadest sense and does not limit only a specific semiconductor package such as flip chip. The invention can be practiced in other ways without departing from its spirit and essential features. For example, in the above preferred embodiment, a semiconductor chip is mounted on a flip chip substrate, but this may be applied to a BGA package manufacturing process or an IC card manufacturing process. In addition, the underfill material may be substituted with other advanced materials other than epoxy series. Therefore, the content described in the following preferred embodiments is exemplary and not intended to be limiting.
도 6은 본 발명에 의한 솔더필의 사시도이고, 도 7은 도6의 VII-VII'면을 절단한 솔더필의 단면도이다.FIG. 6 is a perspective view of the solder fill according to the present invention, and FIG. 7 is a cross-sectional view of the solder fill taken along the line VII-VII ′ of FIG. 6.
도 6 및 도 7을 참조하면, 본 발명에 의한 반도체 패키지 제조공정에 사용되는 솔더필(solderfill, 130)의 구성은, 반도체 패키지 제조공정에서 반도체 칩과 기판사이의 충진 재료로 사용되는 언더필 소재(134)와, 상기 언더필 소재(134) 내부에서 상기 반도체 칩의 패드(pad) 형상과 일치하도록 기둥모양으로 만들어지고 상기 언더필 소재와 동일 높이를 갖는 솔더 범프 소재(132)로 이루어진다.6 and 7, the configuration of the solderfill 130 used in the semiconductor package manufacturing process according to the present invention is an underfill material used as a filling material between the semiconductor chip and the substrate in the semiconductor package manufacturing process ( 134 and a solder bump material 132 that is made in the shape of a column to match a pad shape of the semiconductor chip in the underfill material 134 and has the same height as the underfill material.
상기 솔더 범프 소재(132)는 솔더 범프로 사용될 수 있으며, 와이어 형태로 제작이 가능한 소재이면 어떤 것이나 사용이 가능하며, 종래 기술의 솔더 범프를 대신해서 반도체 칩의 패드와 기판의 연결부를 접속시키는 역할을 수행한다. 이러한 재질로서 바람직하게는 무연솔더를 사용할 수 있다.The solder bump material 132 may be used as a solder bump, any material that can be manufactured in the form of a wire may be used, and connects the pad of the semiconductor chip to the connection portion of the substrate in place of the solder bump of the prior art. Do this. As such a material, it is preferable to use a lead-free solder.
상기 언더필 소재(134)는 액체상태에서 약간의 가열에 의하여 무른 상태(B-stage)로 존재하다가, 다시 열을 가하면 녹아서 언더필의 형상을 만든 상태로 고형화되어 비가역적인 변태를 하는 물질로서 에폭시 계열의 재질을 사용할 수 있다.The underfill material 134 is present in a liquid state (B-stage) by a slight heating in a liquid state, and when heated again, melts and solidifies to form an underfill shape. Material can be used.
도 8 내지 도 10은 본 발명에 의한 솔더필 제조방법을 설명하기 위한 개략적인 사시도들이다.8 to 10 are schematic perspective views for explaining the solder fill manufacturing method according to the present invention.
도 8 내지 도 10을 참조하면, 먼저 솔더 범프로 사용될 수 있는 재질을 이용하여 솔더 와이어(132)를 가공하여 이를 하부가 밀폐된 용기(미도시) 내부에서 반도체 칩의 패드 및 기판의 연결부와 서로 조화되도록 정렬(도8)시킨다. 이어서 상기 솔더 와이어(132)가 정렬된 용기에 액체 상태의 언더필 소재(134) 채워 넣고 약간의 열을 가하여 경화를 진행시킨다. 상기 경화되는 정도는 액체 상태의 언더필 소재(134)가 무른 상태(B-stage)가 되도록 경화시키는 것이 바람직하다.8 to 10, first, a solder wire 132 is processed using a material that can be used as a solder bump, and the solder wire 132 is processed so that the lower portion of the solder wire 132 is connected to the pad of the semiconductor chip and the connection portion of the substrate. Align to match (Figure 8). Subsequently, the underfill material 134 in a liquid state is filled in the container in which the solder wires 132 are aligned, and a little heat is applied to cure the same. The degree of curing is preferably cured so that the underfill material 134 in a liquid state becomes soft (B-stage).
이어서 상기 경화에 의하여 굳은 상태의 언더필 소재(134), 예컨대 솔더 와이어(132)가 일정한 간격으로 박혀 있는 언더필 소재(134)인 솔더필 벌크(136)를 용기로부터 꺼내어(도9) 다이아몬드 톱날(138)을 사용하여 절단하여 박편화시켜서 단위 솔더필(130)을 제조(도10)한다.Subsequently, the solderfill bulk 136, which is the underfill material 134 in which the underfill material 134 hardened by the curing, for example, the solder wire 132 is embedded at regular intervals, is removed from the container (Fig. 9), and the diamond saw blade 138 ) And cut into pieces to make a unit solder pill 130 (Fig. 10).
도 11 내지 도 13은 반도체 패키지 제조공정에서 본 발명에 의한 솔더필이 사용되는 것을 보여주기 위한 단면도들이다.11 to 13 are cross-sectional views illustrating the use of the solder fill according to the present invention in a semiconductor package manufacturing process.
도 11 내지 도 13을 참조하면, 먼저 연결부(142)가 형성된 기판(140) 위에 솔더필(130)을 올려놓는다. 이때, 상기 기판의 연결부(142)는 솔더필(130)의 솔더 범프 소재(132)와 서로 연결되도록 정렬시키는 것이 바람직하다. 계속해서 상기 솔더필(130) 위에 반도체 칩(100)을 올려놓는다. 이때도 상기 솔더필(130)의 솔더 범프 소재(132)가 상기 반도체 칩(100)의 패드와 서로 연결되도록 정렬시키는 것이 필요하다.11 to 13, the solder fill 130 is first placed on the substrate 140 on which the connection part 142 is formed. In this case, the connection parts 142 of the substrate may be aligned to be connected to each other with the solder bump material 132 of the solder fill 130. Subsequently, the semiconductor chip 100 is placed on the solder fill 130. In this case, it is necessary to align the solder bump material 132 of the solder fill 130 to be connected to the pad of the semiconductor chip 100.
이어서, 상기 솔더필(130)과 반도체 칩(100)이 올려져 정렬된 상태에 있는 기판(140)에 리플로우 공정(reflow process)을 진행하면, 솔더 범프 소재(132A)는 녹아서 반도체 칩(100)의 패드와 기판(140)의 연결부(142)를 서로 연결하게 되고, 언더필 소재(134A)는 녹아서 반도체 칩(100)가 기판(140) 사이 틈을 채우는 언더필 상태로 변하여 고체화된다.Subsequently, when the reflow process is performed on the substrate 140 in which the solder pill 130 and the semiconductor chip 100 are placed and aligned, the solder bump material 132A is melted to form the semiconductor chip 100. The pad and the connection portion 142 of the substrate 140 are connected to each other, and the underfill material 134A is melted to become an underfill state in which the semiconductor chip 100 fills a gap between the substrates 140 and becomes solid.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.
따라서, 상술한 본 발명에 따르면, 기존의 공정과 같이 디스팬서를 사용하지도 않고 열처리를 두 회에 걸쳐 실시하지도 않고 단 한번의 실시만으로 언더필을 형성함과 동시에 반도체 칩을 기판에 간단하게 탑재할 수 있다. Therefore, according to the present invention described above, the semiconductor chip can be easily mounted on the substrate while forming the underfill in a single operation without using the dispenser and performing the heat treatment twice in the same manner as the conventional process. have.
도 1 내지 도 5는 종래 기술에 따라 기판에 반도체 칩을 탑재하고 언더필을 충진하는 기술을 설명하기 위한 단면도들이다.1 to 5 are cross-sectional views illustrating a technique of mounting a semiconductor chip on a substrate and filling an underfill according to the prior art.
도 6은 본 발명에 의한 솔더필의 사시도이고, 도 7은 솔더필의 단면도이다.Fig. 6 is a perspective view of the solder fill according to the present invention, and Fig. 7 is a sectional view of the solder fill.
도 8 내지 도 10은 본 발명에 의한 솔더필 제조방법을 설명하기 위한 개략적인 사시도들이다.8 to 10 are schematic perspective views for explaining the solder fill manufacturing method according to the present invention.
도 11 내지 도 13은 반도체 패키지 제조공정에서 본 발명에 의한 솔더필이 사용되는 것을 보여주기 위한 단면도들이다.11 to 13 are cross-sectional views illustrating the use of the solder fill according to the present invention in a semiconductor package manufacturing process.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
130: 솔더필, 132: 솔더 범프 소재,130: solder peel, 132: solder bump material,
134: 언더필 소재, 136: 솔더필 벌크(solderfill bulk),134: underfill material, 136: solderfill bulk,
138: 다이아몬드 톱날, 140: 기판,138: diamond saw blade, 140: substrate,
142: 기판의 연결부.142: connection portion of the substrate.
Claims (7)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0057331A KR100484889B1 (en) | 2002-09-19 | 2002-09-19 | Solderfill for semiconductor package assembly and manufacturing method the same |
| US10/351,855 US20040050911A1 (en) | 2002-09-18 | 2003-01-27 | Solder-fill and its manufacturing method for using semiconductor package and its application for mounting semiconductor chip on PCB |
| US10/959,098 US20050045698A1 (en) | 2002-09-18 | 2004-10-07 | Solder-fill application for mounting semiconductor chip on PCB |
| US10/959,100 US20050051605A1 (en) | 2002-09-18 | 2004-10-07 | Process of manufacturing a solder-fill for applying to semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0057331A KR100484889B1 (en) | 2002-09-19 | 2002-09-19 | Solderfill for semiconductor package assembly and manufacturing method the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040025378A KR20040025378A (en) | 2004-03-24 |
| KR100484889B1 true KR100484889B1 (en) | 2005-04-28 |
Family
ID=37328306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0057331A KR100484889B1 (en) | 2002-09-18 | 2002-09-19 | Solderfill for semiconductor package assembly and manufacturing method the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100484889B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100206A (en) * | 1988-10-07 | 1990-04-12 | Nitto Denko Corp | Micro-soldering sheet |
| KR20010063682A (en) * | 1999-12-24 | 2001-07-09 | 윤종용 | Method for attaching semiconductor chip using flip chip bonding technic |
| US6258627B1 (en) * | 1999-01-19 | 2001-07-10 | International Business Machines Corporation | Underfill preform interposer for joining chip to substrate |
| US6297560B1 (en) * | 1996-10-31 | 2001-10-02 | Miguel Albert Capote | Semiconductor flip-chip assembly with pre-applied encapsulating layers |
| US6323062B1 (en) * | 1998-04-27 | 2001-11-27 | Alpha Metals, Inc. | Wafer coating method for flip chips |
-
2002
- 2002-09-19 KR KR10-2002-0057331A patent/KR100484889B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100206A (en) * | 1988-10-07 | 1990-04-12 | Nitto Denko Corp | Micro-soldering sheet |
| US6297560B1 (en) * | 1996-10-31 | 2001-10-02 | Miguel Albert Capote | Semiconductor flip-chip assembly with pre-applied encapsulating layers |
| US6323062B1 (en) * | 1998-04-27 | 2001-11-27 | Alpha Metals, Inc. | Wafer coating method for flip chips |
| US6258627B1 (en) * | 1999-01-19 | 2001-07-10 | International Business Machines Corporation | Underfill preform interposer for joining chip to substrate |
| KR20010063682A (en) * | 1999-12-24 | 2001-07-09 | 윤종용 | Method for attaching semiconductor chip using flip chip bonding technic |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040025378A (en) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6288451B1 (en) | Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength | |
| US8642393B1 (en) | Package on package devices and methods of forming same | |
| US6038136A (en) | Chip package with molded underfill | |
| US6458623B1 (en) | Conductive adhesive interconnection with insulating polymer carrier | |
| US20030051909A1 (en) | Ball grid array attaching means having improved reliability and method of manufacturing same | |
| US20010038166A1 (en) | Method of underfilling an integrated circuit chip | |
| JP2004072116A (en) | Polymer-buried solder bump used for reliable plastic package attachment | |
| JP2003007960A (en) | Electronic device and manufacturing method therfor | |
| JP2002026072A5 (en) | ||
| KR101010556B1 (en) | Semiconductor apparatus and method of manufacturing the same | |
| US7919356B2 (en) | Method and structure to reduce cracking in flip chip underfill | |
| US20070170599A1 (en) | Flip-attached and underfilled stacked semiconductor devices | |
| US6657313B1 (en) | Dielectric interposer for chip to substrate soldering | |
| KR20030090481A (en) | Method For Bonding IC Chips To Substrates With Non-Conductive Adhesive and Assemblies Formed | |
| JPH0296343A (en) | Manufacture of hybrid integrated circuit device | |
| US6956165B1 (en) | Underfill for maximum flip chip package reliability | |
| KR100295731B1 (en) | Method for fabricating an electronic package | |
| JPH10335527A (en) | Semiconductor device, mounting method of semiconductor device and manufacture thereof | |
| KR100674501B1 (en) | Method for attaching semiconductor chip using flip chip bonding technic | |
| US7411296B2 (en) | Method, system, and apparatus for gravity assisted chip attachment | |
| KR100484889B1 (en) | Solderfill for semiconductor package assembly and manufacturing method the same | |
| JP3565092B2 (en) | Method for manufacturing semiconductor device | |
| US6333209B1 (en) | One step method for curing and joining BGA solder balls | |
| JP2006156794A (en) | Method and structure of joining semiconductor device | |
| KR100484888B1 (en) | Flip chip mounting method using a solderfill |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| N231 | Notification of change of applicant | ||
| FPAY | Annual fee payment |
Payment date: 20120405 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130415 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |