KR100484197B1 - Auto Power Controlling method of PDP and apparatus therefor - Google Patents

Auto Power Controlling method of PDP and apparatus therefor Download PDF

Info

Publication number
KR100484197B1
KR100484197B1 KR10-2003-0007191A KR20030007191A KR100484197B1 KR 100484197 B1 KR100484197 B1 KR 100484197B1 KR 20030007191 A KR20030007191 A KR 20030007191A KR 100484197 B1 KR100484197 B1 KR 100484197B1
Authority
KR
South Korea
Prior art keywords
level
power control
average brightness
pdp
brightness level
Prior art date
Application number
KR10-2003-0007191A
Other languages
Korean (ko)
Other versions
KR20040070948A (en
Inventor
이상수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0007191A priority Critical patent/KR100484197B1/en
Publication of KR20040070948A publication Critical patent/KR20040070948A/en
Application granted granted Critical
Publication of KR100484197B1 publication Critical patent/KR100484197B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel ; PDP)의 전력 제어 제어(Auto Power Control ; APC) 방법에 관한 것으로서 더욱 상세하게는 인간의 시각적 특성을 이용하여 휘도를 제어함으로써 효율적으로 소비 전력을 절감하는 전력 제어 방법 및 그에 적합한 장치에 관한 것이다.The present invention relates to an auto power control (APC) method of a plasma display panel (PDP), and more particularly, to efficiently reduce power consumption by controlling brightness using human visual characteristics. It relates to a power control method and a device suitable therefor.

본 발명에 따른 PDP의 전력 제어 방법은 입력되는 영상의 평균 휘도 레벨을 측정하고, 측정된 평균 휘도 레벨에 따라 플라즈마 디스플레이 패널(PDP)의 소비 전력을 제어하는 방법에 있어서, 입력되는 영상의 평균 휘도 레벨을 측정하는 과정; 상기 측정된 평균 휘도 레벨에 상응하는 전력 소비 레벨을 설정하고, 설정된 전력 제어 레벨에 따라 PDP에 입력 영상을 디스플레이하는 과정; 측정된 평균 휘도 레벨을 소정의 소정의 제1주기로 이전의 평균 휘도 레벨과 비교하는 과정; 및 이전의 평균 휘도 레벨과 현재의 평균 휘도 레벨이 같으면 PDP의 소비 전력이 작아지도록 상기 전력 제어 레벨을 조정하는 과정을 포함하는 것을 특징으로 한다.The power control method of the PDP according to the present invention is a method of measuring the average brightness level of the input image, and controlling the power consumption of the plasma display panel (PDP) according to the measured average brightness level, the average brightness of the input image Measuring the level; Setting a power consumption level corresponding to the measured average brightness level and displaying an input image on the PDP according to the set power control level; Comparing the measured average brightness level with a previous average brightness level in a predetermined first period; And adjusting the power control level so that the power consumption of the PDP becomes smaller if the previous average brightness level is equal to the current average brightness level.

본 발명에 따른 전력 제어 방법에 있어서는 입력되는 영상의 평균 휘도 레벨이 소정 시간 동안 일정하게 유지되면 디스플레이되는 영상의 휘도를 낮추도록 즉, 서스테인 펄스의 개수를 낮추어 줌으로써 효과적으로 PDP의 소비 전력을 절감하게 된다.In the power control method according to the present invention, if the average luminance level of the input image remains constant for a predetermined time, the luminance of the displayed image is lowered, that is, the number of sustain pulses is reduced, thereby effectively reducing the power consumption of the PDP. .

Description

플라즈마 디스플레이 패널의 전력 제어 방법 및 그에 적합한 장치{Auto Power Controlling method of PDP and apparatus therefor}Power control method of plasma display panel and apparatus suitable therefor {Auto Power Controlling method of PDP and apparatus therefor}

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel ; PDP)의 전력 제어(Auto Power Control ; APC) 방법에 관한 것으로서 더욱 상세하게는 인간의 시각적 특성을 이용하여 휘도를 제어함으로써 효율적으로 소비 전력을 절감하는 전력 제어 방법 및 그에 적합한 장치에 관한 것이다.The present invention relates to an auto power control (APC) method of a plasma display panel (PDP), and more particularly, to reduce power consumption by controlling brightness using human visual characteristics. A control method and a device suitable therefor.

PDP는 비교적 높은 압력의 네온(Ne) 혹은 헬륨(He) 가스등을 베이스 기체로 한 플라즈마 방전을 이용하는 표시 장치이다.PDP is a display device that uses a plasma discharge with a relatively high pressure Ne (Ne) or helium (He) gas as a base gas.

R/G/B에 대해 각각 256계조를 구현하는 PDP의 경우 일반적으로 1프레임 화면을 8개의 서브필드(subfield)들로 구성하고, 각 서브필드별로 20, 21, 22 , 23, 24, 25, 26, 27의 가중치(weight)를 갖도록 구성한다. 이 서브필드별 가중치는 각 서브 필드의 서스테인(sustain) 방전 기간을 나타낸다.In the case of PDP that implements 256 gray levels for R / G / B, one frame is generally composed of eight subfields, and each subfield has 2 0 , 2 1 , 2 2 , 2 3 , It is configured to have a weight of 2 4 , 2 5 , 2 6 , 2 7 . The weight for each subfield represents the sustain discharge period of each subfield.

PDP에서의 계조는 서스테인 방전의 기간에 의해 결정된다. 따라서, 고계조의 표현을 위해서는 많은 수의 서스테인 방전을 필요로 하고, 이 경우 서스테인 방전 전류가 많이 흐르게 되어 전력 소모가 증가한다. The gray level in the PDP is determined by the duration of the sustain discharge. Therefore, a large number of sustain discharges are required for the expression of high gradation, and in this case, a large amount of sustain discharge current flows, thereby increasing power consumption.

PDP에서 소모하는 전력은 전원부에서 소비하는 성분과 구동부와 패널에서 소비하는 성분으로 나누어 볼 수 있다. 구동부와 패널에서 소비하는 전력의 크기는 입력 영상 신호에 따라 크게 달라진다. 전원부에서 소비하는 성분은 전원 장치의 효율에 따라 다르기는 하지만 전체 소비 전력의 약 20%정도이다. 따라서, 전체 소비 전력의 대부분이 구동부와 패널에서 소비되므로 구동부와 패널의 소비 전력이 전력 제어의 주요한 대상이 된다.The power consumed by the PDP can be divided into components consumed by the power supply unit and components consumed by the driver and panel. The amount of power consumed by the driver and the panel varies greatly depending on the input video signal. The components consumed by the power supply are about 20% of the total power consumption, depending on the efficiency of the power supply. Therefore, since most of the total power consumption is consumed by the driver and the panel, power consumption of the driver and the panel becomes the main object of power control.

PDP에서 구동부와 패널에서 소비되는 전력은 표시되는 영상의 평균 휘도 레벨(Average Level)과 유지 방전 펄스의 개수에 선형적으로 비례하는 특성을 가지고 있다.The power consumed by the driver and the panel in the PDP is linearly proportional to the average luminance level of the displayed image and the number of sustain discharge pulses.

따라서, PDP에 있어서 전력을 제어하는 방법은 두 가지가 있다. 하나는 PDP 패널에 인가되는 영상 신호를 변화시켜 평균 휘도 레벨을 될수록 낮게 하는 방법이고, 다른 하나는 서브 필드의 구성을 변화시켜 서스테인 방전 펄스의 개수를 낮추는 방법이다.Therefore, there are two methods of controlling power in the PDP. One method is to change the image signal applied to the PDP panel to lower the average luminance level, and the other is to change the configuration of the subfield to lower the number of sustain discharge pulses.

전자의 방법은 특공개 2002-89324(2002. 11. 29공개), 특공개 2001-61002(2001. 7. 7 공개), 특공개 2000-44751(2000. 7. 15 공개), 특공개 2000-33616호(2000. 6. 15 공개), 특공개 1998. 61650(1998. 7. 25 공개), 특공개 1998-61652(1998. 7. 25 공개), 특공개 1998-75492호(1998. 11. 16 공개) 등에 개시된다.The former methods are disclosed in 2002-89324 (published November 29, 2002), 2001-61002 (published July 7, 2001), 2000-44751 (published July 15, 2000), and 2000- 33616 (published on June 15, 2000), published 1998.61650 (released on July 25, 1998), published 1998-61652 (released on July 25, 1998), published on 1998-75492 (released on November 11, 1998). 16 publications).

예를 들어, 특공개 2001-61002호에는 입력 영상 신호의 평균 휘도 레벨이 소정값 이상이면 그것의 레벨을 감소시켜 PDP 패널에 인가하도록 하는 기술이 개시된다.For example, Japanese Patent Laid-Open No. 2001-61002 discloses a technique in which the average luminance level of an input video signal is greater than or equal to a predetermined value so that its level is reduced and applied to the PDP panel.

후자의 방법은 영상 신호의 평균 휘도 레벨에 따라 서브 필드의 구성 및 프레임당 서스테인 펄스의 개수를 조정하는 방법으로서 EP 99101977.9호, 특공개 2001-64130)2001. 7. 9 공개), 특공개 2000-3326(2000. 1. 15 공개), 특공개 2000-1748호(2000. 1. 15 공개), 특공개 2000-8125호(2000. 5. 15 공개), 특공개 1998-11725호(1998. 11. 16 공개), 특공개 2000-22614호(2000. 4. 25 공개) 등에 개시된다.The latter method is a method of adjusting the configuration of a subfield and the number of sustain pulses per frame according to the average brightness level of a video signal. EP 99101977.9, Japanese Patent Application Laid-Open No. 2001-64130) 2001. July 9), Publication 2000-3326 (January 15, 2000), Publication 2000-1748 (January 15, 2000), Publication 2000-8125 (May 15, 2000), Japanese Patent Application Laid-Open No. 1998-11725 (published Nov. 16, 1998) and Japanese Patent Laid-Open No. 2000-22614 (published Apr. 25, 2000).

예를 들어, 특공개 2000-3326호에는 입력 영상 신호의 평균 휘도 레벨을 검출하고, 그 값에 따라 각 서브 필드의 구성 및 서스테인 펄스의 개수를 조정하는 장치가 개시된다. For example, Japanese Patent Laid-Open No. 2000-3326 discloses an apparatus for detecting an average luminance level of an input video signal and adjusting the configuration of each subfield and the number of sustain pulses according to the value.

이와 같이 입력 영상의 평균 휘도 레벨이 통상 이하의 경우에는 PDP 패널을 통하여 디스플레이되는 영상의 평균 휘도를 상승시키고 반대로 휘도 수준이 높을 때는 휘도를 제한함으로써 소비전력을 억제하면서 콘트라스트의 향상을 꾀하는 방법을 PLE(Peak Luminance Enhancement)라고 한다. PLE에 있어서 평균 휘도 레벨은 프레임 단위로 측정되며 입력 영상의 평균 휘도 레벨이 달라지면 서브필드의 구성 및 서스테인 펄스의 개수를 변화시켜준다.As described above, if the average luminance level of the input image is generally lower, the average luminance of the image displayed through the PDP panel is increased. On the contrary, when the luminance level is high, the contrast is limited while the power consumption is reduced, thereby improving the contrast. It is called (Peak Luminance Enhancement). In PLE, the average luminance level is measured in units of frames. When the average luminance level of the input image is changed, the configuration of the subfield and the number of sustain pulses are changed.

한편, 인간의 시각적 특성은 같은 평균 휘도 레벨이 같은 화면이 지속되는 경우 휘도가 약간 저하하더라도 그 변화를 쉽게 인식하지 못하는 특성을 가지고 있다. 따라서, 이를 이용하면 평균 휘도 레벨이 지속되는 동안 약간씩 휘도 레벨을 낮추어 줌으로써 효율적으로 소비 전력을 절감하는 것이 가능하다.On the other hand, the visual characteristics of humans have a characteristic that the change is not easily recognized even if the brightness is slightly reduced when the same average brightness level is maintained on the screen. Therefore, by using this, it is possible to efficiently reduce power consumption by lowering the brightness level slightly while the average brightness level lasts.

본 발명은 상기의 요구에 부응하기 위한 것으로서 인간의 시각적 특성을 이용하여 효율적으로 소비 전력을 절감하는 전력 제어 방법을 제공하는 것을 그 목적으로 한다.An object of the present invention is to provide a power control method for efficiently reducing power consumption by using human visual characteristics.

본 발명의 다른 목적을 상기의 전력 제어 방법에 적합한 장치를 제공하는 것에 있다.Another object of the present invention is to provide an apparatus suitable for the above power control method.

상기 목적을 달성하기 위한 본 발명에 따른 PDP의 전력 제어 방법은PDP power control method according to the present invention for achieving the above object

입력되는 영상의 평균 휘도 레벨을 측정하고, 측정된 평균 휘도 레벨에 따라 플라즈마 디스플레이 패널(PDP)의 소비 전력을 제어하는 방법에 있어서,In the method of measuring the average brightness level of the input image, and controlling the power consumption of the plasma display panel (PDP) according to the measured average brightness level,

입력되는 영상의 평균 휘도 레벨을 측정하는 과정;Measuring an average brightness level of an input image;

상기 측정된 평균 휘도 레벨에 상응하는 전력 소비 레벨을 설정하고, 설정된 전력 제어 레벨에 따라 PDP에 입력 영상을 디스플레이하는 과정;Setting a power consumption level corresponding to the measured average brightness level and displaying an input image on the PDP according to the set power control level;

측정된 평균 휘도 레벨을 소정의 소정의 제1주기로 이전의 평균 휘도 레벨과 비교하는 과정; 및Comparing the measured average brightness level with a previous average brightness level in a predetermined first period; And

이전의 평균 휘도 레벨과 현재의 평균 휘도 레벨이 같으면 PDP의 소비 전력이 작아지도록 상기 전력 제어 레벨을 조정하는 과정을 포함하는 것을 특징으로 한다.And adjusting the power control level so that the power consumption of the PDP is reduced if the previous average brightness level is the same as the current average brightness level.

여기서, 상기의 전력 제어 방법은 입력 영상의 평균 휘도 레벨을 소정의 제2주기로 측정되며, 입력 영상의 평균 휘도 레벨이 이전의 평균 휘도 레벨보다 크다면 전력 소비 레벨을 입력 영상의 평균 휘도 레벨에 상당하는 범위에서 될수록 낮은 전력 소모를 허용하는 전력 제어 레벨로 설정하는 것이 바람직하다.The power control method may measure the average luminance level of the input image at a predetermined second period, and if the average luminance level of the input image is greater than the previous average luminance level, the power consumption level corresponds to the average luminance level of the input image. It is desirable to set the power control level to allow a lower power consumption as far as possible.

상기의 다른 목적을 달성하는 본 발명에 따른 PDP의 전력 제어 장치는Power control apparatus of the PDP according to the present invention to achieve the above another object

입력되는 영상의 평균 휘도 레벨을 측정하고, 측정된 평균 휘도 레벨에 따라 플라즈마 디스플레이 패널(PDP)의 소비 전력을 제어하는 장치에 있어서,In the apparatus for measuring the average brightness level of the input image, and controlling the power consumption of the plasma display panel (PDP) according to the measured average brightness level,

입력되는 영상의 평균 휘도 레벨 ASL을 측정하는 ASL 연산부;An ASL calculator configured to measure an average luminance level ASL of an input image;

상기 측정된 평균 휘도 레벨에 상응하는 전력 소비 레벨의 범위를 가지는 룩업 테이블을 저장하는 메모리;A memory for storing a lookup table having a range of power consumption levels corresponding to the measured average brightness level;

상기 메모리를 참조하여 상기 측정된 평균 휘도 레벨에 상응하는 전력 소비 레벨의 범위를 획득하고, 측정된 평균 휘도 레벨을 소정의 소정의 제1주기로 이전의 평균 휘도 레벨과 비교하고, 이전의 평균 휘도 레벨과 현재의 평균 휘도 레벨이 같으면 PDP의 소비 전력이 작아지도록 측정된 평균 휘도 레벨에 상응하는 전력 소비 레벨의 범위에서 상기 전력 제어 레벨을 조정하는 APC 결정부를 포함하는 것을 특징으로 한다.Obtain a range of power consumption levels corresponding to the measured average brightness level with reference to the memory, compare the measured average brightness level with a previous average brightness level at a predetermined first predetermined period, and then obtain a previous average brightness level And an APC determination unit that adjusts the power control level in a range of power consumption levels corresponding to the average brightness level measured so that the power consumption of the PDP becomes smaller when the current average brightness level is the same.

본 발명에 따른 전력 제어 방법에 따르면 입력되는 영상의 평균 휘도 레벨이 소정 시간 동안 일정하게 유지되면 디스플레이되는 영상의 휘도를 낮추도록 즉, 서스테인 펄스의 개수를 낮추어 줌으로써 효과적으로 PDP의 소비 전력을 절감하게 된다.According to the power control method according to the present invention, if the average luminance level of the input image is kept constant for a predetermined time, the luminance of the displayed image is lowered, that is, the number of sustain pulses is reduced, thereby effectively reducing the power consumption of the PDP. .

이하, 첨부된 도면을 참조하여 본 발명의 구성 및 동작을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation of the present invention.

PDP 구성을 위한 각종의 방법이 알려져 있으나 박형으로 하기 위해 대향하는 전면 유리기판과 배면 유리기판의 주위를 봉입용 유리로 봉입해서 방전 가스를 수용하는 기밀 용기를 구성하는 것이 많이 채용된다. 통상 전면, 배면 유리 기판으로서는 저가격의 소다 석회(soda-lime) 유리가 사용된다.Various methods for the construction of a PDP are known, but in order to achieve a thin shape, it is often adopted to form an airtight container that encloses opposing front glass substrates and rear glass substrates with sealing glass to contain discharge gas. Usually, low-cost soda-lime glass is used as the front and back glass substrates.

미세하고 다수의 표시 셀을 가지는 PDP에서는 인접하는 셀 간의 에러 방전이나 색침투를 방지하기 위해 혹은 패널 내외의 압력 차를 견디거나 또 방전용 전극간 거리를 규정하기 위해 스페이스(spacer) 또는 전, 배면 유리 기판들 사이에 격벽을 필요로 한다. 이 격벽과 전,배면 유리기판에 의해 주위가 둘러싸인 공간이 한 개의 표시 셀(cell)이 된다. 표시 셀 내부에는 형광체가 층으로 도포되며, 방전에 의해서 발생하는 자외선에 의해 형광체층은 각 색의 가시광을 발생한다.In a PDP having a small number of display cells, a spacer or anterior or rear surface of the display panel may be used to prevent error discharge or color penetration between adjacent cells or to withstand pressure differences between panels and to define the distance between electrodes for discharge. A partition is required between the glass substrates. The space surrounded by the partition wall and the front and rear glass substrates becomes one display cell. Phosphors are applied as layers in the display cells, and the phosphor layers generate visible light of respective colors by ultraviolet rays generated by the discharge.

다수의 셀은 방전용 전극을 행(row)과 열(column)로 구분할 때 각각 라인 형상의 행 및 열 전극의 교차 부분에 형성하는 것이 편리하다.It is convenient to form a plurality of cells at the intersections of line-shaped row and column electrodes when dividing the discharge electrodes into rows and columns, respectively.

이 행 전극과 열 전극이 제1 혹은 제2전극 군으로서 2개의 전극군으로 다수의 셀이 독립적으로 선택된다. 따라서 제1 및 제2 전극군은 선택 가능한 구성이면 되므로 종류에는 상관없다.A plurality of cells are independently selected as two electrode groups as the row electrode and the column electrode as the first or second electrode group. Therefore, since the 1st and 2nd electrode group should just be a selectable structure, it does not matter what kind.

PDP에서 화소를 구성하는 셀의 행 전극 및 열 전극 사이에 인가되는 전압 조절을 통하여 방전을 얻으며, 방전된 빛의 양은 셀 내에서의 방전 시간의 길이를 변화시켜서 조절한다.In the PDP, a discharge is obtained by adjusting a voltage applied between a row electrode and a column electrode of a cell constituting a pixel, and the amount of discharged light is adjusted by changing the length of discharge time in the cell.

이와 같은 PDP중에서 특히 면방전형의 교류형 PDP는 전술한 바와 같이 행전극과 열전극에 인가되는 전압 조절로서 면방전을 일으켜 영상을 얻는 것으로, 예를 들면 일본극 특개평 7-140922호에 의해 공지되어 있다.Among such PDPs, in particular, surface-discharge AC-type PDPs generate images by causing surface discharge as a voltage control applied to row electrodes and column electrodes as described above, and are known, for example, from Japanese Unexamined Patent Publication No. 7-140922. It is.

도 1은 일반적인 면방전형 교류형 PDP의 구성을 도시한 것으로서 일본국 특개평 7-140922호에 개시된 것이다.Fig. 1 shows the construction of a general surface discharge type AC PDP and is disclosed in Japanese Patent Laid-Open No. 7-140922.

면방전 PDP 패널(100)은 영상의 표시면인 전면 유리기판(102), 전면 유리기판(102)과 소정의 거리를 두고 평행하게 위치한 배면 유리기판(103), 전,배면 유리기판(102, 103) 사이에 배열되어 두 유리기판을 평행하게 유지시키고 셀 사이를 격리시켜 방전 공간을 형성하는 격벽(110), 전면 유리기판(102) 중 배면 유리기판(103)과의 대향면에 격벽(110)과 직교하도록 서로간에 평행하게 배열 형성된 공통 전극(X1 내지 Xn)으로서의 제1행전극(104) 및 스캔전극(Y1 내지 Yn)으로서의 제2행전극(105), 전면 유리기판(102) 중 배면 유리기판(103)과의 대향면 밑에 형성되어 방전 때에 방전 전류를 제한하는 유전체층(106), 이 유전체층(106)상에 피복된 산화마그네슘(MgO(107), 각 격별(110)사이의 배면 유리기판(103)중 전면 유리기판(102)과의 대향면에 격벽(110)과 평행하며 제1, 제2행전극(104, 105)과 매트릭스를 형성하여 방전을 일으키는 열전극(108: W1 내지 Wn), 방전공간 내부의 배면 유리기판(103)위에 도포되어 각 셀의 방전에 의해 발생된 자외선에 의해 여기되어 적색, 녹색, 청색의 가시광을 발생시키는 형광체층(109)으로 구성되어 있다. 여기서, 서로 대향하는 제1, 제2행전극(104, 105)과 직교하는 열전극(108)의 교차점의 방전 셀이 화소가 되며, 이 방전 셀은 격벽(110)에 의해 분리되어 있다.The surface discharge PDP panel 100 includes a front glass substrate 102 and a front glass substrate 102 positioned parallel to the front glass substrate 102 at a predetermined distance, and the front and rear glass substrates 102, The partition wall 110 arranged between the two glass substrates to keep the two glass substrates in parallel and to isolate the cells to form a discharge space, and the partition wall 110 on the opposite surface of the rear glass substrate 103 of the front glass substrate 102. Back of the first row electrode 104 as the common electrodes X1 to Xn, the second row electrode 105 as the scan electrodes Y1 to Yn, and the front glass substrate 102, which are arranged in parallel to each other so as to be perpendicular to each other. A dielectric layer 106 formed under the opposing surface of the glass substrate 103 to limit the discharge current at the time of discharging, and the back glass between the magnesium oxide (MgO 107 and the respective divisions 110) coated on the dielectric layer 106. The first and second row electrodes 104 and 105 are parallel to the partition wall 110 on the opposite surface of the substrate 103 to the front glass substrate 102. ) Is formed on the column electrodes 108 (W1 to Wn), which form a matrix, and is discharged, and is applied on the rear glass substrate 103 inside the discharge space, and is excited by ultraviolet rays generated by the discharge of each cell. And a fluorescent layer 109 for generating visible light, wherein the discharge cells at the intersections of the first and second row electrodes 104 and 105 facing each other with the orthogonal column electrodes 108 become pixels. The discharge cells are separated by the partition wall 110.

이와 같은 면방전형 플라즈마 디스플레이 패널(100)에 있어서, 그것의 동작은 제1행전극(104)과 제2행전극(105) 사이에 교대로 전압펄스를 인가하여 반주기마다 극성을 반전하는 것에 의해 방전을 일으켜 셀을 발광시킨다.In the surface discharge plasma display panel 100 as described above, its operation is performed by applying voltage pulses alternately between the first row electrode 104 and the second row electrode 105 to invert the polarity every half cycle. Causes the cell to emit light.

컬러 표시로서는, 각 셀에 형성된 형광체층(109)이 방전으로부터의 자외선에 의해서 여기되어 발광한다. 표시용의 방전을 하는 제1행전극(104)과 제2행전극(105)이 유전체층(106)으로 피복되어 있기 때문에 각 셀의 전극 사이에서 한번 방전이 일어나면 방전공간에서 생성된 전자나 이온은 인가전압의 방향으로 이동하여 유전체층(106)에 축적된다.As the color display, the phosphor layer 109 formed in each cell is excited by the ultraviolet rays from the discharge and emits light. Since the first row electrode 104 and the second row electrode 105 for discharging for display are covered with the dielectric layer 106, once discharge occurs between the electrodes of each cell, electrons or ions generated in the discharge space It moves in the direction of the applied voltage and accumulates in the dielectric layer 106.

유전체층(106)위에 축적된 전자나 이온 등의 전하를 벽전하라 부른다. 이 벽전하가 형성하는 전계가 인가전계를 약하게 하는 방향으로 작용하기 때문에 벽전하의 형성과 함께 방전은 급속히 소멸한다.The charges such as electrons and ions accumulated on the dielectric layer 106 are called wall charges. Since the electric field formed by this wall charge acts in the direction of weakening the applied electric field, the discharge disappears rapidly with the formation of the wall charge.

방전이 소명한 후 이전의 방전과 극성이 반전된 전계가 인가되면 벽전하를 형성하는 전계와 인가전계가 중첩되기 때문에 이전의 방전에 비교하여 낮은 인가전압으로도 방전이 가능해진다. 그 이후는 이 낮은 전압을 반주기마다 반전시키는 것에 의해서 방전을 유지하는 것이 가능하다. 이러한 기능을 메모리 기능이라 부른다. 이 메모리 기능을 이용하여 낮은 인가전압으로 유지하는 방전을 서스테인 방전(유지방전)이라 부르며, 또 반주기마다 제1행전극(104) 및 제2행전극(105)에 인가되는 전압펄스를 서스테인 펄스라 부른다.When the electric field whose polarity is reversed after the discharge is applied is applied, the electric field forming the wall charge and the applied electric field overlap so that the discharge can be performed even at a lower applied voltage than the previous discharge. After that, it is possible to maintain the discharge by inverting this low voltage every half cycle. This function is called a memory function. The discharge maintained at a low applied voltage by using this memory function is called sustain discharge (oil dielectric), and the voltage pulse applied to the first row electrode 104 and the second row electrode 105 every half cycle is called a sustain pulse. Call.

이 서스테인 방전은 벽전하가 소멸될 때까지 서스테인 펄스가 인가되는 한 지속되며, 벽전하를 소거시키는 것을 소거라 부른다.This sustain discharge lasts as long as the sustain pulse is applied until the wall charge disappears, and erasing the wall charge is called erasing.

그리고, 벽전하 소멸은 제1행전극(104)에 소거펄스가 인가될 때 소거되며 한편, 최초에 벽전하를 유전체층(106)위에 형성하는 것을 기록이라 부른다. 이 기록은 제1행전극(104)과 제2행전극(105)에 위상이 서로 다르고 동기화된 리세트 펄스를 인가함으로써 가능해 진다.The wall charge dissipation is erased when an erase pulse is applied to the first row electrode 104, while the wall charge is first formed on the dielectric layer 106. This is called recording. This recording is made possible by applying the reset pulses which are out of phase and synchronized to the first row electrode 104 and the second row electrode 105.

다음 교류형 디스플레이의 계조 표시 방법에 대해서 간단히 설명한다.The following describes the gray scale display method of the AC display.

교류형 플라즈마 디스플레이 패널의 계조 표시 및 그 패널의 구동 방법으로서는 예를 들면, 일본국 특개평 7-160218호에 의해 잘 알려져 있다.Gray scale display of an AC plasma display panel and a method of driving the panel are well known, for example, from Japanese Patent Laid-Open No. 7-160218.

도 2는 면방전형 교류형 플라즈마 디스플레이 패널에서 서브 프레임의 구성을 보이는 것이고, 도 3은 도 2의 면방전형 교류형 플라즈마 디스플레이 패널의 구동 방법을 표시한 제1서브필드내의 전압 파형도로서 일본국 특개평 7-160218호에 개시된 것이다.FIG. 2 shows the structure of a subframe in a surface discharge type AC plasma display panel, and FIG. 3 is a voltage waveform diagram in a first subfield showing a method of driving the surface discharge type AC plasma display panel of FIG. It is disclosed in Japanese Patent Application Laid-Open No. 7-160218.

먼저, 도 2에서 한 프레임은 화면에 1장의 그림을 출력하기 위한 시간으로 NTSC의 경우에는 약 16.7msec(60Hz)이다.First, in FIG. 2, one frame is a time for outputting one picture on the screen, which is about 16.7 msec (60 Hz) in the case of NTSC.

도 2에 있어서 표시라인은 교류형 플라즈마 디스플레이 패널의 제1, 제2행전극으로 이루어지는 행방향의 라인이고, 가로방향은 시간의 흐름을 나타낸다. 한 프레임은 몇 개의 서브 필드(sub-field)로 분할되며, 각 서브 필드는 각각 리세트 기간(reset period), 어드레스 기간(addressing period), 서스테인 기간(sustain period)으로 구성된다. 예컨대, 256계조를 표시하는 경우, 1프레임 내의 서브필드는 8개가 되어 각각의 서브필드의 서스테인 방전 기간의 시간을 2n(n은 0 내지 7)으로 한다.In FIG. 2, the display line is a line in a row direction consisting of the first and second row electrodes of the AC plasma display panel, and the horizontal direction represents the passage of time. One frame is divided into several sub-fields, and each subfield is composed of a reset period, an addressing period, and a sustain period, respectively. For example, when 256 gradations are displayed, there are eight subfields in one frame, and the time of the sustain discharge period of each subfield is 2n (n is 0 to 7).

그리고 전체의 화면은 각각의 셀의 제1, 제2행전극 및 열전극에 디지털 영상신호를 입력시키기 위한 리세트 펄스, 주사를 위한 스캔 펄스, 방전을 유지시켜주기 위한 서스테인 펄스 및 방전된 셀의 방전을 중지하기 위한 소거펄스를 인가하기 위하여 매트릭스형으로 구동시켜서 얻어진다.The entire screen includes a reset pulse for inputting a digital image signal to the first and second row electrodes and column electrodes of each cell, a scan pulse for scanning, a sustain pulse for maintaining a discharge, and a discharged cell. It is obtained by driving in matrix to apply an erase pulse for stopping the discharge.

영상표시를 위해 필요한 계조 정보는 전체 영상을 표시하기 위해 필요한 주어진 시간, 예컨대 NTSC TV신호의 경우 1/30초 내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 주어 구현시킨다. 이때 화면의 휘도는 각각의 셀을 최대로 구동시켰을 때의 밝기에 의해 결정이 되고 휘도를 증가시켜 주기 위해서는 한 화면을 구성시키기 위한 주어진 시간 내에서 셀의 방전 시간을 최대한 길게 유지시킬 수 있도록 행측의 구동 회로가 설계되어야 한다.The gray scale information required for image display is implemented by giving different lengths of time for discharging individual cells within a given time necessary to display the entire image, for example, 1/30 second in the case of an NTSC TV signal. In this case, the brightness of the screen is determined by the brightness when each cell is driven to the maximum, and in order to increase the brightness, the discharge time of the cell can be kept as long as possible within a given time for composing a screen. The drive circuit must be designed.

일본국 특개평 7-160218호에 의한 플라즈마 디스플레이 패널의 구동 방법의 예로서, 도 3에 나타내는 바와 같이 제1행전극(X)은 공통으로 접속되어 있고, 모든 제1행전극(X)에 관해서 동일한 전압이 인가된다. 한편, 제2행전극(Y) 및 열전극(W)은 각 라인마다 개별의 전압을 인가할 수가 있다. 도 3에 나타낸 전압 파형은 위에서부터 순차적으로 열전극 Wj, 제1행전극 X, 제2행전극 Y1, Y2, Yn의 인가전압 파형이다.As an example of the driving method of the plasma display panel according to Japanese Patent Laid-Open No. 7-160218, as shown in FIG. 3, the first row electrodes X are connected in common, and all the first row electrodes X are connected. The same voltage is applied. Meanwhile, the second row electrode Y and the column electrode W may apply separate voltages to each line. The voltage waveforms shown in FIG. 3 are voltage waveforms applied to the column electrodes Wj, the first row electrodes X, and the second row electrodes Y1, Y2, Yn sequentially from the top.

먼저, 도 3에서 리세트 기간은 교류형 플라즈마 디스플레이의 전 셀을 동일한 상태로 하는 기간으로서, 리세트 기간의 초기 a 지점에서 전 화면에 공통으로 접속된 제1행전극(X)에 전면 리세트 펄스( Pp; Priming pulse)가 인가된다. 이 전면 리세트 펄스(Pp)는 제1행전극(X)과 제2행전극(Y)사이의 방전 개시전압 이상으로 설정되어 있기 때문에 이전의 서브 필드의 발광/비발광 여부에 상관없이 패널의 전체 셀이 방전 발광한다. 이때 열전극(W)에도 전압 펄스가 인가되어 있지만, 제1행전극(X)과 열전극(W)사이에서 방전이 일어나지 않도록 제1행전극(X)과 열전극(W)사이의 전위차를 작게 하기 위한 것으로서 제1행전극(X)과 제2행전극(Y)사이의 전압의 대략 1/2인 값에 설정된다.First, in FIG. 3, the reset period is a period in which all the cells of the AC plasma display are in the same state, and the front reset is performed on the first row electrode X commonly connected to all the screens at the initial point a of the reset period. A pulse Pp is applied. Since the front reset pulse Pp is set to be equal to or higher than the discharge start voltage between the first row electrode X and the second row electrode Y, regardless of whether the previous subfield is emitting or not emitting light, All cells discharge discharge light. At this time, although a voltage pulse is applied to the column electrode W, the potential difference between the first row electrode X and the column electrode W is adjusted so that a discharge does not occur between the first row electrode X and the column electrode W. It is set to a value that is approximately 1/2 of the voltage between the first row electrode X and the second row electrode Y for the purpose of making it small.

전면 리세트 펄스(Pp)가 인가되면 제1행전극(X)과 제2행전극(Y) 사이에서 강한 방전이 일어나 X-Y전극 사이에 다량의 벽전하가 축적되며 방전이 종료된다.When the front reset pulse Pp is applied, a strong discharge occurs between the first row electrode X and the second row electrode Y, and a large amount of wall charge is accumulated between the X-Y electrodes and the discharge ends.

다음, 도3의 b지점에서 전면 리세트 펄스(Pp)가 서서히 하강하여 제1행전극(X) 및 제2행전극(Y)에 인가전압이 없게 되면 X-Y 전극 사이에는 이전의 전면 리세트 펄스(Pp)에서 축적한 벽전하에 의한 전계가 남는다. 이 전계는 크고 그 자체로서 다시 방전을 개시할 수가 있기 때문에 다시 제1행전극(X)과 제2행전극(Y) 사이에서 방전이 일어난다. 그러나, 외부의 인가전압은 없기 때문에 방전으로 인한 전자나 이온은 제1,제2행전극(X, Y)에 이동하는 일이 없이 중화되어 소멸한다.Next, when the front reset pulse Pp gradually drops at the point b of FIG. 3 and there is no applied voltage to the first row electrode X and the second row electrode Y, the previous front reset pulse between the XY electrodes. The electric field due to the wall charge accumulated at (Pp) remains. Since this electric field is large and can start discharging again by itself, discharge occurs between the first row electrode X and the second row electrode Y again. However, since there is no externally applied voltage, electrons or ions due to discharge are neutralized and disappear without moving to the first and second row electrodes X and Y.

이와 같이 이전의 서브필드에서 벽전하의 유,무에 관계없이 전 셀을 기록하며, 그리고 소거하는 것에 의해 전 화면의 셀의 벽전하를 없애는 상태로 리세트가 행하여진다. 외부 인가전압이 없더라도 축적된 벽전하만으로 방전하여 벽전하의 소거가 행해지는 방전을 자기소거 방전이라고 한다.In this way, all cells are recorded and erased in the previous subfield regardless of the presence or absence of wall charges, and reset is performed in such a manner that the wall charges of the cells of the entire screen are removed. Even when there is no externally applied voltage, the discharge that is discharged only by the accumulated wall charges and the wall charges are erased is called self-erasing discharge.

이 리세트 기간의 완료 도중 c지점 때에는 제1행전극(X) 및 제2행전극(Y)에는 벽전하가 거의 남아 있지 않다. 한편, 방전 셀 내에서는 이전의 전면 리세트 펄스(Pp)에 의한 방전으로 생긴 하전 입자가 미량으로 남아있다. 이 하전 입자는 다음 기록에서의 방전을 보다 확실하게 하기 위한 것으로 기록 방전의 종화(씨앗불)의 역할을 하며, 종화 효과와 소거 효과를 하나의 펄스로 겸비하고 있다.At the point c during the completion of this reset period, almost no wall charges remain in the first row electrode X and the second row electrode Y. On the other hand, in the discharge cell, a small amount of charged particles generated by the discharge by the previous front reset pulse Pp remains. This charged particle serves to make the discharge in the next recording more sure, and serves as a seed (seeding) of the recording discharge, and combines the seeding effect and the erasing effect with one pulse.

도 3의 어드레스 기간은 화면의 임의의 셀을 행전극과 열전극의 매트릭스 선택에 의해 각 셀의 벽전하의 유무를 제어하는 기간으로 상기의 기록도 이 어드레스 기간에 행하여진다.The address period in Fig. 3 is a period in which any cell on the screen controls the presence or absence of wall charges in each cell by matrix selection of the row electrode and the column electrode. The above writing is also performed in this address period.

어드레스 기간이 되면 독립한 제2행전극(Y1 내지 Yn)에 차례로 부의 스캔 펄스(Scp)가 인가되어 주사가 행하여진다. 한편, 열전극(W)에는 영상 데이터의 내용에 응해서 정의 어드레스 펄스(Ap)가 인가된다. 제2행전극(Y)에 인가되는 스캔 펄스(Scp)와 열전극(W)에 인가되는 어드레스 펄스(Ap)에 의해서 화면 임의의 셀을 선택할 수 있다.In the address period, negative scan pulses Scp are sequentially applied to the independent second row electrodes Y1 to Yn to perform scanning. On the other hand, the positive address pulse Ap is applied to the column electrode W in response to the contents of the image data. An arbitrary cell can be selected by the scan pulse Scp applied to the second row electrode Y and the address pulse Ap applied to the column electrode W.

스캔 펄스(Scp)와 어드레스 펄스(Ap)의 합계 전압치는 셀의 제2행전극(Y)과 열전극(W)사이의 방전개시 전압 이상으로 설정되어 있기 때문에 스캔펄스(Scp)와 어드레스 펄스(Ap)가 동시에 인가된 셀은 Y-W 전극 사이에서 방전이 일어난다. 또한 어드레스 기간중 공통의 제1행전극(X)은 정의 전압치에 유지되고 있다. 이 전압치는 스캔펄스(Scp)의 전압치와 합계하더라도 제1행전극(X)과 제2행전극(Y) 사이에서 방전하지 않지만 제2행전극(Y)과 열전극(W) 사이에서 방전이 일어났을 때 이 방전을 트리거하며, 아울러 제1행전극(X)과 제2행전극(Y) 사이에도 방전이 일어나는 것같은 전압치에 설정되어 있다.Since the total voltage value of the scan pulse Scp and the address pulse Ap is set to be equal to or higher than the discharge start voltage between the second row electrode Y and the column electrode W of the cell, the scan pulse Scp and the address pulse ( In the cells to which Ap) is simultaneously applied, discharge occurs between the YW electrodes. In addition, the common first row electrode X is held at the positive voltage value during the address period. Although the voltage value does not discharge between the first row electrode X and the second row electrode Y even if the voltage value of the scan pulse Scp is summed, it is discharged between the second row electrode Y and the column electrode W. When this occurs, the discharge is triggered, and at the same time, the discharge is set between the first row electrode X and the second row electrode Y at a voltage value at which the discharge is likely to occur.

제2행전극(Y)과 열전극(W) 사이의 방전을 트리거해서 일어나는 제1행전극(X)과 제2행전극(Y)사이의 방전을 기록 서스테인 방전이라고도 한다. 이 기록 서스테인 방전에 의해 제1, 제2행전극 상에는 벽전하가 축적된다.The discharge between the first row electrode X and the second row electrode Y caused by triggering the discharge between the second row electrode Y and the column electrode W is also referred to as a write sustain discharge. By this write sustain discharge, wall charges are accumulated on the first and second row electrodes.

그리고 전 화면의 주사가 끝난 후 서스테인 방전기간이 된다. 이 서스테인 방전기간은 어드레스 기간 후에 벽전하가 있는 셀만 서스테인 방전을 행한다.After the scanning of the entire screen, the sustain discharge period is completed. In this sustain discharge period, only the cells with wall charges sustain sustain after the address period.

서스테인 방전에 의한 발광이 표시에 이용되어 1프레임 내에 서스테인 방전으로 발광하는 시간이 긴 셀만 밝게 빛난다.Light emission by the sustain discharge is used for display, so that only cells with a long time of light emission by the sustain discharge within one frame glow brightly.

PDP에서는 이와 같이 각 셀에 관해서 발광시간을 제어하는 것에 의해 계조표시를 할 수 있다.In the PDP, gray scale display can be performed by controlling the light emission time for each cell.

서스테인 방전 기간이 되면 도 3의 d 지점에서 전 화면의 셀이 일제히 서스테인 펄스가 인가되며, 어드레스 기간으로 어드레스되어 벽전하를 축적한 셀에만 도 3의 e 지점에서 서스테인 펄스(Scp)를 인가하여 서스테인 방전을 하고 벽전하를 형성하고 있지 않은 셀은 서스테인 방전을 하지 않는다. 그리고 다시 다음 서브필드의 리세트 기간동안, 전 셀에 전면 리세트 펄스(Pp)가 인가되어 리세트가 행해진다.When the sustain discharge period is reached, sustain pulses are simultaneously applied to cells of all screens at point d of FIG. 3, and sustain pulses Scp are applied at point e of FIG. 3 only to cells that are addressed in the address period and accumulate wall charges. Cells that discharge and do not form wall charges do not sustain sustain discharge. Then, during the reset period of the next subfield, the front reset pulse Pp is applied to all cells to perform the reset.

도 4는 종래의 PLE 회로의 구성을 보이는 것으로서 EP99101977.9 및 특공개 2002-33780호에 개시된 것이다. RGB 데이터는 평균 전력 측정 블록(416)에서 분석되며, 이 평균 전력 측정 블록(416)은 입력 영상에 대한 계산된 평균 휘도 레벨(ASP)을 PWEF(Peak White Enhancement Factor) 제어 블록(414)에 제공한다. PWEF 제어 블록(417)은 이전에 측정된 평균 휘도 레벨과 자신의 내부 전력 레벨 모드표를 참조하여 선택된 모드 제어 신호를 생성한다. 4 shows the configuration of a conventional PLE circuit and is disclosed in EP99101977.9 and Japanese Patent Laid-Open No. 2002-33780. The RGB data is analyzed in an average power measurement block 416, which provides the calculated average luminance level (ASP) for the input image to the Peak White Enhancement Factor (PWEF) control block 414. do. The PWEF control block 417 generates the selected mode control signal with reference to the previously measured average brightness level and its internal power level mode table.

PWEF 제어 블록(417)은 사용될 프리-스케일링 팩터(Pre-scailing factor; PS)와 서브 필드 코딩 파라미터(Coding parameter; CD)를 선택한다. PS는 입력 영상의 레벨을 변화시키기 위한 것이고, CD는 서브 필드의 구성 및 서스테인 펄스의 개수를 조정하기 위한 것이다. 즉, CD는 예를 들어, 서브 필드의 개수, 서브 필드의 위치, 서브 필드의 가중치, 그리고 서브 필드의 타입들이다. The PWEF control block 417 selects a pre-scailing factor (PS) and a subfield coding parameter (CD) to be used. PS is for changing the level of the input image, CD is for adjusting the configuration of the sub-field and the number of sustain pulses. That is, the CD is, for example, the number of subfields, the position of the subfield, the weight of the subfield, and the types of the subfield.

PWEF 제어 블록(417)은 또한 프레임 메모리(412)에 RGB 픽셀 데이터의 기록(WR), 프레임 메모리(414)로부터 RGB 서브 필드 데이터의 판독(RD), 그리고 라인의 주소 지정을 위한 직병렬 변환회로(SP)를 제어한다. 마지막으로 PWEF 제어 블록(417)은 PDP 패널(415)을 구동하는 데 필요한 주사 펄스 및 서스테인 펄스를 생성한다.The PWEF control block 417 also includes a serial-to-parallel conversion circuit for writing RGB pixel data (WR) to the frame memory 412, reading RGB subfield data from the frame memory 414 (RD), and addressing lines. To control (SP). Finally, the PWEF control block 417 generates the scan pulses and the sustain pulses required to drive the PDP panel 415.

도 4에 도시된 장치에 있어서 입력 영상의 평균 휘도 레벨이 증가할 때는 감소하는 전력 레벨을 가지는 모드가 선택된다. 평균 휘도 레벨이 감소할 때는 증가하는 전력 레벨을 가지는 모드가 선택된다. 예를 들어 낮은 평균 휘도 레벨의 영상이 입력되는 경우에는 보다 많은 서스테인 펄스가 형성된다.In the apparatus shown in FIG. 4, when the average luminance level of the input image increases, a mode having a decreasing power level is selected. When the average brightness level decreases, the mode with increasing power level is selected. For example, when a low average luminance level image is input, more sustain pulses are formed.

도 5는 입력 영상의 평균 휘도 레벨에 따른 서브 필드의 구성 및 서스테인 펄스의 개수를 보이는 표의 예로서 특공개 2000-8125에 개시된 것이다.FIG. 5 is disclosed in Japanese Patent Application Laid-Open No. 2000-8125 as an example of a table showing the configuration of subfields and the number of sustain pulses according to the average luminance level of an input image.

도 5에 도시된 바에 의하면 입력 영상의 평균 휘도 레벨은 8가지 중의 하나로 분류되며, 각각의 분류에 대해 서로 다른 서브필드 구성 및 서스테인 펄스의 개수가 대응하도록 구성된다.As shown in FIG. 5, the average luminance level of the input image is classified into one of eight types, and different subfield configurations and the number of sustain pulses correspond to each classification.

입력 영상의 평균 휘도 레벨에 따라 프레임당 최대 유지 방전 펄스의 개수를 정하는 것은 다음과 같이 결정된다. 먼저, PDP의 전력 휘도 특성을 측정한다.Determining the maximum number of sustain discharge pulses per frame according to the average brightness level of the input image is determined as follows. First, the power luminance characteristic of the PDP is measured.

도 6은 PDP의 전력 특성을 보이는 그래프이다. 전력 특성을 측정함에 있어서 먼저 고려해야 할 것은 프레임당 최대 유지 방전 펄스의 개수(이하 최대 유지 방전 펄스의 개수라 함) Ns를 결정하는 것이다. 최대 유지 방전 펄스의 개수 Ns를 변화시키면서 부하율(Load ratio ; L)의 변화에 따른 전력 소모량을 측정한다. 이때, 부하율 L의 경우의 수는 많으므로 10개 정도를 취한다.6 is a graph showing the power characteristics of the PDP. The first consideration in measuring the power characteristics is to determine the number of maximum sustain discharge pulses (hereinafter referred to as the maximum number of sustain discharge pulses) Ns per frame. The power consumption according to the change of the load ratio (L) is measured while changing the maximum number of sustain discharge pulses Ns. At this time, since the number of cases of the load factor L is large, about 10 are taken.

부하율 L은 평균 휘도 레벨(Average Luminance Level; ASL)과 같으며, 하기의 수학식 1과 같이 결정된다.The load factor L is equal to an average luminance level (ASL), and is determined as in Equation 1 below.

여기서, R/G/B는 각각 영상 신호의 Red, Green, 그리고 Blue 성분을 나타내고, a/b/c는 각각 R/G/B의 가중치 즉 R/G/B를 합성하여 휘도 신호를 얻을 때 각 성분의 배합 비율을 나타내며, PDP의 감마(gamma) 특성에 의존한다. 또한, 은 프레임 내의 합을 나타내고, N_px~은 PDP 패널의 화소 수를 나타낸다.Here, R / G / B represents red, green, and blue components of an image signal, respectively, and a / b / c represents a weight of R / G / B, that is, when a luminance signal is obtained by combining R / G / B. The proportion of each component is shown and depends on the gamma properties of the PDP. Also, Represents the sum within the frame, and N_px to represents the number of pixels of the PDP panel.

다음으로는 도 6에 도시된 바와 같이 측정을 통하여 얻어진 전력 특성 곡선을 참조하여 휘도 특성 곡선을 얻는다.Next, as shown in FIG. 6, the luminance characteristic curve is obtained by referring to the power characteristic curve obtained through the measurement.

먼저, 도 6에 도시된 그래프를 참조하여 Ns=Nmax일 때의 전력 곡선에서 전력 제어를 시작하는 부하율 L의 임계값 Lth를 구한다.First, with reference to the graph shown in FIG. 6, the threshold value Lth of the load factor L which starts power control from the power curve at Ns = Nmax is calculated | required.

다음으로 부하율 L이 100%일 때 최대 휘도를 얻기 위한 프레임당 유지 방전 펄스의 개수 Nmin을 결정한다.Next, when the load ratio L is 100%, the number Nmin of sustain discharge pulses per frame for determining the maximum luminance is determined.

소비 전력은 평균 휘도 레벨에 선형적으로 비례하므로 전력 P를 다음의 수학식 2와 같이 부하율 L의 1차 함수로 근사화할 수 있다.Since the power consumption is linearly proportional to the average brightness level, the power P can be approximated as a linear function of the load factor L as shown in Equation 2 below.

P = P_o + alpha L =f(N_s , L)P = P_o + alpha L = f (N_s, L)

여기서, P_0는 부하율 L이 0 %일 때의 소비 전력을 나타낸다.Here, P_0 represents power consumption when the load factor L is 0%.

P_d~를 L_th~ = ~L~ <=~ 100%~인 범위 내에서 설계된 전력 특성 곡선이라 하면 P_d~와 수학식 2에 보여지는 바와 같이 측정 결과로부터 근사식으로 얻은 P = f(N_s , L)의 교점으로 얻어지는 Ns값이 각각의 부하율 L에서의 최대 유지 방전 펄스의 개수 Ns가 된다. 이 결과를 도 7에 도시하였다.If P_d ~ is a power characteristic curve designed within the range of L_th ~ = ~ L ~ <= ~ 100% ~, P = f (N_s, L obtained as an approximation from the measurement result as shown in P_d ~ and Equation 2 The Ns value obtained at the intersection point of) becomes the number Ns of the maximum sustain discharge pulses at each load ratio L. This result is shown in FIG.

도 7은 PDP에 있어서 휘도 특성 곡선을 보이는 것이다. 도 7에 도시된 휘도 특성 곡선에 있어서 곡선은 설계된 전력 특성 곡선 P_d~를 나타내고, 곡선상의 점은 부하율 L에 대한 프레임당 최대 유지 방전 펄스의 개수 Ns를 나타낸다.7 shows the luminance characteristic curve in the PDP. In the luminance characteristic curve shown in Fig. 7, the curve represents the designed power characteristic curve P_d ~, and the point on the curve represents the maximum number Ns of sustain discharge pulses per frame relative to the load factor L.

Ns는 설계된 전력 특성 곡선 P_d~와 수학식 2에 보여지는 바와 같이 측정 결과로부터 근사식으로 얻은 P = f(N_s , L)의 교점으로 얻어진다. 또한, 임계 부하율 Lth에서의 소비 전력과 최대 부하율에서의 소비 전력의 사이가 전력 제어의 안전 동작 범위 (Safety Operation Area)가 된다.Ns is obtained by the intersection of the designed power characteristic curve P_d ~ and P = f (N_s, L) obtained from the measurement result as an approximation. In addition, between the power consumption at the critical load ratio Lth and the power consumption at the maximum load ratio becomes a safety operation area of the power control.

도 8은 평균 휘도 레벨에 따른 서스테인 펄스의 수를 보이는 표이다. 평균 휘도 레벨은 비이산적(non discrete)인 것이지만 제어의 편의를 위하여 이산적인 값으로 양자화된다. 예를 들어, 평균 휘도 레벨은 126개의 스텝들 중의 어느 한 값으로 양자화된다.8 is a table showing the number of sustain pulses according to the average brightness level. The average brightness level is non discrete but quantized to discrete values for ease of control. For example, the average brightness level is quantized to one of 126 steps.

각각의 평균 휘도 레벨에 대하여 서스테인 펄스의 개수 Ns가 대응된다. 예를 들어, 126번째 스텝의 ASL에 대하여 Ns_126이 대응되고, 125번째 스텝의 ASL에 대하여 Ns_125가 대응된다.The number Ns of sustain pulses corresponds to each average luminance level. For example, Ns_126 corresponds to the ASL of the 126th step, and Ns_125 corresponds to the ASL of the 125th step.

인간의 시각적 특성에 있어서 비슷한 영상이 지속되면 그 영상의 휘도를 점차로 저하시키더라도 휘도의 변화를 용이하게 인식하지 못한다는 특징을 발견할 수 있다. 이를 이용하면 비슷한 영상이 지속되는 동안 휘도를 점차로 낮추어 줌으로써 결과적으로 전력 소모를 절감하는 효과를 얻을 수 있다.If a similar image persists in human visual characteristics, it may be found that a change in luminance is not easily recognized even if the luminance of the image is gradually decreased. By using this, the brightness is gradually lowered while a similar image is sustained, resulting in a power saving effect.

한편, 입력 영상이 낮은 평균 휘도 레벨에서 높은 평균 휘도 레벨로 변화하는 경우 높은 평균 휘도 레벨보다 약간 낮은 레벨로 디스플레이하더라도 그것을 용이하게 인식하지 못하는 특성도 있다. 이를 이용하면 입력 영상이 낮은 평균 휘도 레벨에서 높은 평균 휘도 레벨로 변화하는 경우 높은 평균 휘도 레벨보다 약간 낮은 레벨로 디스플레이하게 함으로써 역시 전력 소모를 절감하는 효과를 얻을 수 있다.On the other hand, when the input image is changed from a low average brightness level to a high average brightness level, even if the display is slightly lower than the high average brightness level, there is a characteristic that it is not easily recognized. In this case, when the input image is changed from a low average luminance level to a high average luminance level, the display may be displayed at a level slightly lower than the high average luminance level, thereby reducing power consumption.

본 발명의 전력 제어 방법은 이러한 인간의 시각적 특성을 이용하여 입력 영상의 같은 평균 휘도 레벨을 가지는 영상이 소정 시간동안 입력되는 경우 PDP에서 디스플레이되는 휘도를 점차로 낮추어 주도록 함으로써 효율적으로 전력 소모를 절감하는 것을 특징으로 한다.The power control method of the present invention efficiently reduces power consumption by gradually lowering the luminance displayed on the PDP when an image having the same average luminance level of the input image is input for a predetermined time by using the human visual characteristic. It features.

도 9는 본 발명에 따른 전력 제어 방법을 도식적으로 보이기 위한 전력 제어 곡선들이다.9 are power control curves for schematically showing a power control method according to the present invention.

도 9를 참조하면 두 개의 전력 제어 곡선(P1, P2)이 존재하며 어떤 부하율에 대하여 각각의 전력 제어 곡선에 의해 규정되는 위쪽 한계와 아래쪽 한계가 존재한다. 입력 영상의 평균 휘도 레벨이 같게 유지되는 동안 전력 소모는 도 8의 위쪽 한계로부터 아래쪽 한계까지 점차로 저하된다. 소비 전력을 줄이는 것은 프레임당 최대 서스테인 펄스의 개수를 줄이는 것에 의해 달성된다. Referring to FIG. 9, there are two power control curves P1 and P2, and there is an upper limit and a lower limit defined by each power control curve for a certain load factor. While the average brightness level of the input image remains the same, power consumption is gradually reduced from the upper limit to the lower limit of FIG. Reducing power consumption is achieved by reducing the maximum number of sustain pulses per frame.

도 10은 본 발명에 따른 전력 제어 방법을 도식적으로 보이는 것이다.10 schematically shows a power control method according to the present invention.

평균 휘도 레벨은 126개의 스텝들 중의 어느 한 값으로 양자화된다. 각각의 평균 휘도 레벨에 대하여 서스테인 펄스의 개수 Ns들이 대응된다. 여기서, 평균 휘도 레벨의 어떤 스텝에 대하여 대응되는 서스테인 펄스의 개수들이 여러 개인 점을 주목한다. 이처럼 평균 휘도 레벨의 어떤 스텝에 대하여 대응되는 서스테인 펄스의 개수들이 여러 개인 이유는 입력 영상의 평균 휘도 레벨이 소정 시간 동안 유지되는 동안에는 서스테인 펄스의 개수를 점차로 낮추어 줌으로써 소비 전력을 절감하는 것을 허용하기 위한 것이다.The average brightness level is quantized to one of 126 steps. The number Ns of sustain pulses corresponds to each average luminance level. Note that there are several numbers of corresponding sustain pulses for a certain step of the average luminance level. The reason why the number of sustain pulses corresponding to a certain step of the average brightness level is different is to allow to reduce power consumption by gradually lowering the number of sustain pulses while the average brightness level of the input image is maintained for a predetermined time. will be.

평균 휘도 레벨의 어떤 스텝에 대하여 대응되는 서스테인 펄스의 개수들은 어떤 범위를 가지며, 이 범위는 각각의 스텝에 대하여 가변적이다.The corresponding number of sustain pulses has a range for a certain step of average luminance level, which range is variable for each step.

예를 들어, 도 10을 참조하면 126번째 스텝의 ASL에 대하여 Ns_126 -Ns_120들이 대응되고, 124번째 스텝의 ASL에 대하여 Ns_124 - Ns_118이 대응된다.For example, referring to FIG. 10, Ns_126-Ns_120 correspond to the ASL of the 126th step, and Ns_124-Ns_118 correspond to the ASL of the 124th step.

도 11은 본 발명에 따른 전력 제어 방법의 바람직한 실시예를 보이는 흐름도이다.11 is a flowchart showing a preferred embodiment of the power control method according to the present invention.

먼저, 입력 영상의 평균 휘도 레벨을 측정하기 위하여 프레임당 RGB 신호의 누산값을 구한다.(s1102) First, in order to measure an average luminance level of an input image, an accumulated value of an RGB signal per frame is obtained (s1102).

입력 영상의 평균 휘도 레벨을 측정하고 측정된 평균 휘도 레벨 ASL에 적합한 전력 소비 모드 APC의 범위를 구한다.(s1104) 평균 휘도 레벨은 수학식 1에 나타낸 바에 의해 측정되고,, 측정 주기는 1프레임 기간이다. 이 측정 주기는 본 발명의 요약에 있어서의 소정의 제2주기에 상당한다.The average luminance level of the input image is measured and the range of the power consumption mode APC suitable for the measured average luminance level ASL is obtained. (S1104) The average luminance level is measured as shown in Equation 1, and the measurement period is one frame period. to be. This measurement period corresponds to a predetermined second period in the summary of the present invention.

측정된 ASL에 대해 도 8에서 Ns가 대응되는 것과 같이 어떤 범위의 APC들이 대응되며, 이들은 룩업 테이블에 저장되어 있다.(s2204) 여기서, APC의 값은 구체적으로 서스테인 펄스의 개수 Ns를 결정하는 파라미터이다. A range of APCs corresponds to the measured ASL as shown in FIG. 8, and these are stored in the lookup table (s2204). Here, the value of the APC is a parameter that specifically determines the number Ns of sustain pulses. to be.

s1104과정의 결과 측정된 ASL에 대해 APC의 상측 한계(upper boundary)와 하측 한계(lower boundary)가 얻어진다.As a result of the s1104 process, the upper boundary and the lower boundary of the APC are obtained for the measured ASL.

s1104과정에서 독출된 상측 한계(upper boundary)가 Formal_APC 보다 작은 지를 판단한다.(s806) 여기서, Formal_APC는 이전의 APC이고, 이 값은 홀드 타임(hold time) 주기로 갱신된다.It is determined whether the upper boundary read in step s1104 is smaller than Formal_APC (s806). Here, Formal_APC is the previous APC, and this value is updated with a hold time period.

s1106과정에서 s804과정에서 독출된 상측 한계(upper boundary)가 Formal_APC 보다 작지 않다면 상측(upper side)으로 판단하여 s1108과정을 수행하고, 그렇지 않다면 하측(lower side)으로 판단하여 s1110과정을 수행한다.If the upper boundary read in step s804 in step s1106 is not smaller than Formal_APC, step S1108 is performed by determining the upper side, otherwise step S1110 is determined by the lower side.

도 12는 평균 휘도 레벨 ASL과 APC 범위의 관계를 도식적으로 보이는 것이다.12 schematically shows the relationship between the average luminance level ASL and the APC range.

도 12를 참조하면 두 개의 ASL(ASL1, ASL2, ASL3)에 대한 APC 범위가 도시된다. 도 12에 있어서 종축은 APC을 나타내며 밑으로 갈수록 즉, APC의 값이 클수록 소비 전력이 작아진다. 또한, 도 11에 있어서 ASL1, ASL2, ASL3은 각각 부하율 L이 100%, 15%, 그리고 50%인 경우에 상당한다.Referring to FIG. 12, APC ranges for two ASLs (ASL1, ASL2, ASL3) are shown. In Fig. 12, the vertical axis represents APC and the lower the power consumption is, the larger the value of APC is. 11, ASL1, ASL2, and ASL3 correspond to the cases where the load ratio L is 100%, 15%, and 50%, respectively.

이전의 입력 영상의 평균 휘도 레벨인 ASL3에 대한 전력 제어가 상측 한계3과 하측 한계3의 사이에서 행하여진다. 만일 입력 영상의 평균 휘도 레벨이 계속 ASL3을 유지한다면 APC의 값은 상측 한계3으로부터 사이에서 하측 한계 3에 도달할 때까지 계속 증가한다. Power control for ASL3, which is the average luminance level of the previous input image, is performed between the upper limit 3 and the lower limit 3. If the average luminance level of the input image continues to maintain ASL3, the value of APC continues to increase until the lower limit 3 is reached between the upper limit 3 and up.

s1108과정에서는 Current_ASL이 Formal_ASL 보다 크면 Current_APC를 상측 한계로 갱신한다. 이는 현재 입력되는 영상의 평균 휘도 레벨이 이전에 입력된 영상의 평균 휘도 레벨보다 크면 현재의 전력 제어 모드를 상측 한계로 설정한다. 여기서, 상측 한계는 하측 한계에 비해 전력 소비가 적은 전력 제어 모드이다. 즉, 입력 영상의 평균 휘도 레벨이 증가하였다면 디스플레이되는 영상이 이전의 디스플레이되던 영상보다 밝게 하되, 전력 소모를 감안하여 될수록 낮은 전력 제어 모드로 설정한다.In step s1108, if Current_ASL is greater than Formal_ASL, Current_APC is updated to the upper limit. This sets the current power control mode to the upper limit when the average luminance level of the currently input image is greater than the average luminance level of the previously input image. Here, the upper limit is a power control mode with less power consumption than the lower limit. That is, if the average brightness level of the input image is increased, the displayed image is brighter than the previously displayed image, but is set to a lower power control mode in consideration of power consumption.

Current_ASL이 Formal_ASL 보다 크지 않으면 Current_APC를 하측 한계로 갱신한다. 이는 현재 입력되는 영상의 평균 휘도 레벨이 이전에 입력된 영상의 평균 휘도 레벨보다 낮으면 현재의 전력 제어 모드를 하측 한계로 설정한다. 여기서, 하측 한계는 전력 소비가 많은 전력 제어 모드이다. 즉, 입력 영상의 평균 휘도 레벨이 감소하였다면 디스플레이되는 영상이 이전에 디스플레이되던 영상보다 밝게 하되 될수록 높은 전력 제어 모드로 설정한다. s1108과정이 종료된 후에는 s1112과정으로 진행한다.If Current_ASL is not greater than Formal_ASL, update Current_APC to the lower limit. This sets the current power control mode to the lower limit if the average luminance level of the currently input image is lower than the average luminance level of the previously input image. Here, the lower limit is the power control mode with high power consumption. That is, if the average luminance level of the input image is reduced, the displayed image is set to a higher power control mode as the displayed image becomes brighter than the previously displayed image. After the process of s1108 ends, the process proceeds to s1112.

s1110과정에서는 Current_ASL이 Formal_ASL보다 크다면 Current_APC를 상측 한계로 갱신한다. 한편, Current_ASL이 Formal_ASL 보다 크지 않으면 Current_APC를 하측 한계로 갱신한다. s1110과정이 종료된 후에는 s1112과정으로 진행한다.In step s1110, if Current_ASL is greater than Formal_ASL, Current_APC is updated to the upper limit. On the other hand, if Current_ASL is not greater than Formal_ASL, Current_APC is updated to the lower limit. After the process of S1110 ends, the process proceeds to S1112.

s1112과정은 평균 휘도 레벨이 같은 영상이 소정 시간(홀드 타임) 동안 지속적으로 입력되는 경우 범위 내에서 점차로 휘도를 낮추어 주는 기능을 수행한다. 구체적으로 평균 휘도 레벨을 홀드 타임 주기로 비교하고 이전의 평균 휘도 레벨과 현재의 평균 휘도 레벨이 같으면 평균 휘도 레벨에 상당하는 APC 범위 내에서 전력 소모가 작아지도록 APC의 값을 조정한다. 여기서, 홀드 타임은 본 발명의 요약에 있어서의 소정의 제1주기에 상당한다. In operation s1112, when an image having the same average luminance level is continuously input for a predetermined time (hold time), the process performs a function of gradually decreasing luminance within a range. Specifically, the average luminance level is compared in the hold time period, and if the previous average luminance level and the current average luminance level are the same, the value of the APC is adjusted so as to reduce power consumption within the APC range corresponding to the average luminance level. Here, the hold time corresponds to a predetermined first period in the summary of the present invention.

먼저, 하측 한계가 Formal_APC와 같으면 Current_APC를 하측 한계로 갱신한다. 즉, 주어진 한계 내에서 ASL이 최저치가 되면 더 이상 저하되지 않게 한다. 한편, 하측 한계가 Formal_APC보다 크면 Current_APC의 값을 1만큼 증가시킨다. 즉, 전력 소비를 약간 작게 한다.First, if the lower limit is equal to Formal_APC, then Update Current_APC to the lower limit. In other words, if the ASL reaches the lowest value within a given limit, it does not deteriorate further. On the other hand, if the lower limit is larger than Formal_APC, the value of Current_APC is increased by one. That is, the power consumption is slightly reduced.

s1114과정에서는 APC값을 다른 프로세싱을 위해 전달한다. 전달된 APC에 의해 서스테인 펄스의 수가 결정된다.In step s1114, the APC value is passed for other processing. The number of sustain pulses is determined by the APC delivered.

도 11의 흐름도를 통하여 설명된 바와 같이 본 발명에 따른 전력 제어 방법에 있어서는 입력되는 영상의 평균 휘도 레벨이 소정 시간 동안 일정하게 유지되면 디스플레이되는 영상의 휘도를 낮추도록 즉, 서스테인 펄스의 개수를 낮추어 줌으로써 효과적으로 소비 전력을 절감하게 된다.As described with reference to the flowchart of FIG. 11, in the power control method according to the present invention, if the average luminance level of the input image is kept constant for a predetermined time, the luminance of the displayed image is lowered, that is, the number of sustain pulses is reduced. By effectively reducing power consumption.

도 13은 본 발명에 따른 전력 제어 방법을 적용한 장치의 바람직한 실시예의 구성을 보이는 블록도이다. 도 13에 도시된 장치에 있어서 RGB 누산부(1302)는 입력 영상 신호를 유입하여 프레임당 R/G/B의 누산값 즉, 수학식 1의 분자에서 보여지는 를 산출한다. 이를 위하여 APC_RGB_SUM 블록(1302)은 누산기를 구비한다.13 is a block diagram showing the configuration of a preferred embodiment of the device to which the power control method according to the present invention is applied. In the apparatus shown in FIG. 13, the RGB accumulator 1302 receives an input image signal, and accumulates an R / G / B accumulated value per frame, that is, the molecule of Equation 1 To calculate. To this end, the APC_RGB_SUM block 1302 includes an accumulator.

ASL 연산부(1302)는 RGB 누산부(1302)에서 제공되는 과 R/G/B 가중치들(a, b, c), PDP 패널의 화소수(Npx)를 유입하고, 수학식 1에 보여지는 수식을 사용하여 평균 휘도 레벨 ASL을 구한다. 이를 위하여 ASL 연산부(1302)는 승산기 및 제산기를 구비한다.The ASL calculator 1302 is provided by the RGB accumulator 1302. And R / G / B weights (a, b, c) and the number of pixels (Npx) of the PDP panel are introduced, and the average luminance level ASL is obtained using the equation shown in Equation (1). To this end, the ASL calculator 1302 includes a multiplier and a divider.

APC 결정부(1306)는 룩업 테이블(1308)을 참조하여 APC 연산부(1304)에서 구해진 평균 휘도 레벨 ASL에 해당하는 APC의 범위를 구한다. 또한, 홀드 타임 주기로 이전의 ASL과 현재의 ASL을 비교하고, 비교 결과에 따라 APC의 값을 결정한다. 홀드 타임은 타이머(미도시)에 의해 산출된다. 룩업 테이블(1308)은 예를 들어 도 10에 도시된 바와 같은 평균 휘도 레벨ASL에 상응하는 APC의 범위를 저장하고 있다. 룩업 테이블(1308)은 통상의 메모리로 구현된다.The APC determiner 1306 refers to the lookup table 1308 to obtain a range of APCs corresponding to the average luminance level ASL obtained by the APC calculator 1304. In addition, the previous ASL is compared with the current ASL in a hold time period, and the value of the APC is determined according to the comparison result. Hold time is calculated by a timer (not shown). The lookup table 1308 stores a range of APCs corresponding to, for example, the average luminance level ASL as shown in FIG. 10. Lookup table 1308 is implemented with conventional memory.

구체적으로 도 11에 도시된 흐름도의 s1106 내지 s1112과정을 수행하여 APC의 값을 결정한다.Specifically, the values of APC are determined by performing processes S1106 to S1112 of the flowchart shown in FIG. 11.

즉, Current_ASL이 Formal_ASL 보다 크지 않으면 Current_APC를 하측 한계로 갱신하고, Current_ASL이 Formal_ASL 보다 크면 Current_APC를 상측 한계로 갱신한다. 또한, Current_ASL이 Formal_ASL과 같다면 주어진 범위 내에서 APC값을 한 단계씩 증가시켜 전력 소모를 줄인다.In other words, if Current_ASL is not greater than Formal_ASL, Current_APC is updated to the lower limit. If Current_ASL is greater than Formal_ASL, Current_APC is updated to upper limit. In addition, if Current_ASL is equal to Formal_ASL, the power consumption is reduced by increasing the APC value by one step within the given range.

APC결정부(1306)에서 출력되는 APC는 서스테인 펄스를 발생하는 블록(미도시)에 제공되어 프레임당 최대 서스테인 펄스의 개수를 제어하게 된다.The APC output from the APC decision unit 1306 is provided to a block (not shown) that generates a sustain pulse to control the maximum number of sustain pulses per frame.

본 발명의 방법은 도 13에 도시된 바와 같은 장치에 의해 구현될 수도 있지만 컴퓨터 프로그램 혹은 코드 세그먼트들에 의해서도 구현될 수 있다. 이 경우 평균 휘도 레벨의 산출 방식이 달라지거나 APC를 결정하기 위한 프로그램의 변경이 있더라고 하드웨어가 이에 용이하게 대처할 수 있게 함으로써 PDP구동 장치의 하드웨어적인 구성의 유연성을 확보할 수 있게 된다.The method of the present invention may be implemented by an apparatus as shown in FIG. 13 but may also be implemented by a computer program or code segments. In this case, even if the method of calculating the average luminance level is changed or there is a change in the program for determining the APC, the hardware can easily cope with this, thereby securing flexibility in the hardware configuration of the PDP driving apparatus.

프로그램 또는 코드 세그먼트들은 프로세서 판독 가능 매체에 저장되어 질 수 있으며 또는 전송 매체 또는 통신망에서 반송파와 결합된 컴퓨터 데이터 신호에 의하여 전송될 수 있다. 프로세서 판독 가능 매체는 정보를 저장 또는 전송할 수 있는 어떠한 매체도 포함한다. 프로세서 판독 가능 매체의 예로는 전자 회로, 반도체 메모리 소자, ROM, 플레쉬 메모리, 이레이져블 ROM(EROM : Erasable ROM), 플로피 디스크, 광 디스크, 하드디스크, 광섬유 매체, 무선 주파수(RF) 망, 등이 있다. 컴퓨터 데이터 신호는 전자 망 채널, 광섬유, 공기, 전자계, RF 망, 등과 같은 전송 매체 위로 전파될 수 있는 어떠한 신호도 포함된다. The program or code segments may be stored in a processor readable medium or transmitted by a computer data signal coupled with a carrier on a transmission medium or network. Processor readable media includes any medium that can store or transmit information. Examples of processor-readable media include electronic circuits, semiconductor memory devices, ROMs, flash memory, erasable ROM (EROM), floppy disks, optical disks, hard disks, optical fiber media, radio frequency (RF) networks, and the like. There is this. Computer data signals include any signal that can propagate over transmission media such as electronic network channels, optical fibers, air, electromagnetic fields, RF networks, and the like.

첨부된 도면에 도시되어 설명된 특정의 실시 예들은 단지 본 발명의 예로서 이해되어 지고, 본 발명의 범위를 한정하는 것이 아니며, 본 발명이 속하는 기술 분야에서 본 발명에 기술된 기술적 사상의 범위에서도 다양한 다른 변경이 발생될 수 있으므로, 본 발명은 보여지거나 기술된 특정의 구성 및 배열로 제한되지 않는 것은 자명하다. Specific embodiments shown and described in the accompanying drawings are only to be understood as an example of the present invention, not to limit the scope of the invention, but also within the scope of the technical spirit described in the present invention in the technical field to which the present invention belongs As various other changes may occur, it is obvious that the invention is not limited to the specific constructions and arrangements shown or described.

상술한 바와 같이 본 발명에 따른 전력 제어 방법에 있어서는 입력되는 영상의 평균 휘도 레벨이 소정 시간 동안 일정하게 유지되면 디스플레이되는 영상의 휘도를 낮추도록 즉, 서스테인 펄스의 개수를 낮추어 줌으로써 효과적으로 PDP의 소비 전력을 절감하게 된다.As described above, in the power control method according to the present invention, if the average luminance level of the input image remains constant for a predetermined time, the power consumption of the PDP is effectively reduced by lowering the luminance of the displayed image, that is, lowering the number of sustain pulses. Will reduce the cost.

도 1은 일반적인 면방전형 교류형 PDP의 구성을 도시한 것이다.1 shows a configuration of a general surface discharge type AC PDP.

도 2는 면방전형 교류형 플라즈마 디스플레이 패널에서 서브 프레임의 구성을 보이는 것이다.2 shows the configuration of a subframe in a surface discharge type plasma display panel.

도 3은 도 2의 면방전형 교류형 플라즈마 디스플레이 패널의 구동 방법을 표시한 제1서브필드내의 전압 파형도이다.FIG. 3 is a voltage waveform diagram in a first subfield showing a method of driving the surface discharge type plasma display panel of FIG. 2.

도 4는 종래의 PLE 회로의 구성을 보이는 것이다. 4 shows the configuration of a conventional PLE circuit.

도 5는 입력 영상의 평균 휘도 레벨에 따른 서브 필드의 구성 및 서스테인 펄스의 개수를 보이는 표의 예로서 특공개 2000-8125에 개시된 것이다.FIG. 5 is disclosed in Japanese Patent Application Laid-Open No. 2000-8125 as an example of a table showing the configuration of subfields and the number of sustain pulses according to the average luminance level of an input image.

도 6은 PDP의 전력 특성을 보이는 그래프이다. 6 is a graph showing the power characteristics of the PDP.

도 7은 PDP에 있어서 휘도 특성 곡선을 보이는 것이다. 7 shows the luminance characteristic curve in the PDP.

도 8은 평균 휘도 레벨에 따른 서스테인 펄스의 수를 보이는 표이다. 8 is a table showing the number of sustain pulses according to the average brightness level.

도 9는 본 발명에 따른 전력 제어 방법을 도식적으로 보이기 위한 전력 제어 곡선들이다.9 are power control curves for schematically showing a power control method according to the present invention.

도 10은 본 발명에 따른 전력 제어 방법을 도식적으로 보이는 것이다.10 schematically shows a power control method according to the present invention.

도 11은 본 발명에 따른 전력 제어 방법의 바람직한 실시예를 보이는 흐름도이다.11 is a flowchart showing a preferred embodiment of the power control method according to the present invention.

도 12는 평균 휘도 레벨 ASL과 APC 범위의 관계를 도식적으로 보이는 것이다.12 schematically shows the relationship between the average luminance level ASL and the APC range.

도 13은 본 발명에 따른 전력 제어 방법을 적용한 장치의 바람직한 실시예의 구성을 보이는 블록도이다. 13 is a block diagram showing the configuration of a preferred embodiment of the device to which the power control method according to the present invention is applied.

Claims (8)

프레임 단위로 입력 신호의 평균 휘도 레벨을 측정하고, 복수의 전력 제어 레벨들 중에서 측정된 평균 휘도 레벨에 상응하는 전력 제어 레벨을 설정하며, 설정된 전력 제어 레벨에 따라 PDP에 입력 영상을 디스플레이 하는 방법에 있어서,A method of measuring an average brightness level of an input signal in units of frames, setting a power control level corresponding to the measured average brightness level among a plurality of power control levels, and displaying an input image on the PDP according to the set power control level. In 이산적인 평균 휘도 레벨들 각각에 대하여 각각이 소정의 전력 제어 범위를 가지는 전력 제어 레벨을 설정하는 과정;Setting a power control level for each of the discrete average brightness levels each having a predetermined power control range; 소정의 제1주기로 평균 휘도 레벨들을 비교하고, 현재의 평균 휘도 레벨과 이전의 평균 휘도 레벨이 같을 경우에는 설정된 전력 제어 레벨에 상당하는 전력 제어 범위 내에서 점차로 전력 소모가 낮아지도록 제어하는 과정; 및Comparing the average brightness levels in a first predetermined period, and if the current average brightness level is equal to the previous average brightness level, controlling the power consumption to gradually decrease within a power control range corresponding to the set power control level; And 상기 제1주기보다 같거나 작은 제2주기로 평균 휘도 레벨들을 비교하고, 현재의 평균 휘도 레벨과 이전의 평균 휘도 레벨이 다른 경우에는 상기 복수의 전력 제어 레벨들 중에서 현재의 평균 휘도 레벨에 상응하는 전력 제어 레벨을 설정하되, 현재의 평균 휘도 레벨이 이전의 평균 휘도 레벨보다 클 경우에는 해당 전력 제어 레벨의 범위 내에서 될 수록 낮은 전력 소모가 되도록 설정하는 한편, 작을 경우에는 해당 전력 제어 레벨의 범위 내에서 될 수록 높은 전력 소모가 되도록 설정하는 과정을 포함하는 PDP의 전력 제어 방법.Compare average luminance levels with a second period that is less than or equal to the first period, and when the current average luminance level is different from the previous average luminance level, the power corresponding to the current average luminance level among the plurality of power control levels. If the current average brightness level is greater than the previous average brightness level, the control level is set so that the lower power consumption is within the range of the corresponding power control level. The power control method of the PDP comprising the step of setting the power consumption as high as possible. 삭제delete 삭제delete 삭제delete 삭제delete 평균 프레임 단위로 입력 신호의 평균 휘도 레벨을 측정하고, 복수의 전력 제어 레벨들 중에서 측정된 평균 휘도 레벨에 상응하는 전력 제어 레벨을 설정하며, 설정된 전력 제어 레벨에 따라 PDP에 입력 영상을 디스플레이 하는 장치에 있어서,An apparatus for measuring an average brightness level of an input signal in an average frame unit, setting a power control level corresponding to the measured average brightness level among a plurality of power control levels, and displaying an input image on the PDP according to the set power control level. To 입력 신호의 평균 휘도 레벨(ASL)을 측정하는 ASL 연산부;An ASL calculator configured to measure an average luminance level ASL of the input signal; 이산적인 평균 휘도 레벨들 각각에 대하여 각각이 소정의 전력 제어 범위를 가지는 전력 제어 레벨이 대응되는 룩업 테이블을 저장하는 메모리; 및A memory for storing a lookup table corresponding to each of the discrete average luminance levels, the power control level each having a predetermined power control range; And 상기 ASL 연산부에서 측정된 평균 휘도 레벨 및 상기 메모리에 저장된 룩업 테이블을 참조하여 상기 PDP의 전력 제어 레벨을 조정하는 APC 제어부를 포함하며,An APC controller configured to adjust the power control level of the PDP by referring to the average luminance level measured by the ASL calculator and a lookup table stored in the memory; 여기서, 상기 APC 제어부는Here, the APC control unit 소정의 제1주기로 평균 휘도 레벨들을 비교하고, 현재의 평균 휘도 레벨과 이전의 평균 휘도 레벨이 같을 경우에는 설정된 전력 제어 레벨에 상당하는 전력 제어 범위 내에서 점차로 전력 소모가 낮아지도록 제어하고,Comparing the average brightness levels in a first predetermined period, and when the current average brightness level is the same as the previous average brightness level, controlling the power consumption to be gradually lowered within a power control range corresponding to the set power control level, 상기 제1주기보다 같거나 작은 제2주기로 평균 휘도 레벨들을 비교하고, 현재의 평균 휘도 레벨과 이전의 평균 휘도 레벨이 다른 경우에는 상기 복수의 전력 제어 레벨들 중에서 현재의 평균 휘도 레벨에 상응하는 전력 제어 레벨을 설정하되, 현재의 평균 휘도 레벨이 이전의 평균 휘도 레벨보다 클 경우에는 해당 전력 제어 레벨의 범위 내에서 될 수록 낮은 전력 소모가 되도록 설정하는 한편, 작을 경우에는 해당 전력 제어 레벨의 범위 내에서 될 수록 높은 전력 소모가 되도록 설정하는 것을 특징으로 하는 PDP의 전력 제어 장치.Compare average luminance levels with a second period that is less than or equal to the first period, and when the current average luminance level is different from the previous average luminance level, the power corresponding to the current average luminance level among the plurality of power control levels. If the current average brightness level is greater than the previous average brightness level, the control level is set so that the lower power consumption is within the range of the corresponding power control level. The power control device of the PDP, characterized in that the higher power consumption is set to be. 삭제delete 삭제delete
KR10-2003-0007191A 2003-02-05 2003-02-05 Auto Power Controlling method of PDP and apparatus therefor KR100484197B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0007191A KR100484197B1 (en) 2003-02-05 2003-02-05 Auto Power Controlling method of PDP and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0007191A KR100484197B1 (en) 2003-02-05 2003-02-05 Auto Power Controlling method of PDP and apparatus therefor

Publications (2)

Publication Number Publication Date
KR20040070948A KR20040070948A (en) 2004-08-11
KR100484197B1 true KR100484197B1 (en) 2005-04-20

Family

ID=37359147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0007191A KR100484197B1 (en) 2003-02-05 2003-02-05 Auto Power Controlling method of PDP and apparatus therefor

Country Status (1)

Country Link
KR (1) KR100484197B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771635B1 (en) 2006-06-30 2007-10-30 엘지전자 주식회사 High-fidelity color reproduction method and apparatus for flat pannel display based on color appearance model

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745982B1 (en) 2006-06-19 2007-08-06 삼성전자주식회사 Image processing apparatus and method for reducing power consumed on self-emitting type display
CN109215595A (en) * 2018-10-11 2019-01-15 京东方科技集团股份有限公司 Display driving method, display drive apparatus, data drive circuit and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771635B1 (en) 2006-06-30 2007-10-30 엘지전자 주식회사 High-fidelity color reproduction method and apparatus for flat pannel display based on color appearance model

Also Published As

Publication number Publication date
KR20040070948A (en) 2004-08-11

Similar Documents

Publication Publication Date Title
KR100420022B1 (en) Driving method for plasma display panel using variable address voltage
JP4636901B2 (en) Plasma display apparatus and driving method thereof
US7663573B2 (en) Plasma display panel and driving method thereof
EP1734499A2 (en) Plasma display apparatus and driving method thereof
KR100793483B1 (en) Plasma display panel driving method
KR100784003B1 (en) Plasma display panel driving method
KR101193394B1 (en) Plasma display panel apparatus and method for driving the same
JP2011227535A (en) Video image processing method for displaying on display device
KR100846258B1 (en) Plasma display and its driving method
US20070030214A1 (en) Plasma display apparatus and driving method thereof
JP3555546B2 (en) Driving method of plasma display panel
US20050116888A1 (en) Panel driving method, panel driving apparatus, and display panel
US20050083253A1 (en) Panel driving method and apparatus
KR100761120B1 (en) Plasma Display Apparatus
EP0923066A1 (en) Driving a plasma display panel
KR100484197B1 (en) Auto Power Controlling method of PDP and apparatus therefor
JP5234192B2 (en) Plasma display apparatus and driving method of plasma display panel
US7091935B2 (en) Method of driving plasma display panel using selective inversion address method
KR100761167B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100450200B1 (en) Method for driving plasma display panel
JP2011081335A (en) Method for driving plasma display panel and plasma display device
JPH11119728A (en) Ac type pdp driving method and plasma display device
KR100761166B1 (en) Plasma Display Apparatus and Driving Method thereof
US20120081418A1 (en) Driving method for plasma display panel, and plasma display device
KR100784522B1 (en) Driving Apparatus and Method for Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee