KR100474531B1 - Bake chamber for semiconductor device manufacturing - Google Patents
Bake chamber for semiconductor device manufacturing Download PDFInfo
- Publication number
- KR100474531B1 KR100474531B1 KR1019970069224A KR19970069224A KR100474531B1 KR 100474531 B1 KR100474531 B1 KR 100474531B1 KR 1019970069224 A KR1019970069224 A KR 1019970069224A KR 19970069224 A KR19970069224 A KR 19970069224A KR 100474531 B1 KR100474531 B1 KR 100474531B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- manufacturing
- position indicating
- chamber
- indicating means
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67742—Mechanical parts of transfer devices
Abstract
본 발명은 반도체소자 제조용 베이크 챔버에 관한 것으로서, 보다 상세하게는 상기 챔버 내에 위치한 웨이퍼 상의 온도를 측정할 수 있는 장치가 부착된 반도체소자 제조용 베이크 챔버에 관한 것이다.The present invention relates to a baking chamber for manufacturing a semiconductor device, and more particularly, to a baking chamber for manufacturing a semiconductor device having a device capable of measuring a temperature on a wafer located in the chamber.
본 발명은 챔버 뚜껑 상단부 안쪽 일부분에 물체의 운동이 가능하도록 하는 레일(Rail); 상기 레일에 삽입되어 운동하는 이동수단; 상기 이동수단의 일측에 돌출되어 수평으로 형성되며, 단부는 아래로 절곡된 절곡대가 형성된 다단식 위치지시수단; 및 상기 위치지시수단의 절곡대의 단부에 형성된 온도감지센서를 포함하여 이루어진다.The present invention is a rail (Rail) to enable the movement of the object on the inner portion of the upper chamber lid; A moving means inserted into the rail and moving; Protruding to one side of the moving means is formed horizontally, the end is a multi-stage position indicating means is formed bent down bent; And a temperature sensor formed at an end of the bend of the position indicating means.
따라서, 공정중에도 온도측정이 가능하여 온도 균일도를 정확히 알 수 있으므로 피이비(PEB : Post Exposure Bake)를 극대화 할 수 있으며, CD 불량 등 베이크 관련 공정문제의 원인규명을 할 수 있는 효과가 있다.Therefore, the temperature can be measured during the process, so the temperature uniformity can be accurately known, thereby maximizing the PB (PEB), and identifying the cause of the bake-related process problems such as CD defects.
Description
본 발명은 반도체소자 제조용 베이크 챔버에 관한 것으로서, 보다 상세하게는 상기 챔버 내에 위치한 웨이퍼 상의 온도를 측정할 수 있는 장치가 부착된 반도체소자 제조용 베이크 오븐에 관한 것이다. The present invention relates to a baking chamber for manufacturing a semiconductor device, and more particularly, to a baking oven for manufacturing a semiconductor device with a device capable of measuring a temperature on a wafer located in the chamber.
현재 반도체의 DRAM 소자는 16M DRAM에 이어 64M DRAM도 양산중이며 256M DRAM도 곧 출시를 바라보고 있으며, 1G DRAM, 4G DRAM 및 더 용량이 큰 DRAM에 대한 연구가 활발히 진행중에 있다. DRAM은 기억용량의 증가에 비례하여 칩면적은 증가되지만 메모리셀 면적은 감소한다.Currently, semiconductor DRAM devices are mass-producing 64M DRAM after 16M DRAM, and 256M DRAM is expected to be released soon, and research on 1G DRAM, 4G DRAM and larger capacity DRAM is being actively conducted. In DRAM, the chip area increases in proportion to the increase in memory capacity, but the memory cell area decreases.
그러므로 같은 면적에 많은 용량의 칩을 집적하려면 더 미세한 CD(Critical Dimension)가 요구된다. 상기와 같이 더 미세한 CD를 위하여 짧은 파장을 갖는 노광원이 필요하며, 상기 노광원에 따른 포토레지스트를 사용하여야 한다.Therefore, integrating a large amount of chips in the same area requires a finer CD (Critical Dimension). For a finer CD as described above, an exposure source having a short wavelength is required, and a photoresist according to the exposure source should be used.
상기 포토레지스트는 노광파장에 따라 g-line(436 nm), i-line(365 nm), DUV(Deep Ultra-Violet : 248 nm) 용 포토레지스트로 구분되며, 단파장인 상기 DUV 포토레지스트가 상기 i-line(365 nm) 포토레지스트 보다 높은 해상력을 갖는다.The photoresist is divided into g-line (436 nm), i-line (365 nm), and DUV (Deep Ultra-Violet: 248 nm) photoresist according to the exposure wavelength, and the short wavelength DUV photoresist is i It has higher resolution than -line (365 nm) photoresist.
보통 상기 포토레지스트들은 노광파장보다 적은 사이즈(Size)의 패턴은 구현하기 어렵다.Usually, the photoresists are difficult to realize patterns having a size smaller than the exposure wavelength.
일반적으로 64M DRAM 이상에서는 노광파장으로 DUV가 사용되며, DUV용 포토레지스트를 사용하여 공정을 진행한다.In general, DUV is used as the exposure wavelength above 64M DRAM, and the process is performed using a photoresist for DUV.
상기 포토레지스트(Photoresist)는 빛에 의해 화학반응이 일어나 용해도 따위가 변화되는 감광성 고분자이다. 즉, 미세회로가 그려진 포토마스크를 통하여 빛이 조사된 부분에서 화학반응이 일어나 빛이 조사되지 않은 부분에 비하여 더욱 가용성이 되거나 또는 불가용성이 되어 이를 적당한 현상액으로 현상하면 각각 포지티브 또는 네가티브형 미세패턴이 형성된다.The photoresist is a photosensitive polymer in which a chemical reaction occurs due to light and solubility is changed. That is, chemical reaction occurs in the part irradiated with light through the photomask on which the microcircuit is drawn, so that it becomes more soluble or insoluble than the part not irradiated with light. Is formed.
상기 미세패턴은 상기 사진공정 이후의 공정 즉, 식각 및 이온주입공정의마스크 역할을 한다.The fine pattern serves as a mask after the photolithography process, that is, etching and ion implantation.
상기 DUV 사진공정에서 피이비(PEB : Post Exposure Bake)는 노광 후 현상전에 실시하는 베이크(Bake)로 광원에 노광되었을 경우 정재파효과(Standing Wave)에 생기는 패턴 프로파일을 개선함으로써 해상도를 향상시키는 매우 중요한 과정이다. 이는 트랙(Track)의 베이크 챔버의 온도 균일도와 밀접한 관계가 있다. 그러므로 상기 챔버의 척은 균일한 온도 분포를 필요로 한다.In the DUV photographing process, PEB is a bake that is performed before development after exposure, and is very important for improving resolution by improving a pattern profile generated in standing waves when exposed to a light source. It is a process. This is closely related to the temperature uniformity of the baking chamber of the track. The chamber chuck therefore needs a uniform temperature distribution.
현재 상기 척의 온도 측정은 열전기 온도계 웨이퍼(TC Wafer : Thermo Couple Wafer)를 사용하고 있다.Currently, the temperature measurement of the chuck uses a thermoelectric wafer (TC Wafer: Thermo Couple Wafer).
도1은 종래의 방법에 의한 반도체소자 제조용 베이크 챔버에 열전기 온도계 웨이퍼가 장착된 모습을 나타내는 도면이다.1 is a view showing a state in which a thermoelectric thermometer wafer is mounted in a baking chamber for manufacturing a semiconductor device by a conventional method.
도1에서 보는 바와 같이 챔버(1) 내의 척(표시안함)에 상기 열전기 온도계 웨이퍼(4)를 장착하고 상기 챔버(1)의 뚜껑(2)을 닫는다. 상기 열전기 온도계 웨이퍼(4)의 일정한 측정점(6)에 부착된 열전기 온도계(8)를 통하여 각각의 위치에서의 온도를 표시장치(표시안함)에서 읽을 수 있다.As shown in Fig. 1, the
그러나 상기 열전기 온도계 웨이퍼(4)는 열전기 온도계의 측정점(6)이 고정되어 있어 상기 측정점 이외의 위치에서의 온도는 측정할 수 없어 상기 척의 온도 균일도를 측정한 데이터의 신뢰도가 떨어지는 문제점이 있다. 또한 공정진행중 상기 챔버내의 웨이퍼 상의 온도 분포를 정확히 알 수 없어 상기 공정중 베이크에 관한 불량을 정확히 분석할 수 없는 문제점이 있다.However, the thermoelectric thermometer wafer 4 has a problem that the
본 발명의 목적은, 상기 종래기술의 문제점을 해결하기 위한 것으로서 챔버 내에 이동이 자유로운 온도감지센서를 부착하여 척의 어떤 위치라도 온도를 측정할 수 있는 온도 측정장치가 부착된 반도체소자 제조용 베이크 챔버를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the problems of the prior art, and provides a baking chamber for manufacturing a semiconductor device with a temperature measuring device capable of measuring a temperature at any position of the chuck by attaching a movable temperature sensor in the chamber. There is.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조용 베이크 챔버는 상기 챔버 뚜껑 상단부 안쪽 일부분에 물체의 운동이 가능하도록 하는 레일(Rail), 상기 레일에 삽입되어 운동하는 이동수단, 상기 이동수단의 일측에 돌출되어 수평으로 형성되며, 단부는 아래로 절곡된 절곡대가 형성된 다단식 위치지시수단, 상기 위치지시수단의 절곡대의 단부에 형성된 온도감지센서를 포함하여 이루어진다.The baking chamber for manufacturing a semiconductor device according to the present invention for achieving the above object is a rail (Rail) to enable the movement of the object on the inner portion of the upper portion of the chamber lid, a moving means inserted into the rail movement, one side of the moving means Protruding into the horizontally formed, the end comprises a multi-stage position indicating means is formed bent down bent, the temperature sensing sensor formed at the end of the bend of the position indicating means.
상기 위치지시수단은 길이가 조절되도록 후단이 앞단에 삽입되는 적어도 둘 이상이 연결될 수 있다.The position indicating means may be connected to at least two or more rear end is inserted into the front end to adjust the length.
상기 절곡대는 두 개로 나누어져 나사형태로 연결되어 길이가 조정될 수 있다.The bend is divided into two and connected in the form of a screw can be adjusted in length.
상기 온도감지센서는 열전기온도계(ThermoCouple)일 수 있다.The temperature sensor may be a thermoelectric thermometer.
상기 이동수단 및 위치지시수단은 리모트 조정기(Remote Controller)에 연결되어 조정될 수 있다.The moving means and the position indicating means may be connected to and controlled by a remote controller.
상기 리모트 조정기에는 상기 온도감지센서가 측정한 온도를 표시하는 표시장치가 형성될 수 있다.The remote controller may be provided with a display device for displaying the temperature measured by the temperature sensor.
이하, 본 발명의 구체적인 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings a specific embodiment of the present invention will be described in detail.
도2는 본 발명에 의한 반도체소자 제조용 베이크 챔버를 나타내는 개략적인 구성도이다.2 is a schematic configuration diagram showing a baking chamber for manufacturing a semiconductor device according to the present invention.
도2에서 보는 바와 같이 챔버 뚜껑(12) 상단부 안쪽 일부분에 물체의 운동이 가능하도록한 레일(Rail)(14), 상기 레일(14)에 삽입되어 운동하는 이동수단(16)이 있다. 상기 이동수단(16)은 리모트 조정기(표시안함)에 의하여 움직인다. 상기 이동수단(16)의 일측에는 돌출되어 수평으로 형성되며, 단부가 아래로 절곡된 절곡대(20)가 형성된 상기 웨이퍼의 위치지시수단(18)이 존재한다. 상기 위치지시수단(18)은 길이가 조절되도록 후단이 앞단에 삽입되는 적어도 둘 이상이 연결된다. 상기 위치지시수단(18)의 길이 조절도 리모트 조정기(표시안함)에 의하여 조절된다. 상기 위치지시수단(18) 단부에 형성된 절곡대(20)는 두 부분으로 나누어져 존재하며 두 부분은 나사형태로 연결된다. 상기 절곡대(20)의 단부에는 온도감지센서로 열전기온도계가 부착되어 있다. 따라서, 상기 위치지시수단(18)은 베이크 챔버의 핫플레이트(Hot Plate)(24) 모든 임의의 지점으로 이동할 수 있다. 상기 위치지시수단(18) 이동범위(28)는 상기 핫플레이트(24) 범위 이외의 지점의 온도도 측정할 수 있다. 상기 핫플레이트(24)에는 웨이퍼를 상기 핫플레이트(24)에 장착하는 정렬핀(26)이 형성되어 있다.As shown in FIG. 2, there is a
도3은 도2의 다단식 위치지시수단의 절곡대를 나타내는 도면이다.3 is a view showing a bent table of the multi-stage position indicating means of FIG.
도3에서 보는 바와 같이 절곡대(20)는 상부(40) 및 하부(46)로 나누어져 있다. 상기 상부(40)는 아래 부분에 일정깊이의 나사홈(42)이 형성되어 있으며, 상기 하부(46)는 윗부분에 나사(44)가 형성되어 상기 나사홈(42)에 연결된다. 상기 절곡대(20)는 상기 상부(40) 및 하부(46)의 나사홈(42) 및 나사(44)의 관계를 이용하여 길이를 조절할 수 있다.As shown in FIG. 3, the bending table 20 is divided into an
상기 절곡대(20)의 길이는 중요하며 온도 측정중 척에 장착된 웨이퍼에 스크레치(Scratch)를 낼 수 있으므로 항상 체크하여 보정해야한다.The length of the bend 20 is important and should always be checked and corrected because scratches can be made on the wafer mounted on the chuck during temperature measurements.
따라서, 본 발명에 의하면 상술한 바와 같이 공정중에도 온도측정이 가능하여 온도 균일도를 정확히 알 수 있으므로 피이비(PEB : Post Exposure Bake)를 극대화 할 수 있으며, CD 불량 등 베이크 관련 공정문제의 원인규명을 할 수 있는 효과가 있다.Therefore, according to the present invention, since the temperature can be measured during the process as described above, the temperature uniformity can be accurately known, it is possible to maximize the PEB (Post Exposure Bake), and to identify the cause of the bake-related process problems such as CD defects. It can work.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.
도1은 종래의 방법에 의한 반도체소자 제조용 베이크 챔버에 열전기 온도계 웨이퍼가 장착된 모습을 나타내는 도면이다.1 is a view showing a state in which a thermoelectric thermometer wafer is mounted in a baking chamber for manufacturing a semiconductor device by a conventional method.
도2는 본 발명에 의한 반도체소자 제조용 베이크 챔버를 나타내는 개략적인 구성도이다.2 is a schematic configuration diagram showing a baking chamber for manufacturing a semiconductor device according to the present invention.
도3은 도2의 다단식 위치지시수단의 절곡대를 나타내는 단면도이다.FIG. 3 is a cross-sectional view showing a bent table of the multi-stage position indicating means of FIG.
※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing
11 ; 베이크 챔버 12 ; 챔버두껑11;
14 ; 레일 16 ; 이동수단14;
18 ; 위치지시수단 20 ; 절곡대18; Position indicating means 20; Bending table
22 ; 열전기온도계 24 ; 핫플레이트22;
26 ; 정렬핀 28 ; 이동범위26;
40 ; 절곡대 상부 42 ; 나사홈40;
44 ; 나사 46 ; 절곡대 하부44; Screw 46; Lower bend
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970069224A KR100474531B1 (en) | 1997-12-16 | 1997-12-16 | Bake chamber for semiconductor device manufacturing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970069224A KR100474531B1 (en) | 1997-12-16 | 1997-12-16 | Bake chamber for semiconductor device manufacturing |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990050161A KR19990050161A (en) | 1999-07-05 |
KR100474531B1 true KR100474531B1 (en) | 2005-05-18 |
Family
ID=37302520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970069224A KR100474531B1 (en) | 1997-12-16 | 1997-12-16 | Bake chamber for semiconductor device manufacturing |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100474531B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101107061B1 (en) * | 2009-02-17 | 2012-01-25 | 이안제 | Laundry dry unit |
KR101107068B1 (en) * | 2009-02-17 | 2012-01-30 | 이안제 | Laundry dry unit |
KR20160014904A (en) * | 2014-07-30 | 2016-02-12 | 엘지이노텍 주식회사 | Support Plate for Wafer Temperature Measurement Device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100614634B1 (en) * | 1999-03-08 | 2006-08-22 | 삼성전자주식회사 | Bake unit system of spinner |
KR100441877B1 (en) * | 2001-12-24 | 2004-07-27 | 동부전자 주식회사 | Method for Taking the Temperature of Photoresist on the Semiconductor Wafer Being in the Bake Chamber |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61251125A (en) * | 1985-04-30 | 1986-11-08 | Matsushita Electric Ind Co Ltd | Heating process device |
JPS62254443A (en) * | 1986-04-28 | 1987-11-06 | Dainippon Screen Mfg Co Ltd | Probing unit for semiconductor device |
JPH05299333A (en) * | 1992-04-24 | 1993-11-12 | Nec Corp | Bake processing equipment |
KR950001966A (en) * | 1993-06-01 | 1995-01-04 | 서성기 | Wafer temperature measuring method and apparatus |
KR960011260A (en) * | 1994-09-29 | 1996-04-20 | 배순훈 | Gas oven range |
-
1997
- 1997-12-16 KR KR1019970069224A patent/KR100474531B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61251125A (en) * | 1985-04-30 | 1986-11-08 | Matsushita Electric Ind Co Ltd | Heating process device |
JPS62254443A (en) * | 1986-04-28 | 1987-11-06 | Dainippon Screen Mfg Co Ltd | Probing unit for semiconductor device |
JPH05299333A (en) * | 1992-04-24 | 1993-11-12 | Nec Corp | Bake processing equipment |
KR950001966A (en) * | 1993-06-01 | 1995-01-04 | 서성기 | Wafer temperature measuring method and apparatus |
KR960011260A (en) * | 1994-09-29 | 1996-04-20 | 배순훈 | Gas oven range |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101107061B1 (en) * | 2009-02-17 | 2012-01-25 | 이안제 | Laundry dry unit |
KR101107068B1 (en) * | 2009-02-17 | 2012-01-30 | 이안제 | Laundry dry unit |
KR20160014904A (en) * | 2014-07-30 | 2016-02-12 | 엘지이노텍 주식회사 | Support Plate for Wafer Temperature Measurement Device |
KR102302276B1 (en) * | 2014-07-30 | 2021-09-15 | 엘지이노텍 주식회사 | Support Plate for Wafer Temperature Measurement Device |
Also Published As
Publication number | Publication date |
---|---|
KR19990050161A (en) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4465368A (en) | Exposure apparatus for production of integrated circuit | |
US10054862B2 (en) | Inspection apparatus, inspection method, lithographic apparatus, patterning device and manufacturing method | |
KR100334301B1 (en) | Heating apparatus and a test method of the heating apparatus | |
JP2854551B2 (en) | Manufacturing method of exposure mask | |
US7897297B2 (en) | Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask | |
TWI746736B (en) | Optical processing apparatus, coating/development apparatus, optical processing method, and storage medium | |
JP5443405B2 (en) | Lithographic apparatus and device manufacturing method | |
KR100474531B1 (en) | Bake chamber for semiconductor device manufacturing | |
TWI426357B (en) | Method and apparatus for estimating model parameters of and controlling a lithographic apparatus | |
US20060221317A1 (en) | Immersion lithography method and device for illuminating a substrate | |
US7375831B2 (en) | Line width measuring method, substrate processing method, substrate processing apparatus and substrate cooling processing unit | |
Allgair et al. | Implementation of spectroscopic critical dimension (SCD)(TM) for gate CD control and stepper characterization | |
TW201430507A (en) | Exposure apparatus and device fabrication method | |
CN101546129B (en) | Method for monitoring exposure device by adopting side wall angles | |
JP4503924B2 (en) | Lithographic method and apparatus for forming semiconductor devices on a wafer | |
US6762133B1 (en) | System and method for control of hardmask etch to prevent pattern collapse of ultra-thin resists | |
US6172757B1 (en) | Lever sensor for stepper field-by-field focus and leveling system | |
US20060290919A1 (en) | Method for testing the generation of scattered light by photolithographic imaging devices | |
US20080267257A1 (en) | Method and System for Detecting Substrate Temperature in a Track Lithography Tool | |
US20220357672A1 (en) | Method for inferring a processing parameter such as focus and associated apparatuses and manufacturing method | |
JPH10284405A (en) | Lithography system | |
US7369254B2 (en) | System and method for measuring dimension of patterns formed on photomask | |
JPH06181168A (en) | Aligning method | |
KR100441877B1 (en) | Method for Taking the Temperature of Photoresist on the Semiconductor Wafer Being in the Bake Chamber | |
TWI824386B (en) | Exposure tool and method of using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |