KR100467687B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100467687B1
KR100467687B1 KR10-2000-0015578A KR20000015578A KR100467687B1 KR 100467687 B1 KR100467687 B1 KR 100467687B1 KR 20000015578 A KR20000015578 A KR 20000015578A KR 100467687 B1 KR100467687 B1 KR 100467687B1
Authority
KR
South Korea
Prior art keywords
electrodes
common
dielectric layer
electrode
display panel
Prior art date
Application number
KR10-2000-0015578A
Other languages
Korean (ko)
Other versions
KR20010092911A (en
Inventor
강태경
김기정
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2000-0015578A priority Critical patent/KR100467687B1/en
Publication of KR20010092911A publication Critical patent/KR20010092911A/en
Application granted granted Critical
Publication of KR100467687B1 publication Critical patent/KR100467687B1/en

Links

Classifications

    • EFIXED CONSTRUCTIONS
    • E06DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06BFIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B7/00Special arrangements or measures in connection with doors or windows
    • E06B7/02Special arrangements or measures in connection with doors or windows for providing ventilation, e.g. through double windows; Arrangement of ventilation roses
    • E06B7/08Louvre doors, windows or grilles
    • E06B7/084Louvre doors, windows or grilles with rotatable lamellae
    • E06B7/086Louvre doors, windows or grilles with rotatable lamellae interconnected for concurrent movement
    • E06B7/096Louvre doors, windows or grilles with rotatable lamellae interconnected for concurrent movement operated or interconnected by gearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

플라즈마 디스플레이 패널을 개시한다. 본 발명은 공통 및 주사 전극과, 그 아랫면에 형성되는 버스 전극과, 이 전극들을 매립하는 제1 유전체층과, 상기 유전체층을 보호하는 보호막층으로 된 전면 기판과, 상기 전면 기판과 대향되게 설치되는 것으로서, 상기 공통 및 주사 전극들과 직교하는 어드레스 전극과, 이 전극을 매립하는 제2 유전체층과, 상기 제2 유전체층 사이에 설치되는 격벽과, 상기 격벽 내측으로 도포되는 적,녹,청색의 형광체층으로 된 배면 기판을 구비하는 플라즈마 디스플레이 패널에서 상기 공통 및 주사 전극과 어드레스 전극이 교차하여 화상을 구현하는 표시 영역의 외측에 해당되는 비방전 영역에는 블랙 매트리스층이 형성된다.A plasma display panel is disclosed. The present invention provides a front substrate comprising a common and scan electrode, a bus electrode formed on a bottom surface thereof, a first dielectric layer filling the electrodes, a protective film layer protecting the dielectric layer, and facing the front substrate. An address electrode orthogonal to the common and scan electrodes, a second dielectric layer filling the electrode, a partition wall disposed between the second dielectric layer, and a red, green, and blue phosphor layer applied inside the partition wall. A black mattress layer is formed in a non-discharge area corresponding to the outside of the display area in which the common and scan electrodes and the address electrodes cross each other to form an image in the plasma display panel having the rear substrate.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 비방전영역에서 방전 현상이 발생하여 콘트라스틀 저하시키는 것을 방지하도록 구조가 개선된 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having an improved structure so as to prevent a discharge phenomenon from occurring in a non-discharge region and to lower contrast.

통상적으로 플라즈마 디스플레이 패널은 복수개의 전극이 코팅된 두 기판사이에 방전 가스를 주입하여 봉입한 다음, 방전 전압을 가한다. 이 방전 전압으로 인하여 두 전극 사이에 기체가 발광하게 되면 적절한 펄스 전압을 가하여 두 전극이 교차하는 점을 어드레싱하여 소망하는 숫자, 문자 또는 그래픽을 구현하는 표시장치를 말한다.In general, a plasma display panel inserts and discharges a discharge gas between two substrates coated with a plurality of electrodes, and then applies a discharge voltage. When the gas emits light between the two electrodes due to the discharge voltage, the display device implements a desired number, letter or graphic by applying an appropriate pulse voltage to address the intersection of the two electrodes.

플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대 방전 형식에 따라 직류형과, 교류형으로 분류하고, 전극들의 구성 형태에 따라 대향 방전형 및 면 방전형으로 구분할 수 있다.The plasma display panel may be classified into a direct current type and an alternating current type according to a type of driving voltage applied to a discharge cell, for example, a discharge type, and may be classified into a counter discharge type and a surface discharge type according to the configuration of the electrodes.

직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전 공간에 노출되는 구조로서, 대응 전극들 사이에 전하의 이동이 직접적으로 이루어진다. 반면에, 교류형 플라즈마 디스플레이 패널은 적어도 한 전극이 유전체층에 매립되고, 대응하는 전극들 사이에 직접적인 전하의 이동이 이루어지지 않는 대신에, 유전체층 표면에 방전에 의하여 생성된 이온과 전자가 부착하여 벽전압(wall voltage)을 형성하고, 유지 전압(sustaining voltage)에 의하여 방전 유지가 가능하다.The DC plasma display panel has a structure in which all electrodes are exposed to a discharge space, and charges are directly transferred between corresponding electrodes. On the other hand, in the AC plasma display panel, at least one electrode is embedded in the dielectric layer, and instead of direct charge transfer between the corresponding electrodes, the ions and electrons generated by the discharge adhere to the surface of the dielectric layer to form a wall. It is possible to form a wall voltage and to maintain discharge by a sustaining voltage.

한편, 대향 방전형 플라즈마 디스플레이 패널은 단위 화소마다 어드레스 전극과 주사 전극이 대향하여 마련되고, 두 전극간에 어드레싱 방전 및 유지 방전이 일어나는 방식이다. 반면에, 면 방전형 플라즈마 디스플레이 패널은 각 단위 화소마다 어드레스 전극과 그에 해당되는 공통 및 주사 전극이 마련되어 어드레싱 방전과 유지 방전이 발생하게 되는 방식이다.On the other hand, in the opposite discharge type plasma display panel, an address electrode and a scan electrode are provided to face each unit pixel, and addressing discharge and sustain discharge are generated between the two electrodes. On the other hand, in the surface discharge plasma display panel, an address electrode and a common and scan electrode corresponding to each unit pixel are provided to generate addressing discharge and sustain discharge.

도 1에 도시된 바와 같이, 종래의 플라즈마 디스플레이 패널(10)은 전면 기판(11)과, 상기 전면 기판(11)과 대향되게 배치되는 배면 기판(12)이 마련된다.As shown in FIG. 1, the conventional plasma display panel 10 includes a front substrate 11 and a rear substrate 12 disposed to face the front substrate 11.

상기 전면 기판(11)의 아랫면에는 스트라이프 형태의 공통 및 주사 전극(13)(14)이 교대로 복수개 형성되어 있고, 상기 공통 및 주사 전극(13)(14)의 아랫면 일 가장자리를 따라서는 전극들(13)(14)의 라인 저항을 줄이기 위하여 상기 전극들(13)(14)보다 폭을 좁게하여 형성되는 금속재로 된 버스 전극(15)이 형성된다.A plurality of common and scan electrodes 13 and 14 having a stripe shape are alternately formed on a lower surface of the front substrate 11, and electrodes are formed along one lower edge of the common and scan electrodes 13 and 14. In order to reduce the line resistance of the (13) and (14), a bus electrode 15 made of a metal material formed by making the width narrower than the electrodes 13 and 14 is formed.

상기 전면 기판(11)의 아랫면에는 상기 전극들(13)(14)과, 버스 전극(15)을 매립하기 위하여 제1 유전체층(16)이 도포되고, 상기 제1 유전체층(16)의 아랫면에는 이를 보호하기 위하여 산화마그네슘(MgO)으로 된 보호막층(17)이 형성된다.The first dielectric layer 16 is applied to the bottom surface of the front substrate 11 to fill the electrodes 13 and 14 and the bus electrode 15, and the bottom surface of the first dielectric layer 16 is disposed thereon. In order to protect, a protective film layer 17 made of magnesium oxide (MgO) is formed.

한편, 상기 전면 기판(11)과 대향되게 설치되는 배면 기판(12)의 윗면에는 상기 공통 및 주사 전극(13)(14)과 직교하는 형태로 된 어드레스 전극(18)이 형성되어 있다. 상기 어드레스 전극(18)은 제2 유전체층(19)에 의하여 매립되어 있다.On the other hand, an address electrode 18 having a shape perpendicular to the common and scan electrodes 13 and 14 is formed on an upper surface of the rear substrate 12 provided to face the front substrate 11. The address electrode 18 is buried by the second dielectric layer 19.

상기 제2 유전체층(19)의 윗면에는 소정 간격 이격되게 격벽(100)이 형성되어 있다. 상기 격벽(100)으로 인하여 구획하는 방전 공간에는 크세논(Xe)을 주성분으로 하는 기체가 충전되어 있다. 상기 격벽(100)의 내측으로는 적,녹,청색의 형광체층(110)이 도포되어 있다.The partition wall 100 is formed on the upper surface of the second dielectric layer 19 to be spaced apart from each other by a predetermined interval. The discharge space partitioned by the partition wall 100 is filled with a gas containing xenon (Xe) as a main component. The phosphor layer 110 of red, green, and blue is coated inside the partition wall 100.

상기와 같은 구조를 가지는 종래의 플라즈마 디스플레이 패널(10)은 주사 전극(14)과 어드레스 전극(18) 사이에 전압이 인가되면 예비 방전이 일어나 벽전하가 충전된다. 이 상태에서, 상기 공통 및 주사 전극(13)(14) 사이에 전압이 인가되면, 유지 방전이 일어나 플라즈마가 생성된다. 이로부터 자외선이 방사되어 상기 형광체층(110)을 여기시켜 소망하는 화상을 구현하게 된다.In the conventional plasma display panel 10 having the above structure, when voltage is applied between the scan electrode 14 and the address electrode 18, preliminary discharge occurs to charge the wall charge. In this state, when a voltage is applied between the common and scan electrodes 13 and 14, sustain discharge occurs to generate plasma. From this, ultraviolet rays are radiated to excite the phosphor layer 110 to implement a desired image.

이때, 상기 플라즈마 디스플레 패널(10)은 소정의 전압이 인가되어 구동시 화상을 구현하는 표시 영역(A) 이외의 영역에서도 약한 발광 현상에 의하여 색번짐 현상을 일어난다.In this case, the plasma display panel 10 may generate a color bleeding phenomenon due to a weak light emission phenomenon in a region other than the display region A that implements an image when a predetermined voltage is applied.

즉, 상기 전면 및 배면 기판(11)(12)의 가장자리측에 해당되는 영역으로, 상기 공통 및 주사 전극(13)(14)과 어드레스 전극(18)이 교차하여 화상을 형성하는 표시 영역(A)과 인접하게 형성되어 화상이 형성되지 않는 비방전 영역(B)에서도 백그라운드(back ground) 방전에 의하여 발광이 일어남으로써 표시 품질과, 콘트라스트를 저하시킨다. 따라서, 이러한 비방전 영역(B)에서의 발광을 차단하는 별도의 수단이 필요하다고 할 수 있다.That is, the display area A is an area corresponding to the edges of the front and rear substrates 11 and 12, and the common and scan electrodes 13 and 14 and the address electrode 18 cross each other to form an image. In the non-discharge area B, which is formed adjacent to () and does not form an image, light emission is caused by background ground discharge, thereby degrading display quality and contrast. Therefore, it can be said that a separate means for blocking the light emission in the non-discharge area (B) is required.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 화상이 형성되는 표시 영역이외의 비방전 영역에서는 발광이 일어나지 않도록 구조가 개선된 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a plasma display panel having an improved structure such that light emission does not occur in a non-discharge area other than the display area in which an image is formed.

도 1은 종래의 플라즈마 디스플레이 패널을 도시한 일부 절제된 단면도,1 is a partially cut away cross-sectional view showing a conventional plasma display panel;

도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 일부 절제된 분리 사시도.2 is a partially cut away perspective view of a plasma display panel according to an embodiment of the present invention;

<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

11,21...전면 기판 12,22...배면 기판11,21 ... front substrate 12,22 ... back substrate

13,23...공통 전극 14,24...주사 전극13,23 ... common electrode 14,24 ... scan electrode

15,25...버스 전극 16,26...제1 유전체층15,25 ... bus electrode 16,26 ... first dielectric layer

17,27...보호막층 18,28...어드레스 전극17,27 ... Protective layer 18,28 ... Address electrode

19,29...제2 유전체층 100,200...격벽19,29 ... Secondary dielectric layer 100,200 ... Bulk

110,210...형광체층 220...블랙 매트리스층110,210 ... phosphor layer 220 ... black mattress layer

상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 플라즈마 디스플레이 패널은,In order to achieve the above object, the plasma display panel according to an aspect of the present invention,

일면에 스트라이프 형태로 교대로 형성되는 공통 및 주사 전극과, 상기 공통 및 주사 전극의 아랫면 일측 가장자리를 따라서 형성되는 버스 전극과, 상기 전극들을 매립하는 제1 유전체층과, 상기 제1 유전체층의 아랫면에 형성되는 보호막층을 가지는 전면 기판;과,A common and scan electrode alternately formed in a stripe shape on one surface, a bus electrode formed along one side edge of the bottom surface of the common and scan electrode, a first dielectric layer filling the electrodes, and a bottom surface of the first dielectric layer A front substrate having a protective film layer;

상기 전면 기판과 대향되게 설치되는 것으로,It is installed to face the front substrate,

그 윗면에 상기 공통 및 주사 전극들과 직교하도록 스트라이프 형태로 형성되는 어드레스 전극과, 상기 어드레스 전극을 매립하는 제2 유전체층과, 상기 제2 유전체층사이에 설치되어 방전 공간을 구획하는 격벽과, 상기 격벽 내측으로 도포되는 적,녹,청색의 형광체층을 가지는 배면 기판;을 구비하는 플라즈마 디스플레이 패널에 있어서,An address electrode formed in a stripe shape so as to be orthogonal to the common and scan electrodes, a second dielectric layer filling the address electrode, a partition wall disposed between the second dielectric layer and partitioning a discharge space, and the partition wall A plasma display panel comprising: a rear substrate having red, green, and blue phosphor layers applied inwardly.

상기 공통 및 주사 전극과 어드레스 전극이 교차하여 화상을 구현하는 표시 영역의 외측에 해당되는 비방전 영역에는 블랙 매트리스층이 형성되는 것을 특징으로 한다.The black mattress layer may be formed in the non-discharge area corresponding to the outside of the display area where the common and scan electrodes and the address electrode cross each other to form an image.

또한, 상기 블랙 매트리스층은 상기 공통 및 주사 전극의 양 단부에 이들 전극과 직교하고, 상기 어드레스 전극과 나란한 방향으로 형성되는 것을 특징으로 한다.In addition, the black mattress layer is formed at both ends of the common and scan electrodes orthogonal to these electrodes and formed in a direction parallel to the address electrodes.

또한, 상기 블랙 매트리스층은 어드레스 전극중 최외곽측의 좌우 어드레스 바깥쪽에 상응하는 상기 공통 및 주사 전극의 양 단부에 각각 형성되는 것을 특징으로 한다.In addition, the black mattress layer may be formed at both ends of the common and scan electrodes respectively corresponding to the outside of the left and right addresses on the outermost side of the address electrodes.

게다가, 상기 블랙 매트리스층은 상기 비방전 영역에서의 약한 발광에 의한 색번짐 현상을 방지가능하도록 글래스 분말과, 흑색 안료를 주성분으로 하는 절연재로 이루어진 것을 특징으로 한다.In addition, the black mattress layer is made of glass powder and an insulating material containing black pigment as a main component to prevent color bleeding caused by weak light emission in the non-discharge region.

또한, 상기 블랙 매트리스층은 패널로부터 발생되는 전자파를 차폐가능하도록 은분말과 산화물을 혼합한 소재로 된 도전재인 것을 특징으로 한다.In addition, the black mattress layer is characterized in that the conductive material made of a material mixed with silver powder and oxide so as to shield the electromagnetic waves generated from the panel.

이하에서 첨부된 도면을 참조하면서 본 발명의 일 예에 따른 플라즈마 디스플레이 패널을 상세하게 설명하고자 한다.Hereinafter, a plasma display panel according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널(20)을 도시한 것이다.2 illustrates a plasma display panel 20 according to an embodiment of the present invention.

도면을 참조하면, 상기 플라즈마 디스플레이 패널(20)은 전면 기판(21)이 마련된다. 상기 전면 기판(21)의 아랫면에는 스트라이프 형태의 공통 전극(23)과, 주사 전극(24)으로 된 한 쌍의 방전 셀이 교대로 복수개 형성되어 있다.Referring to the drawing, the plasma display panel 20 is provided with a front substrate 21. On the lower surface of the front substrate 21, a plurality of pairs of discharge cells composed of a stripe-shaped common electrode 23 and a scan electrode 24 are alternately formed.

상기 공통 및 주사 전극(23)(24)의 아랫면에는 이들의 라인 저항을 줄이기 위하여 일측의 가장자리를 따라서 스트라이프 형태의 버스 전극(25)이 상기 전극들(23)(24)과 나란한 방향으로 형성되어 있다. 상기 버스 전극(25)은 상기 전극들(23)(24)보다 좁은 폭을 가지는 도전성의 소재로 이루어지는 것이 바람직하다.On the lower surface of the common and scan electrodes 23 and 24, stripe-shaped bus electrodes 25 are formed along the edge of one side in parallel with the electrodes 23 and 24 to reduce their line resistance. have. The bus electrode 25 is preferably made of a conductive material having a narrower width than the electrodes 23 and 24.

상기 전면 기판(21)의 아랫면에는 상기 공통 및 주사 전극(23)(24)과, 버스 전극(25)을 매립하도록 제1 유전체층(26)이 도포되어 있다. 상기 제1 유전체층(26)의 아랫면에는 산화마그내슘으로 된 보호막층(27)이 형성되어 있다.The first dielectric layer 26 is coated on the bottom surface of the front substrate 21 to fill the common and scan electrodes 23 and 24 and the bus electrode 25. On the lower surface of the first dielectric layer 26, a protective film layer 27 made of magnesium oxide is formed.

한편, 상기 패널(20)에는 상기 전면 기판(21)과 대향되게 배면 기판(22)이 설치된다. 상기 배면 기판(22)의 윗면에는 상기 공통 및 주사 전극(23)(24)과 직교하는 형태로 된 어드레스 전극(28)이 형성된다. 상기 어드레스 전극(28)은 제2 유전체층(29)에 의하여 매립되어 있다.On the other hand, the panel 20 is provided with a rear substrate 22 to face the front substrate 21. On the upper surface of the rear substrate 22, an address electrode 28 having a shape orthogonal to the common and scan electrodes 23 and 24 is formed. The address electrode 28 is buried by the second dielectric layer 29.

상기 제2 유전체층(29)의 윗면에는 방전 공간을 한정하고, 크로스토크(cross-talk)를 방지하도록 격벽(200)이 상기 어드레스 전극(28)과 나란한 방향으로 상호 이격되게 형성되어 있다. 상기 격벽(200)으로 인하여 형성되는 방전 공간에는 크세논을 주성분으로 하는 기체가 주입된다. 그리고, 상기 격벽(200)의 내측으로는 적,녹,청색의 형광체층(210)이 도포되어 있다.The barrier rib 200 is formed on the upper surface of the second dielectric layer 29 to be spaced apart from each other in a direction parallel to the address electrode 28 to limit the discharge space and prevent crosstalk. A gas containing xenon as a main component is injected into the discharge space formed by the partition wall 200. In addition, red, green, and blue phosphor layers 210 are coated inside the partition wall 200.

여기서, 상기 공통 및 주사 전극(23)(24)과, 이와 교차되도록 설치되는 어드레스 전극(28)에 소정의 전압이 인가시 화상을 형성하는 표시 영역(C)이외의 영역인 비방전 영역(D)에서 발광이 발생되는 현상을 차단하기 위하여 블랙 매트리스층(220)이 형성된다.Here, the non-discharge area D which is an area other than the display area C for forming an image when a predetermined voltage is applied to the common and scan electrodes 23 and 24 and the address electrode 28 provided to intersect with the common and scan electrodes 23 and 24. The black mattress layer 220 is formed in order to block the phenomenon in which light emission occurs.

즉, 상기 전면 기판(21) 상에는 공통 및 주사 전극(23)(24)이 교대로 복수개 형성되어 있다. 이 공통 및 주사 전극(23)(24)의 양 단부, 즉, 상기 어드레스 전극(28) 중에서 좌측 및 우측으로 최외곽에 형성되는 제1 어드레스 전극(28a)과, 제2 어드레스 전극(28b)의 바깥쪽에 해당되는 비방전 영역(D)에는 표시 영역(C)에서 발광시 백그라운드에 의한 방전을 차단시키기 위하여 블랙 매트리스층(220)이 각각 형성된다.That is, a plurality of common and scan electrodes 23 and 24 are alternately formed on the front substrate 21. Both ends of the common and scan electrodes 23 and 24, that is, the first address electrode 28a and the second address electrode 28b which are formed on the outermost side of the address electrode 28 on the left and right sides of the common and scan electrodes 23 and 24. The black mattress layer 220 is formed in the non-discharge area D corresponding to the outside to block the discharge due to the background when the display area C emits light.

상기 블랙 매트리스층(220)은 상기 어드레스 전극(28)과 나란한 방향으로 하나의 라인으로 된 스트라이프 형태로 형성된다. 그리고, 상기 블랙 매트리스층(220)은 절연재로 형성시킬 수도 있고, 도전재로도 형성시킬 수 있다.The black mattress layer 220 is formed in a stripe shape with one line in a direction parallel to the address electrode 28. In addition, the black mattress layer 220 may be formed of an insulating material or a conductive material.

즉, 절연재로 형성시킬 경우에는 비방전 영역(D)에서의 약한 발광에 의한 색번짐 현상을 없앨 수 있다. 이러한 절연재로는 글래스 분말(glass powder)과, 산화납(PbO), 산화알루미늄(Al2O3) 및 흑색 안료 등을 섞은 소재로 형성시킨다.That is, when formed with an insulating material, color bleeding due to weak light emission in the non-discharge region D can be eliminated. Such an insulation material is formed of a glass powder, a lead oxide (PbO), aluminum oxide (Al 2 O 3 ), a black pigment, or the like.

반면에, 도전재로 형성시킬 경우에는 상기 플라즈마 디스플레이 패널(20)로부터 발생되는 전자파를 차폐할 수 있다. 이러한 도전재로는 은분말(silver powder)과 산화물을 혼합한 소재를 사용한다.On the other hand, when the conductive material is formed, electromagnetic waves generated from the plasma display panel 20 may be shielded. As the conductive material, a material in which silver powder and oxide are mixed is used.

상기와 같은 구조를 가지는 본 발명에 따른 플라즈마 디스플레이 패널(20)의 제조 방법을 간략하게 설명하면 다음과 같다.The manufacturing method of the plasma display panel 20 according to the present invention having the above structure will be briefly described as follows.

상기 패널(20)은 전면 기판(21)과 배면 기판(22) 상에 소정의 기능층을 각각 형성시킨다.The panel 20 forms predetermined functional layers on the front substrate 21 and the rear substrate 22, respectively.

즉, 상기 전면 기판(21)을 마련하고, 상기 전면 기판의 아랫면에 투명한 도전막, 예컨대 ITO로 된 공통 및 주사 전극(23)(24)을 스트라이프 형태로 교대로 복수개 형성시킨다.That is, the front substrate 21 is provided, and a plurality of common and scan electrodes 23 and 24 made of a transparent conductive film, for example, ITO, are alternately formed in a stripe shape on the bottom surface of the front substrate.

상기 공통 및 주사 전극(23)(24)의 아랫면 일측 가장자리에는 상기 전극들(23)(24)의 라인 저항을 줄이기 위하여 버스 전극(25)을 형성시킨다.A bus electrode 25 is formed at one side edge of the bottom surface of the common and scan electrodes 23 and 24 to reduce the line resistance of the electrodes 23 and 24.

다음으로, 상기 공통 및 주사 전극(23)(24)의 양 단부에는 상기 전극(23)(24)과 교차하는 방향으로 한 라인으로 된 블랙 매트리스층(220)을 형성시킨다. 여기서, 상기 블랙 매트리스층(220)은 후술할 상기 어드레스 전극(28)과 나란한 방향으로, 상기 어드레스 전극(28)의 좌우측 최외곽 전극인 제1 및 제2 어드레스 전극(28a)(28b)의 바깥으로 형성시킨다.Next, black mattress layers 220 formed of one line are formed at both ends of the common and scan electrodes 23 and 24 in a direction crossing the electrodes 23 and 24. Here, the black mattress layer 220 is in the direction parallel to the address electrode 28 to be described later, the outside of the first and second address electrodes 28a, 28b which are the left and right outermost electrodes of the address electrode 28. To form.

이때, 상기 블랙 매트리스층(220)은 본 실시예에서는 언급되어 있지 않지만 상기 공통 및 주사 전극(23)(24)으로 된 한 쌍의 셀과, 이와 이웃하는 셀 사이의 비방전 영역에 형성시키는 블랙 매트리스층과 동시에 형성시키는 것이 제조 공정상유리하다고 할 것이다.In this case, although the black mattress layer 220 is not mentioned in the present embodiment, the black mattress is formed in the non-discharge area between the pair of cells made up of the common and scan electrodes 23 and 24 and the neighboring cells. Forming at the same time as the layer will be advantageous to the manufacturing process.

이러한 블랙 매트리스층들은 인쇄법이나, 포토 리소그래피법으로 형성가능하다. 또한, 상기 블랙 매트리스층(220)은 상술한 바와 같이 패널(20)에 이용되는 기능에 따라 절연재나 도전재중 어느 하나를 선택하여 형성시키게 된다.These black mattress layers can be formed by printing or photolithography. In addition, the black mattress layer 220 is formed by selecting any one of an insulating material or a conductive material according to the function used for the panel 20 as described above.

다음으로, 상기 공통 및 주사 전극(23)(24)과, 버스 전극(25)과, 블랙 매트리스층(220)을 매립가능하도록 제1 유전체층(26)이 도포되고, 이 제1 유전체층(26)의 아랫면에는 상기 유전체층(26)을 보호하고, 전자를 방출하기 위하여 산화마그네슘으로 된 보호막층(27)을 형성시킨다.Next, a first dielectric layer 26 is coated so that the common and scan electrodes 23 and 24, the bus electrode 25, and the black mattress layer 220 can be embedded, and the first dielectric layer 26 is provided. The lower surface of the dielectric layer 26 is protected and a protective film layer 27 made of magnesium oxide is formed to emit electrons.

한편, 상기 전면 기판(21)과 대향되게 설치되는 배면 기판(22)의 윗면에는 상기 공통 및 주사 전극(23)(24)과 교차하는 방향으로 어드레스 전극(28)이 복수개 스트라이프 형태로 형성된다.On the other hand, a plurality of address electrodes 28 are formed in a stripe shape on the upper surface of the rear substrate 22 opposite to the front substrate 21 in a direction crossing the common and scan electrodes 23 and 24.

이어서, 상기 어드레스 전극(28) 상에는 제2 유전체층(29)이 형성되어 상기 전극(28)을 매립하고 있다. 상기 제2 유전체층(29)을 형성하고 나면, 상기 어드레스 전극(29)과 나란한 방향으로 방전 공간을 구획하는 격벽(200)을 형성시킨다. 그리고, 상기 어드레스 전극(28) 상에 해당되는 상기 격벽(200)의 내측으로는 적,녹,청색의 형광체층(210)을 도포하게 된다.Subsequently, a second dielectric layer 29 is formed on the address electrode 28 to bury the electrode 28. After the second dielectric layer 29 is formed, the barrier rib 200 partitioning the discharge space in a direction parallel to the address electrode 29 is formed. In addition, the phosphor layer 210 of red, green, and blue is coated on the inside of the partition wall 200 corresponding to the address electrode 28.

이와 같이, 상기 전면 및 배면 기판(21)(22) 상에 각각 기능층을 형성시키고 난 다음에는 상기 기판(21)(22)을 정렬시킨 다음에 봉착하게 된다. 이때,상기 기판들(21)(22)의 기밀을 유지하기 위하여 접착시키는 소재로는 글래스 프리트가 사용되는 것이 바람직하다.As described above, after the functional layers are formed on the front and rear substrates 21 and 22, the substrates 21 and 22 are aligned and then sealed. In this case, glass frit may be used as a material to be bonded to maintain the airtightness of the substrates 21 and 22.

다음으로, 상기 패널(20)은 소정 온도에서 가열된 상태에서 패널(20) 내부를 진공 배기하여 벽면에 흡착하고 있는 수분을 비롯하여 불순물을 이탈시킨다. 고진공이 얻어진 이후에는 바륨이나 지르코늄 게터(getter)를 고주파 유도가열등의 방법으로 가열 및 활성화시킨다. 이러한 게터는 소망하는 가스 이외의 기체를 흡착한다.Next, the panel 20 evacuates the inside of the panel 20 in a heated state at a predetermined temperature to remove impurities including moisture adsorbed on the wall surface. After the high vacuum is obtained, the barium or zirconium getter is heated and activated by a high frequency induction heating method. These getters adsorb gas other than the desired gas.

이어서, 상기 패널(20)의 내부에는 크세논을 주성분으로 하는 기체를 봉입하고, 배기 장치로부터 분리한다. 그리고, 상기 패널(20)에 소정의 전압을 인가하여 에이징 방전시킨 다음에 게터를 절단하여 패널(20)을 완성하게 된다.Subsequently, a gas containing xenon as a main component is enclosed in the panel 20 and separated from the exhaust device. The panel 20 is completed by applying a predetermined voltage to the panel 20 to perform aging discharge and then cutting the getter.

이러한 플라즈마 디스플레이 패널(20)은 주사 전극(24)과 어드레스 전극(28) 사이에 전압이 인가되면, 예비 방전이 일어나 벽전하가 충전된다. 이 상태에서 상기 공통 전극(23)과 주사 전극(24) 사이에 전압이 인가되면 유지 방전이 일어나 플라즈마가 생성되고, 이로부터 자외선이 방사되어 형광체층(210)을 여기시켜 화상을 구현하게 된다.When a voltage is applied between the scan electrode 24 and the address electrode 28, the plasma display panel 20 is charged with wall charges. In this state, when a voltage is applied between the common electrode 23 and the scan electrode 24, a sustain discharge occurs to generate a plasma, and ultraviolet rays are radiated therefrom to excite the phosphor layer 210 to implement an image.

이때, 화상이 구현되는 표시 영역(C)의 외부에 위치하는 비방전 영역(D)에도 약한 발광 현상이 일어나게 된다. 상기 복수개의 블랙 매트리스층(220)은 이러한 발광 현상에 의한 색번짐 현상을 없애주고, 전면 기판(21)의 외광 반사율을 낮추고, 백그라운드 방전에 의한 발광을 차단시키게 된다.In this case, a weak light emission phenomenon occurs in the non-discharge area D located outside the display area C in which the image is implemented. The plurality of black mattress layers 220 eliminates color bleeding due to the light emission phenomenon, lowers external light reflectance of the front substrate 21, and blocks light emission due to background discharge.

이상의 설명에서와 같이 본 발명의 플라즈마 디스플레이 패널은 공통 및 주사 전극의 양 단부에 어드레스 전극과 나란한 방향으로 블랙 매트리스층을 형성시킴으로써, 표시 영역이외의 비방전 영역에서 발광되는 현상을 방지하게 되어 표시 품질과 콘트라스트를 향상시키게 된다.As described above, the plasma display panel of the present invention forms black mattress layers at both ends of the common and scan electrodes in parallel with the address electrodes, thereby preventing light emission from the non-discharged regions other than the display region. The contrast is improved.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (5)

일면에 스트라이프 형태로 교대로 형성되는 공통 및 주사 전극과, 상기 공통 및 주사 전극의 아랫면 일측 가장자리를 따라서 형성되는 버스 전극과, 상기 전극들을 매립하는 제1 유전체층과, 상기 제1 유전체층의 아랫면에 형성되는 보호막층을 가지는 전면 기판;과,A common and scan electrode alternately formed in a stripe shape on one surface, a bus electrode formed along one side edge of the bottom surface of the common and scan electrode, a first dielectric layer filling the electrodes, and a bottom surface of the first dielectric layer A front substrate having a protective film layer; 상기 전면 기판과 대향되게 설치되는 것으로,It is installed to face the front substrate, 그 윗면에 상기 공통 및 주사 전극들과 직교하도록 스트라이프 형태로 형성되는 어드레스 전극과, 상기 어드레스 전극을 매립하는 제2 유전체층과, 상기 제2 유전체층사이에 설치되어 방전 공간을 구획하는 격벽과, 상기 격벽 내측으로 도포되는 적,녹,청색의 형광체층을 가지는 배면 기판;을 구비하는 플라즈마 디스플레이 패널에 있어서,An address electrode formed in a stripe shape so as to be orthogonal to the common and scan electrodes, a second dielectric layer filling the address electrode, a partition wall disposed between the second dielectric layer and partitioning a discharge space, and the partition wall A plasma display panel comprising: a rear substrate having red, green, and blue phosphor layers applied inwardly. 상기 공통 및 주사 전극과 어드레스 전극이 교차하여 화상을 구현하는 표시영역의 외측에 해당되는 비방전 영역에는 블랙 매트리스층이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a black mattress layer formed on a non-discharge area corresponding to the outside of the display area where the common and scan electrodes and the address electrode cross each other to form an image. 제 1 항에 있어서,The method of claim 1, 상기 블랙 매트리스층은 상기 공통 및 주사 전극의 양 단부에 이들 전극과 직교하고, 상기 어드레스 전극과 나란한 방향으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the black mattress layer is formed at both ends of the common and scan electrodes in a direction perpendicular to the electrodes and parallel to the address electrodes. 제 2 항에 있어서,The method of claim 2, 상기 블랙 매트리스층은 어드레스 전극중 최외곽측의 좌우 어드레스 바깥쪽에 상응하는 상기 공통 및 주사 전극의 양 단부에 각각 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the black mattress layers are formed at both ends of the common and scan electrodes respectively corresponding to the outside of the left and right addresses on the outermost side of the address electrodes. 제 2 항에 있어서,The method of claim 2, 상기 블랙 매트리스층은 상기 비방전 영역에서의 약한 발광에 의한 색번짐 현상을 방지가능하도록 글래스 분말과, 흑색 안료를 주성분으로 하는 절연재로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널.And the black mattress layer is made of glass powder and an insulating material containing black pigment as a main component to prevent color bleeding caused by weak light emission in the non-discharge region. 제 2 항에 있어서,The method of claim 2, 상기 블랙 매트리스층은 패널로부터 발생되는 전자파를 차폐가능하도록 은분말과 산화물을 혼합한 소재로 된 도전재인 것을 특징으로 하는 플라즈마 디스플레이 패널.The black mattress layer is a plasma display panel, characterized in that the conductive material made of a mixture of silver powder and oxide to shield the electromagnetic waves generated from the panel.
KR10-2000-0015578A 2000-03-27 2000-03-27 Plasma display panel KR100467687B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0015578A KR100467687B1 (en) 2000-03-27 2000-03-27 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0015578A KR100467687B1 (en) 2000-03-27 2000-03-27 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20010092911A KR20010092911A (en) 2001-10-27
KR100467687B1 true KR100467687B1 (en) 2005-01-24

Family

ID=19658939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0015578A KR100467687B1 (en) 2000-03-27 2000-03-27 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100467687B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589356B1 (en) * 2003-10-09 2006-06-14 삼성에스디아이 주식회사 Plasma display panel
KR100647586B1 (en) 2003-10-21 2006-11-17 삼성에스디아이 주식회사 Plasma display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223025A (en) * 1990-12-25 1992-08-12 Fujitsu Ltd Surface discharge type plasma display panel
JPH05314910A (en) * 1992-05-12 1993-11-26 Nec Corp Plasma display panel
JPH0949909A (en) * 1995-08-07 1997-02-18 Fujitsu General Ltd Optical filter for plasma display
KR20010048051A (en) * 1999-11-24 2001-06-15 구자홍 Plasma display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223025A (en) * 1990-12-25 1992-08-12 Fujitsu Ltd Surface discharge type plasma display panel
JPH05314910A (en) * 1992-05-12 1993-11-26 Nec Corp Plasma display panel
JPH0949909A (en) * 1995-08-07 1997-02-18 Fujitsu General Ltd Optical filter for plasma display
KR20010048051A (en) * 1999-11-24 2001-06-15 구자홍 Plasma display panel

Also Published As

Publication number Publication date
KR20010092911A (en) 2001-10-27

Similar Documents

Publication Publication Date Title
JP2002270100A (en) Plasma discharge display device
KR100467687B1 (en) Plasma display panel
KR100863911B1 (en) Plasma display panel
KR100927618B1 (en) Plasma display panel
KR100751374B1 (en) Plasma display panel
US7638944B2 (en) Address electrode structure for plasma display panel
KR100683796B1 (en) The plasma display panel
KR100467685B1 (en) Plasma display panel
KR100777729B1 (en) Plasma display panel
KR100777730B1 (en) Plasma display panel
KR100708703B1 (en) Plasma display apparatus
KR100719585B1 (en) Plasma display panel
KR100670338B1 (en) Plasma display panel
KR100647639B1 (en) Plasma display panel
KR100741130B1 (en) Plasma display panel
KR100647633B1 (en) Plasma display panel
KR100730194B1 (en) Plasma display panel
KR100879470B1 (en) Plasma display panel
KR100768232B1 (en) Plasma display panel
KR100730215B1 (en) Plasma display panel
KR100822211B1 (en) Plasma display panel
KR100670335B1 (en) Plasma display panel
KR20090026567A (en) Plasma display panel
EP1993117A1 (en) Plasma Display Panel
KR19990003522A (en) Manufacturing Method Of Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee