KR100467685B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100467685B1
KR100467685B1 KR10-2000-0015571A KR20000015571A KR100467685B1 KR 100467685 B1 KR100467685 B1 KR 100467685B1 KR 20000015571 A KR20000015571 A KR 20000015571A KR 100467685 B1 KR100467685 B1 KR 100467685B1
Authority
KR
South Korea
Prior art keywords
electrodes
dielectric layer
address electrodes
common
partition wall
Prior art date
Application number
KR10-2000-0015571A
Other languages
Korean (ko)
Other versions
KR20010092904A (en
Inventor
허은기
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2000-0015571A priority Critical patent/KR100467685B1/en
Publication of KR20010092904A publication Critical patent/KR20010092904A/en
Application granted granted Critical
Publication of KR100467685B1 publication Critical patent/KR100467685B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42Fluorescent layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36Spacers, barriers, ribs, partitions or the like
    • H01J2211/368Dummy spacers, e.g. in a non display region

Abstract

플라즈마 디스플레이 패널을 개시한다. 본 발명은 전면 기판과, 상기 전면 기판의 아랫면에 형성되는 복수개의 공통 및 주사 전극과, 상기 전극들의 일측 가장자리를 따라서 형성되는 버스 전극과, 상기 전극들을 매립하는 제1 유전체층과, 이 유전체층을 보호하는 보호막층과, 상기 전면 기판과 대향되게 설치되는 배면 기판과, 상기 배면 기판의 윗면에 상기 공통 및 주사 전극들과 직교하는 형태로 형성되고 분할 구동이 가능하도록 상호 대응되게 분리되어 그 사이에 공간부가 형성된 스트립 형태의 복수개의 제1 및 제2 어드레스 전극과, 상기 제1 및 제2 어드레스 전극을 매립하는 제2 유전체층과, 상기 제2 유전체층의 윗면에 제1 및 제2 어드레스 전극과 이와 인접한 제1 및 제2 어드레스 전극 사이에 설치되는 격벽과, 상기 제1 및 제2 어드레스 전극사이의 공간부에 형성되는 보조 격벽과, 상기 격벽 내측에 도포되는 적,녹,청색의 형광체층을 포함한다.A plasma display panel is disclosed. The present invention provides a front substrate, a plurality of common and scan electrodes formed on a bottom surface of the front substrate, a bus electrode formed along one edge of the electrodes, a first dielectric layer filling the electrodes, and protecting the dielectric layer. A passivation layer, a rear substrate disposed to face the front substrate, and a top surface of the rear substrate, formed in a form orthogonal to the common and scan electrodes, and separated to correspond to each other so as to enable divided driving. A plurality of first and second address electrodes in the form of strips, a second dielectric layer filling the first and second address electrodes, a first and second address electrodes adjacent to the second dielectric layer and adjacent to the second dielectric layer A partition wall provided between the first and second address electrodes, an auxiliary partition wall formed in the space portion between the first and second address electrodes, and It includes red, green, and blue phosphor layers coated on inner partition wall.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 에이징 공정시 상하로 분할된 어드레스 전극간에 전압 차이에 의한 절연 파괴를 방지하도록 구조가 개선된 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having an improved structure to prevent dielectric breakdown due to voltage difference between address electrodes divided up and down during an aging process.

통상적으로 플라즈마 디스플레이 패널은 복수개의 전극이 코팅된 두 기판사이에 방전 가스를 주입하여 봉입한 다음, 방전 전압을 가한다. 이 방전 전압으로 인하여 두 전극 사이에 기체가 발광하게 되면 적절한 펄스 전압을 가하여 두 전극이 교차하는 점을 어드레싱하여 소망하는 숫자, 문자 또는 그래픽을 구현하는 표시 장치를 말한다.In general, a plasma display panel inserts and discharges a discharge gas between two substrates coated with a plurality of electrodes, and then applies a discharge voltage. When the gas emits light between the two electrodes due to the discharge voltage, the display device implements a desired number, letter or graphic by applying an appropriate pulse voltage to address the intersection of the two electrodes.

플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대 방전 형식에 따라 직류형과 교류형으로 분류하고, 전극들의 구성 형태에 따라 대향 방전형 및 면 방전형으로 구분할 수 있다.The plasma display panel may be classified into a direct current type and an alternating current type according to a type of driving voltage applied to a discharge cell, for example, a discharge type, and may be classified into a counter discharge type and a surface discharge type according to the configuration of the electrodes.

직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전 공간에 노출되는 구조로서, 대응 전극들 사이에 전하의 이동이 직접적으로 이루어진다. 반면에, 교류형 플라즈마 디스플레이 패널은 적어도 한 전극이 유전체층에 매립되고, 대응하는 전극들 사이에 직접적인 전하의 이동이 이루어지지 않는 대신에, 유전체층 표면에 방전에 의하여 생성된 이온과 전자가 부착하여 벽전압(wall voltage)을 형성하고, 유지 전압(sustaing voltage)에 의하여 방전 유지가 가능하다.The DC plasma display panel has a structure in which all electrodes are exposed to a discharge space, and charges are directly transferred between corresponding electrodes. On the other hand, in the AC plasma display panel, at least one electrode is embedded in the dielectric layer, and instead of direct charge transfer between the corresponding electrodes, the ions and electrons generated by the discharge adhere to the surface of the dielectric layer to form a wall. A wall voltage is formed and discharge can be maintained by a sustaining voltage.

한편, 대향 방전형 플라즈마 디스플레이 패널은 단위 화소마다 어드레스 전극과 주사 전극이 대향하여 마련되고, 두 전극간에 어드레싱 방전 및 유지 방전이 일어나는 방식이다. 반면에, 면 방전형 플라즈마 디스플레이 패널은 각 단위 화소 마다 어드레스 전극과 그에 해당되는 공통 및 주사 전극이 마련되어 어드레싱 방전과 유지 방전이 발생하게 되는 방식이다.On the other hand, in the opposite discharge type plasma display panel, an address electrode and a scan electrode are provided to face each unit pixel, and addressing discharge and sustain discharge are generated between the two electrodes. On the other hand, in the surface discharge plasma display panel, an address electrode and a common and scan electrode corresponding to each unit pixel are provided to generate addressing discharge and sustain discharge.

도 1에 도시된 바와 같이, 종래의 플라즈마 디스플레이 패널(10)은 전면 기판(11)과, 상기 전면 기판(11)과 대향되게 배치되는 배면 기판(12)이 마련된다.As shown in FIG. 1, the conventional plasma display panel 10 includes a front substrate 11 and a rear substrate 12 disposed to face the front substrate 11.

상기 전면 기판(11)의 아랫면에는 스트립 형태의 공통 및 주사 전극(13)(14)이 교대로 복수개 형성되어 있고, 상기 공통 및 주사 전극(13)(14)의 아랫면 일 가장자리를 따라서는 전극들(13)(14)의 라인 저항을 줄이기 위하여 상기 전극들(13)(14)보다 폭을 좁게하여 형성되는 금속재로 된 버스 전극(15)이 형성된다.A plurality of common and scan electrodes 13 and 14 in the form of strips are alternately formed on the bottom surface of the front substrate 11, and electrodes are formed along one bottom edge of the common and scan electrodes 13 and 14. In order to reduce the line resistance of the (13) and (14), a bus electrode 15 made of a metal material formed by making the width narrower than the electrodes 13 and 14 is formed.

상기 전면 기판(11)의 아랫면에는 상기 전극들(13)(14)과, 버스 전극(15)을 매립하기 위하여 제1 유전체층(16)이 도포되고, 상기 제1 유전체층(16)의 아랫면에는 이를 보호하기 위하여 산화마그네슘(MgO)으로 된 보호막층(17)이 형성된다.The first dielectric layer 16 is applied to the bottom surface of the front substrate 11 to fill the electrodes 13 and 14 and the bus electrode 15, and the bottom surface of the first dielectric layer 16 is disposed thereon. In order to protect, a protective film layer 17 made of magnesium oxide (MgO) is formed.

한편, 상기 전면 기판(11)과 대향되게 설치되는 배면 기판(12)의 윗면에는 상기 공통 및 주사 전극(13)(14)과 직교하는 형태로 된 어드레스 전극이 복수개 형성되어 있다. 상기 어드레스 전극은 도 2에 도시된 바와 같이 분할 구동이 가능하도록 스트립 형태로 된 제1 어드레스 전극(18)과, 상기 제1 어드레스 전극(18)과 소정 간격 이격된 상태에서 스트립 형태로 된 제2 어드레스 전극(19)으로 분리되어 형성되어 있다.On the other hand, a plurality of address electrodes are formed on the upper surface of the rear substrate 12 opposite to the front substrate 11 so as to be orthogonal to the common and scan electrodes 13 and 14. As shown in FIG. 2, the address electrode includes a first address electrode 18 having a strip shape to enable divided driving, and a second strip shape having a predetermined distance from the first address electrode 18. It is formed separately from the address electrode 19.

상기 제1 및 제2 어드레스 전극(18)(19)은 제2 유전체층(100)에 의하여 매립되어 있다. 상기 제2 유전체층(100)의 윗면에는 소정 간격 이격되게 격벽(110)이 형성되어 있다. 상기 격벽(110)으로 인하여 구획되는 방전 공간에는 크세논(Xe)를 주성분으로 하는 기체가 충전되어 있다. 상기 격벽(110)의 내측으로는 적,녹,청색의 형광체층(120)이 도포되어 있다.The first and second address electrodes 18 and 19 are embedded by the second dielectric layer 100. The partition wall 110 is formed on the upper surface of the second dielectric layer 100 so as to be spaced apart by a predetermined interval. The discharge space partitioned by the partition wall 110 is filled with a gas containing xenon (Xe) as a main component. The red, green, and blue phosphor layers 120 are coated inside the partition 110.

상기와 같은 구조를 가지는 종래의 플라즈마 디스플레이 패널(10)은 주사 전극(14)과 제1 및 제2 어드레스 전극(18)(19) 사이에 전압이 인가되면 예비 방전이 일어나 벽전하가 충전된다. 이 상태에서, 상기 공통 및 주사 전극(13)(14) 사이에 전압이 인가되면, 유지 방전이 일어나 플라즈마가 생성된다. 이로부터 자외선이 방사되어 상기 형광체층(120)을 여기시켜 소망하는 화상을 구현하게 된다.In the conventional plasma display panel 10 having the above structure, when voltage is applied between the scan electrode 14 and the first and second address electrodes 18 and 19, preliminary discharge occurs to charge the wall charge. In this state, when a voltage is applied between the common and scan electrodes 13 and 14, sustain discharge occurs to generate plasma. From this, ultraviolet rays are radiated to excite the phosphor layer 120 to implement a desired image.

이러한 구조를 가지는 종래의 플라즈마 디스플레이 패널(10)은 일련의 제조 공정과정에서 전면 및 배면 기판(11)(12)을 봉착시키고, 배기 및 기체를 봉입하게 된다. 즉, 상기 패널(10)은 고진공 상태를 유지한후 바륨(Ba)이나 지르코늄(Zr) 게터(getter)를 가열 및 활성화시켜 불순물을 흡착하고, 크세논을 주성분으로 하는 기체를 봉입한다.The conventional plasma display panel 10 having such a structure seals the front and rear substrates 11 and 12 and encloses exhaust and gas in a series of manufacturing processes. That is, the panel 10 maintains a high vacuum state and heats and activates a barium (Ba) or zirconium (Zr) getter to adsorb impurities and encapsulates a gas containing xenon as a main component.

이어서, 상기 패널(10)은 배기 장치로부터 분리하고, 소정의 전압을 인가하여 에이징(aging) 방전을 시킨다음에 게터를 절단하여 패널(10)을 완성하게 된다.Subsequently, the panel 10 is separated from the exhaust device, and a predetermined voltage is applied to cause aging discharge, and then the getter is cut to complete the panel 10.

여기서, 상기 제1 및 제2 어드레스 전극(18)(19)은 상호 분할되어 있다. 이에 따라, 에이징 공정시, 상기 전극들(18)(19) 간에는 공간 전하의 축적량 차이에 의하여 전압차가 발생하게 된다. 이러한 전압차는 상기 제1 및 제2 어드레스전극(18)(19)의 마주보는 단부에서 아크 방전을 발생시킨다. 따라서, 전극(18)(19)의 절연 파괴를 유발한다.Here, the first and second address electrodes 18 and 19 are divided. Accordingly, in the aging process, a voltage difference is generated between the electrodes 18 and 19 due to a difference in the amount of space charge accumulated. This voltage difference generates an arc discharge at opposite ends of the first and second address electrodes 18 and 19. Thus, dielectric breakdown of the electrodes 18 and 19 is caused.

이러한 현상을 방지하기 위하여, 종래에는 상기 제1 및 제2 어드레스 전극(18)(19)을 도전성 소재로 공통으로 연결시켜서 전위차를 없애고, 에이징 방전 공정을 수행하였다.In order to prevent such a phenomenon, conventionally, the first and second address electrodes 18 and 19 are commonly connected with a conductive material to eliminate the potential difference, and an aging discharge process is performed.

따라서, 에이정 공정을 수행시 상기 제1 및 제2 어드레스 전극(18)(19)을 공통으로 연결시켜야 하는등 사전 준비 작업에 소요되는 시간이 길어지고, 공정 또한 복잡해지는 문제점이 있었다.Therefore, when the AJ process is performed, the first and second address electrodes 18 and 19 need to be connected in common, so that the time required for the preliminary preparation work becomes long, and the process also becomes complicated.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 분할구동되도록 상하로 분리된 어드레스 전극간에 에이징 공정시 발생될 수 있는 절연 파괴를 방지할 수 있도록 보조 격벽이 형성된 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a plasma display panel in which an auxiliary barrier rib is formed so as to prevent dielectric breakdown that may occur during an aging process between address electrodes divided up and down to be divided and driven. There is a purpose.

도 1은 종래의 일 예에 따른 플라즈마 디스플레이 패널을 일부 절제 도시한 분리 사시도,1 is an exploded perspective view illustrating a partial ablation of a plasma display panel according to a conventional example;

도 2는 도 1의 하부 기판의 일부를 개략적으로 도시한 평면도,2 is a plan view schematically illustrating a portion of the lower substrate of FIG. 1;

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 일부 절제 도시한 분리 사시도,3 is an exploded perspective view illustrating a partial ablation of the plasma display panel according to an embodiment of the present invention;

도 4는 도 3의 하부 기판의 일부를 개략적으로 도시한 평면도.4 is a plan view schematically illustrating a portion of the lower substrate of FIG. 3;

<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

10,30...플라즈마 디스플레이 패널 11,31...전면 기판10,30 ... plasma display panel 11,31 ... front substrate

12,32...배면 기판 13,33...공통 전극12,32 ... back substrate 13,33 ... common electrode

14,34...주사 전극 15,35...버스 전극14,34 ... scan electrode 15,35 ... bus electrode

16,36...제1 유전체층 17,37...보호막층16,36 ... first dielectric layer 17,37 ... protective layer

18,38...제1 어드레스 전극 19,39...제2 어드레스 전극18,38 ... first address electrode 19,39 ... second address electrode

100,30...제2 유전체층 110,310...격벽100,30 ... second dielectric layer 110,310 ...

120,320...형광체층 330...보조 형광체층120,320 ... phosphor layer 330 ... secondary phosphor layer

340...보조 격벽340 ... Secondary bulkhead

상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 플라즈마 디스플레이 패널은,In order to achieve the above object, the plasma display panel according to an aspect of the present invention,

전면 기판;Front substrate;

상기 전면 기판의 아랫면에 스트립 형태로 교대로 형성되는 복수개의 공통 및 주사 전극;A plurality of common and scan electrodes alternately formed in a strip form on a lower surface of the front substrate;

상기 공통 및 주사 전극의 일측 가장자리를 따라서 형성된 버스 전극;A bus electrode formed along one side edge of the common and scan electrodes;

상기 전면 기판의 아랫면에 형성되고, 상기 전극들을 매립하는 제1 유전체층;A first dielectric layer formed on a bottom surface of the front substrate and filling the electrodes;

상기 제1 유전체층의 아랫면에 형성되는 보호막층;A passivation layer formed on a bottom surface of the first dielectric layer;

상기 전면 기판과 대향되게 설치되는 배면 기판;A rear substrate disposed to face the front substrate;

상기 배면 기판의 윗면에 상기 공통 및 주사 전극들과 직교하는 형태로 형성되고, 분할 구동이 가능하도록 상호 대응되게 분리되어 그 사이에 공간부가 형성된 스트립 형태의 복수개의 제1 및 제2 어드레스 전극;A plurality of first and second address electrodes formed on an upper surface of the rear substrate so as to be orthogonal to the common and scan electrodes, the strips having a space formed therebetween to be divided to correspond to each other to enable divided driving;

상기 배면 기판의 윗면에 형성되고, 상기 제1 및 제2 어드레스 전극을 매립하는 제2 유전체층;A second dielectric layer formed on an upper surface of the rear substrate and filling the first and second address electrodes;

상기 제2 유전체층의 윗면에 제1 및 제2 어드레스 전극과 인접하는 제1 및 제2 어드레스 전극사이에 나란하게 설치되어 방전 공간을 구획하는 격벽;A partition wall disposed on an upper surface of the second dielectric layer between the first and second address electrodes and adjacent to the first and second address electrodes to partition a discharge space;

상기 제1 및 제2 어드레스 전극사이의 공간부에 형성되는 보조 격벽; 및An auxiliary barrier rib formed in a space portion between the first and second address electrodes; And

상기 격벽 내측에 도포되는 적,녹,청색의 형광체층;을 포함하는 것을 특징으로 한다.And a red, green, and blue phosphor layer applied to the inside of the partition wall.

또한, 상기 보조 격벽은 상기 공간부에 상기 공통 및 주사 전극과 나란한 방향으로 하나의 스트립 형태로 형성되는 것을 특징으로 한다.In addition, the auxiliary partition wall is characterized in that it is formed in the form of a strip in the direction parallel to the common and scan electrode in the space.

게다가, 상기 보조 격벽의 측벽으로는 적,녹,청색의 보조 형광체가 더 도포되는 것을 특징으로 한다.In addition, the side walls of the auxiliary partition wall, characterized in that further red, green, blue auxiliary phosphor is further applied.

이하에서 첨부된 도면을 참조하면서 본 발명의 일 예에 따른 플라즈마 디스플레이 패널을 상세하게 설명하고자 한다.Hereinafter, a plasma display panel according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널(30)을 도시한 것이고, 도 4는 도 3의 패널(30)의 하부 기판(32)의 일부를 도시한 것이다.3 illustrates a plasma display panel 30 according to an exemplary embodiment of the present invention, and FIG. 4 illustrates a portion of the lower substrate 32 of the panel 30 of FIG. 3.

도 3 및 도 4를 참조하면, 상기 플라즈마 디스플레이 패널(30)은 전면 기판(31)이 마련된다. 상기 전면 기판(31)의 아랫면에는 스트립 형태의 공통 전극(33)과, 주사 전극(34)으로 된 한 쌍의 방전 셀이 교대로 복수개 형성되어 있다.3 and 4, the plasma display panel 30 is provided with a front substrate 31. On the lower surface of the front substrate 31, a plurality of pairs of discharge cells composed of a strip-shaped common electrode 33 and a scan electrode 34 are alternately formed.

상기 공통 및 주사 전극(33)(34)의 아랫면에는 이들의 라인 저항을 줄이기 위하여 일측의 가장자리를 따라서 스트립 형태의 버스 전극(35)이 상기 전극들(33)(34)과 나란한 방향으로 형성되어 있다. 상기 버스 전극(35)은 상기 전극들(33)(34)보다 좁은 폭을 가지는 도전성의 소재로 이루어지는 것이 바람직하다.On the lower surface of the common and scan electrodes 33 and 34, strip-shaped bus electrodes 35 are formed along the edge of one side in parallel with the electrodes 33 and 34 to reduce their line resistance. have. The bus electrode 35 is preferably made of a conductive material having a narrower width than the electrodes 33 and 34.

상기 전면 기판(31)의 아랫면에는 상기 공통 및 주사 전극(33)(34)과, 버스 전극(35)을 매립하도록 제1 유전체층(36)이 도포되어 있다. 상기 제1 유전체층(36)의 아랫면에는 산화마그네슘으로 된 보호막층(37)이 형성되어 있다.The first dielectric layer 36 is coated on the bottom surface of the front substrate 31 to fill the common and scan electrodes 33 and 34 and the bus electrode 35. On the lower surface of the first dielectric layer 36, a protective film layer 37 made of magnesium oxide is formed.

한편, 상기 패널(30)에는 상기 전면 기판(31)과 대향되게 배면 기판(32)이 설치된다. 상기 배면 기판(32)의 윗면에는 상기 공통 및 주사 전극(33)(34)과 직교하는 형태로 된 어드레스 전극이 형성된다.On the other hand, the panel 30 is provided with a back substrate 32 to face the front substrate 31. On the upper surface of the back substrate 32, an address electrode in a form orthogonal to the common and scan electrodes 33 and 34 is formed.

상기 어드레스 전극은 분할 구동이 가능하도록 복수개의 전극, 제1 어드레스 전극(38)과, 제2 어드레스 전극(39)이 소정 간격 이격되게 스트립 형태로 형성되어 있다. 상기 제1 및 제2 어드레스 전극(38)(39)은 제2 유전체층(300)에 의하여 매립되어 있다.The address electrodes are formed in a strip shape so that the plurality of electrodes, the first address electrodes 38, and the second address electrodes 39 are spaced apart from each other by a predetermined interval so as to enable the divided driving. The first and second address electrodes 38 and 39 are buried by the second dielectric layer 300.

상기 제2 유전체층(300)의 윗면에는 방전 공간을 한정하고, 크로스 토크(cross-talk)를 방지하도록 격벽(310)이 상기 제1 및 제2 어드레스 전극(38)(39)과 나란한 방향으로 상호 이격되게 형성되어 있다. 상기 격벽(310)으로 인하여 형성되는 방전 공간에는 크세논을 주성분으로 하는 기체가 주입된다. 그리고, 상기 격벽(310)의 내측으로는 적,녹,청색의 형광체층(320)이 도포되어 있다.The partition wall 310 is mutually parallel to the first and second address electrodes 38 and 39 so as to define a discharge space on the top surface of the second dielectric layer 300 and to prevent cross talk. It is formed spaced apart. A gas containing xenon as a main component is injected into the discharge space formed by the partition wall 310. In addition, red, green, and blue phosphor layers 320 are coated inside the partition 310.

본 발명의 특징에 따르면, 상기 제1 및 제2 어드레스 전극(38)(39) 사이의 공간부 A 영역에는 보조 격벽(340)이 스트립 형태로 형성된다.According to a feature of the present invention, an auxiliary barrier rib 340 is formed in a strip shape in the space A region between the first and second address electrodes 38 and 39.

보다 상세하게는, 어드레스 전극은 분할 구동을 위하여 제1 및 제2 어드레스 전극(38)(39)으로 분리되어 있고, 이 분리된 간격에는 공간부 A 영역이 형성되어 있다. 이 A 영역을 사이에 두고, 상기 제1 및 제2 어드레스 전극(38)(39)은 상호 대응되게 스트립 형태로 복수개 설치되어 있다.More specifically, the address electrode is separated into first and second address electrodes 38 and 39 for the divided driving, and the space A region is formed at this separated interval. A plurality of first and second address electrodes 38 and 39 are provided in a strip form so as to correspond to each other with the A region therebetween.

여기서, 인접하는 제1 및 제2 어드레스 전극(38)(39) 사이에는 상기 전극들(38)(39)과 나란한 방향으로 격벽(310)이 형성되어 있다. 그리고, 상기 A 영역에는 상기 전면 기판(31)의 공통 및 주사 전극(33)(34)과 나란한 방향으로 보조 격벽(340)이 스트립 형태로 설치되어 있다.Here, the partition wall 310 is formed between the adjacent first and second address electrodes 38 and 39 in a direction parallel to the electrodes 38 and 39. In the region A, an auxiliary barrier rib 340 is formed in a strip shape in a direction parallel to the common and scan electrodes 33 and 34 of the front substrate 31.

한편, 상기 격벽(210)의 내측으로는 적,녹,청색의 형광체층(320)이 형성되어 있고, 상기 보조 격벽(340)의 벽면으로도 보조 형광체층(330)이 더 형성된다.On the other hand, the phosphor layer 320 of red, green, and blue is formed inside the partition wall 210, and the auxiliary phosphor layer 330 is further formed on the wall surface of the auxiliary partition wall 340.

상기와 같은 구조를 가지는 본 발명의 일예에 따른 플라즈마 디스플레이 패널(30)은 상기 주사 전극(34)과, 이중으로 분할된 제1 및 제2 어드레스 전극(38)(39) 사이에 전압이 인가되어 예비 방전이 일어나 벽전하가 충전된다.In the plasma display panel 30 according to the exemplary embodiment having the above structure, a voltage is applied between the scan electrode 34 and the first and second address electrodes 38 and 39 which are divided into two parts. Preliminary discharge occurs to charge the wall charge.

이 벽전하가 충전된 방전 공간에서 상기 공통 및 주사 전극(33)(34) 사이에 전압이 인가되어 유지 방전이 일어나 플라즈마가 생성된다. 이로부터 자외선이 방사되어 적,녹,청색의 형광체층(320)(330)을 여기시켜 화상을 구현하게 된다.In the discharge space filled with the wall charges, a voltage is applied between the common and scan electrodes 33 and 34 to generate sustain discharge, thereby generating plasma. From this, ultraviolet rays are radiated to excite the red, green, and blue phosphor layers 320 and 330 to implement an image.

이러한 플라즈마 디스플레이 패널(30)은 상기 패널(30)을 봉착시키고, 진공 배기 및 기체를 봉입하는 공정을 거치게 된다. 이때, 진공 배기 및 기체 봉입 과정은 다음과 같다.The plasma display panel 30 encapsulates the panel 30 and undergoes a process of encapsulating vacuum and encapsulating gas. At this time, the vacuum exhaust and gas filling process is as follows.

즉, 상기 패널(30)은 대략 300℃ 이상의 온도 상태에서 별도로 마련된 배기 장치를 이용하여 배기를 수행하게 된다. 이것에 의해 내부에 존재하는 수분을 비롯한 불순물이 이탈된다. 고진공이 얻어진후에는 바륨 및 지르코늄 게터를 고주파 유도가열등의 방법으로 가열하여 활성화시킨다. 이들 게터는 소망하는 가스 이외의 가스를 흡착한다. 다음으로, 크세논을 주성분으로 하는 기체를 봉입하고 나서 상기 패널(30)을 배기 장치로부터 분리한다.That is, the panel 30 performs exhaust using a separate exhaust device provided at a temperature of about 300 ° C. or more. As a result, impurities such as moisture existing therein are released. After the high vacuum is obtained, the barium and zirconium getters are heated and activated by a high frequency induction heating lamp. These getters adsorb gas other than the desired gas. Next, after the gas containing xenon as a main component is sealed, the panel 30 is separated from the exhaust device.

이어서, 상기 패널(30)에 소정의 전압을 인가하여 에이징 방전시킨 다음 게터를 절단하여 패널(30)을 완성한다.Subsequently, a predetermined voltage is applied to the panel 30 to cause aging discharge, and then the getter is cut to complete the panel 30.

한편, 패널(30) 구동중 격벽(310)(340)이나 형광체층(320)(330)으로부터 불순 기체가 장기간에 걸쳐 방출되는 경우에는 게터를 달아 둔다.On the other hand, when impurity gas is emitted from the partitions 310 and 340 and the phosphor layers 320 and 330 over a long period of time while the panel 30 is driven, a getter is attached.

여기서, 에이징 공정시 제1 및 제2 어드레스 전극(38)(39)을 도전성 소재로 공통으로 연결시켜 상기 전극들(38)(39)의 전압 차이를 없애는 사전 준비 공정이 필요가 없다.Here, in the aging process, the first and second address electrodes 38 and 39 are commonly connected with a conductive material so that there is no need for a preliminary preparation process to eliminate the voltage difference between the electrodes 38 and 39.

즉, 상기 제1 및 제2 어드레스 전극(38)(39)은 플로팅(floating) 상태에서상기 공통 및 주사 전극(33)(34)에 전압을 인가하여 에이징 방전을 수행한다. 이때, 상기 제1 및 제2 어드레스 전극(38)(39) 사이의 이격된 공간인 A 영역에는 보조 격벽(340)이 설치되어 있다. 이에 따라, 상기 어드레스 전극(38)(39)의 전하 축적량의 차이에 의한 아크 방전은 상기 보조 격벽(340)이 장애물로 작용하여 발생할 수 없게 된다.That is, the first and second address electrodes 38 and 39 apply voltage to the common and scan electrodes 33 and 34 in a floating state to perform aging discharge. At this time, an auxiliary partition 340 is provided in an area A, which is a space between the first and second address electrodes 38 and 39. Accordingly, the arc discharge due to the difference in the charge accumulation amount of the address electrodes 38 and 39 cannot be generated because the auxiliary barrier rib 340 acts as an obstacle.

또한, 상기 보조 격벽(340)의 벽면에도 적,녹,청색의 형광체층(330)이 형성되어 형광체의 영역이 확대된다. 이에 따라, 상기 제1 및 제2 어드레스 전극(38)(39) 사이의 A 영역으로 인한 상대적 휘도 저하를 형광체층의 확대로 보상해주게 된다.In addition, the phosphor layer 330 of red, green, and blue is formed on the wall surface of the auxiliary partition wall 340 to enlarge the area of the phosphor. Accordingly, the relative luminance decrease due to the A region between the first and second address electrodes 38 and 39 is compensated for by the expansion of the phosphor layer.

이상의 설명에서와 같이 본 발명의 플라즈마 디스플레이 패널은 분할구동되는 제1 및 제2 어드레스 전극 사이의 공간부에 공통 및 주사 전극과 나란한 방향으로 보조 격벽을 형성시킴으로써 다음과 같은 효과를 얻을 수 있다.As described above, in the plasma display panel of the present invention, the following effects can be obtained by forming auxiliary partitions in a direction parallel to the common and scan electrodes in the space portion between the first and second address electrodes that are divided and driven.

첫째, 플라즈마 디스플레이 패널의 진공 배기 및 기체 봉입 공정을 포함하는 조립과정에서 제1 및 제2 어드레스 전극을 플로팅 상태에서 에이징 작업을 수행하더라도 보조 격벽으로 인하여 어드레스 전극간에 아크 방전을 미연에 방지할 수 있으므로 제1 및 제2 어드레스 전극을 도전재로 공통적으로 연결시키는 등의 사전 에이징 작업이 불필요하게 되어 공정이 단순화되고, 공정 시간이 크게 줄어든다.First, in the assembling process including vacuum evacuation and gas encapsulation of the plasma display panel, even if the first and second address electrodes are floating in the floating state, the arc discharge can be prevented between the address electrodes due to the auxiliary partition wall. Pre-aging work such as commonly connecting the first and second address electrodes with a conductive material is unnecessary, thereby simplifying the process and greatly reducing the process time.

둘째, 보조 격벽의 측벽에도 적,녹,청색의 형광체층이 도포되어 형광 면적이 확대되어 있으므로, 제1 및 제2 어드레스 전극간의 공간부로 인한 국부적인 휘도저하현상을 상대적으로 보상해줄 수 있다. 이에 따라, 패널의 전체적인 휘도의 균일성을 확보할 수 있다.Second, since red, green, and blue phosphor layers are also applied to the sidewalls of the auxiliary barrier ribs, the fluorescent area is expanded, thereby compensating for the local luminance degradation due to the space between the first and second address electrodes. Thereby, the uniformity of the overall brightness of the panel can be ensured.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (3)

전면 기판;Front substrate; 상기 전면 기판의 아랫면에 스트립 형태로 교대로 형성되는 복수개의 공통 및 주사 전극;A plurality of common and scan electrodes alternately formed in a strip form on a lower surface of the front substrate; 상기 공통 및 주사 전극의 일측 가장자리를 따라서 형성된 버스 전극;A bus electrode formed along one side edge of the common and scan electrodes; 상기 전면 기판의 아랫면에 형성되고, 상기 전극들을 매립하는 제1 유전체층;A first dielectric layer formed on a bottom surface of the front substrate and filling the electrodes; 상기 제1 유전체층의 아랫면에 형성되는 보호막층;A passivation layer formed on a bottom surface of the first dielectric layer; 상기 전면 기판과 대향되게 설치되는 배면 기판;A rear substrate disposed to face the front substrate; 상기 배면 기판의 윗면에 상기 공통 및 주사 전극들과 직교하는 형태로 형성되고, 분할 구동이 가능하도록 상호 대응되게 분리되어 그 사이에 공간부가 형성된 스트립 형태의 복수개의 제1 및 제2 어드레스 전극;A plurality of first and second address electrodes formed on an upper surface of the rear substrate so as to be orthogonal to the common and scan electrodes, the strips having a space formed therebetween to be divided to correspond to each other to enable divided driving; 상기 배면 기판의 윗면에 형성되고, 상기 제1 및 제2 어드레스 전극을 매립하는 제2 유전체층;A second dielectric layer formed on an upper surface of the rear substrate and filling the first and second address electrodes; 상기 제2 유전체층의 윗면에 제1 및 제2 어드레스 전극과 이와 인접하는 제1 및 제2 어드레스 전극사이에 나란하게 설치되어 방전 공간을 구획하는 격벽;A partition wall disposed on an upper surface of the second dielectric layer between the first and second address electrodes and the first and second address electrodes adjacent thereto to partition the discharge space; 상기 제1 및 제2 어드레스 전극사이의 공간부에 형성되는 보조 격벽; 및An auxiliary barrier rib formed in a space portion between the first and second address electrodes; And 상기 격벽 내측에 도포되는 적,녹,청색의 형광체층;을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a red, green, and blue phosphor layer applied to the inside of the partition wall. 제 1 항에 있어서,The method of claim 1, 상기 보조 격벽은 상기 공간부에 상기 공통 및 주사 전극과 나란한 방향으로 하나의 스트립 형태로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the auxiliary partition wall is formed in a strip shape in a direction parallel to the common and scan electrodes in the space part. 제 2 항에 있어서,The method of claim 2, 상기 보조 격벽의 측벽으로는 적,녹,청색의 보조 형광체가 더 도포되는 것을 특징으로 하는 플라즈마 디스프레이 패널.Plasma display panel, characterized in that the auxiliary phosphor of red, green, blue is further applied to the side wall of the auxiliary partition wall.
KR10-2000-0015571A 2000-03-27 2000-03-27 Plasma display panel KR100467685B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0015571A KR100467685B1 (en) 2000-03-27 2000-03-27 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0015571A KR100467685B1 (en) 2000-03-27 2000-03-27 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20010092904A KR20010092904A (en) 2001-10-27
KR100467685B1 true KR100467685B1 (en) 2005-01-24

Family

ID=19658925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0015571A KR100467685B1 (en) 2000-03-27 2000-03-27 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100467685B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609514B1 (en) * 2004-05-06 2006-08-08 엘지전자 주식회사 Plasma Display Panel Having Dual Scan Structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149771A (en) * 1996-11-18 1998-06-02 Hitachi Ltd Plasma display panel and manufacture thereof
KR19990076410A (en) * 1998-03-31 1999-10-15 손욱 Plasma display
JP2000182522A (en) * 1998-12-18 2000-06-30 Mitsubishi Electric Corp Ac discharge type display device
JP2000231881A (en) * 1999-02-10 2000-08-22 Matsushita Electric Ind Co Ltd Plasma display device
KR20010001877A (en) * 1999-06-09 2001-01-05 김순택 Plasma display panel of separation drive type

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149771A (en) * 1996-11-18 1998-06-02 Hitachi Ltd Plasma display panel and manufacture thereof
KR19990076410A (en) * 1998-03-31 1999-10-15 손욱 Plasma display
JP2000182522A (en) * 1998-12-18 2000-06-30 Mitsubishi Electric Corp Ac discharge type display device
JP2000231881A (en) * 1999-02-10 2000-08-22 Matsushita Electric Ind Co Ltd Plasma display device
KR20010001877A (en) * 1999-06-09 2001-01-05 김순택 Plasma display panel of separation drive type

Also Published As

Publication number Publication date
KR20010092904A (en) 2001-10-27

Similar Documents

Publication Publication Date Title
KR100637238B1 (en) Plasma display panel and the fabrication method thereof
KR100366099B1 (en) Plasma display panel forming differently width of partition wall
KR100515826B1 (en) AC type plasma display panel
KR100467685B1 (en) Plasma display panel
KR100573159B1 (en) Plasma display panel and the fabrication method therof
JP2966527B2 (en) Surface discharge type plasma display panel
KR100467687B1 (en) Plasma display panel
KR100392841B1 (en) The Plasma display panel
KR100412086B1 (en) plasma display panel
KR100647633B1 (en) Plasma display panel
KR100647639B1 (en) Plasma display panel
KR100741767B1 (en) Plasma Display Panel
KR100718996B1 (en) Plasma Display Panel of Electrode Including
KR100303839B1 (en) Plasma display panel
KR100322085B1 (en) Plasma display panel
KR100268735B1 (en) Plasma display panel
KR100670303B1 (en) Plasma display panel
KR100751320B1 (en) Plasma display panel
KR100739064B1 (en) Plasma display panel
KR20000004391A (en) Plasma display panel
KR20080044661A (en) Plasma display panel
KR19990017002A (en) Color plasma display panel
KR20040062835A (en) Plasma display panel
KR20050052202A (en) Plasma display panel
KR20060037736A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee