KR100465025B1 - liquid crystal display devices - Google Patents
liquid crystal display devices Download PDFInfo
- Publication number
- KR100465025B1 KR100465025B1 KR10-2001-0087709A KR20010087709A KR100465025B1 KR 100465025 B1 KR100465025 B1 KR 100465025B1 KR 20010087709 A KR20010087709 A KR 20010087709A KR 100465025 B1 KR100465025 B1 KR 100465025B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- gate
- sub
- liquid crystal
- crystal display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
- G09G3/3413—Details of control of colour illumination sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정 표시 장치의 화소 배열 구조에 관한 것이다.The present invention relates to a pixel array structure of a liquid crystal display device.
종래의 액정 표시 장치에서는 데이터 배선의 수가 게이트 배선의 수보다 많기 때문에, 데이터 구동회로의 수가 게이트 구동회로의 수보다 더 많아지는데, 일반적으로 데이터 구동회로의 가격이 게이트 구동회로에 비해 상대적으로 가격이 비싸기 때문에, 제조 비용이 큰 단점이 있다.In the conventional liquid crystal display device, since the number of data wirings is larger than the number of gate wirings, the number of data driving circuits is larger than the number of gate driving circuits. In general, the price of the data driving circuit is relatively higher than that of the gate driving circuit. Since it is expensive, the manufacturing cost has a big disadvantage.
본 발명에 따른 액정 표시 장치에서는 가로 방향의 게이트 배선과 세로 방향의 데이터 배선이 교차하여 화소 영역을 이루고, 하나의 화소는 세 개의 서브 화소를 가지는데, 서브 화소를 세로 방향으로 배열되도록 함으로써 데이터 구동회로의 수를 감소시켜 제조 비용을 줄일 수 있다.In the liquid crystal display according to the present invention, a pixel region is formed by crossing a horizontal gate line and a data line in a vertical direction, and one pixel has three subpixels. The cost of manufacturing can be reduced by reducing the number of furnaces.
Description
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 액정 표시 장치의 화소 배열 구조에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a pixel array structure of a liquid crystal display device.
일반적으로 액정 표시 장치는 일면에 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율을 조절하여 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates having electrodes formed on one surface thereof so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying voltage to the two electrodes. By moving the liquid crystal molecules by the electric field, it is a device that represents the image by controlling the transmittance of the light is changed accordingly.
액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동행렬 액정 표시 장치(active matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.The liquid crystal display may be formed in various forms. Currently, an active matrix LCD (AM-LCD) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has excellent resolution and video performance. It is most noticed.
이하, 첨부한 도면을 참조하여 종래의 액정 표시 장치에 대하여 설명한다.Hereinafter, a conventional liquid crystal display device will be described with reference to the accompanying drawings.
도 1은 일반적인 액정 표시 장치의 화소 구조를 도시한 도면으로서, 도시한 바와 같이 게이트 배선(21, 22, ...)과 데이터 배선(31, 32, 33, 34, 35, 36, ...)이 교차하여 화소 영역을 정의하는데, 하나의 화소 (40)는 적, 녹, 청의 서브 화소(sub pixel)(41, 42, 43)로 이루어진다. 여기서, 화소의 배열은 서브 화소(41, 42, 43)가 가로방향으로 순차적으로 배열된 수직 스트라이프(vertical stripe) 구조를 이루는데, 수직 스트라이프 방식이 가장 많이 사용된다. 이 밖에도 화소 배열은 서브 화소(41, 42, 43)가 삼각형 모양을 이루도록 엇갈리게 배치되는 델타(delta) 방식 및 네 개의 서브 화소가 하나의 화소를 이루도록 하는 쿼드(quad) 방식을 이룰 수도 있다.FIG. 1 is a diagram illustrating a pixel structure of a general liquid crystal display, and as illustrated, gate wirings 21, 22, ..., and data wirings 31, 32, 33, 34, 35, 36, ... ) Intersect to define the pixel area, one pixel 40 is composed of red, green, and blue sub-pixels (41, 42, 43). Here, the array of pixels forms a vertical stripe structure in which the sub pixels 41, 42, and 43 are sequentially arranged in the horizontal direction, and the vertical stripe method is most used. In addition, the pixel array may form a delta method in which the sub pixels 41, 42, and 43 are arranged in a triangular shape, and a quad method in which four sub pixels form one pixel.
이때, 각 서브 화소(41, 42, 43)는 세로 방향의 피치(pitch)가 가로 방향 피치의 3배가 되도록 이루어지므로, 하나의 화소(40)는 가로, 세로 동일한 피치를 가지게 된다.At this time, each of the sub-pixels 41, 42, and 43 is formed such that the pitch in the vertical direction is three times the pitch in the horizontal direction, so that one pixel 40 has the same pitch horizontally and vertically.
이러한 종래의 액정 표시 장치에서 한 서브 화소의 구조를 도 2에 도시하였다. 도시한 바와 같이, 가로 방향으로 연장된 게이트 배선(41)과 세로 방향으로 연장된 데이터 배선(42)이 교차하여 화소 영역을 정의하고, 게이트 배선(41)과 데이터 배선(42)이 교차하는 부분에는 박막 트랜지스터(T)가 형성되어 있다. 이어, 화소 영역에는 화소 전극(43)이 형성되어 있는데, 화소 전극(43)은 박막 트랜지스터(T)와 연결되며, 게이트 배선(41)과 중첩하여 스토리지 커패시터(Cst)를 이룬다. 앞서 언급한 바와 같이, 서브 화소는 가로 방향의 피치와 세로 방향의 피치가 1:3의 비율을 가지므로, 화소 전극(43)은 세로 방향의 길이가 가로 방향 길이의 3 배가 되도록 이루어진다.The structure of one sub pixel in the conventional liquid crystal display is shown in FIG. 2. As shown in the figure, a portion where the gate line 41 extending in the horizontal direction and the data line 42 extending in the vertical direction cross each other to define a pixel area, and the portion where the gate line 41 and the data line 42 intersect. The thin film transistor T is formed. Subsequently, a pixel electrode 43 is formed in the pixel area. The pixel electrode 43 is connected to the thin film transistor T and overlaps the gate line 41 to form a storage capacitor Cst. As mentioned above, since the sub-pixel has a ratio of 1: 3 in the horizontal pitch and the vertical pitch, the pixel electrode 43 is formed such that the length in the vertical direction is three times the length in the horizontal direction.
액정 표시 장치의 해상도를 M×N이라고 하면, 각각의 화소는 가로 방향으로 세 개의 서브 화소를 포함하므로 서브 화소의 수는 (M×3)×N이 된다. 따라서, 데이터 배선(도 2의 31, 32, 33, 34, 35, 36, ...)의 수는 (M×3)개가 되고, 게이트 배선(도 2의 21, 22, ...)의 수는 N개가 된다.When the resolution of the liquid crystal display device is M × N, each pixel includes three sub pixels in the horizontal direction, so the number of sub pixels is (M × 3) × N. Therefore, the number of data wirings (31, 32, 33, 34, 35, 36, ... in FIG. 2) becomes (Mx3), and the number of gate wirings (21, 22, ... in FIG. The number is N.
이러한 액정 표시 장치의 어레이 기판 구조에 대하여 도 3에 대략적으로 도시하였다.An array substrate structure of such a liquid crystal display device is schematically illustrated in FIG. 3.
도 3에 도시한 바와 같이, 화상을 구현하며 다수의 박막 트랜지스터와 화소 전극(도시하지 않음)이 배열되어 있는 어레이 패널(array panel)(50)이 있고, 어레이 패널(50)의 좌측에는 박막 트랜지스터에 게이트(gate) 신호를 전달하기 위한 게이트 구동회로(driver integrate circuit)(51)가 배치되어 있는데, 게이트 구동회로(51)는 테이프 캐리어 패키지(tape carrier package : 이하 TCP라고 한다)(도시하지 않음)에 의해 연결되어 있다. 이어, 어레이 패널(50)의 상측에는 데이터(data) 신호를 전달하기 위한 데이터 구동회로(52)가 TCP(도시하지 않음)로 연결되어 있다.As shown in FIG. 3, there is an array panel 50 that implements an image and includes a plurality of thin film transistors and pixel electrodes (not shown), and a thin film transistor is provided on the left side of the array panel 50. A gate driver circuit 51 is disposed to transfer a gate signal to the gate driver circuit 51, which is a tape carrier package (hereinafter referred to as TCP) (not shown). Are connected by Subsequently, a data driving circuit 52 for transmitting a data signal is connected to the upper side of the array panel 50 by TCP (not shown).
여기서, 게이트 구동회로 및 데이터 구동회로(51, 52)의 개수는 각각의 배선 수를 TCP의 채널 수, 즉 하나의 TCP와 연결되는 배선 수로 나눈 값이 된다. 따라서, 게이트 구동회로(51)의 사용개수는 N/(TCP의 채널 수)가 되고, 데이터 구동회로(52)의 사용개수는 (M×3)/(TCP의 채널 수)가 된다.Here, the number of gate driving circuits and data driving circuits 51 and 52 is a value obtained by dividing the number of wirings by the number of channels of TCP, that is, the number of wirings connected to one TCP. Therefore, the number of uses of the gate driving circuit 51 is N / (number of TCP channels), and the number of uses of the data driving circuit 52 is (M × 3) / (number of TCP channels).
이와 같이 종래의 액정 표시 장치에서는 데이터 배선의 수가 게이트 배선의 수보다 많기 때문에, 데이터 구동회로의 수가 게이트 구동회로의 수보다 더 많아지는데, 일반적으로 데이터 구동회로(52)의 가격이 게이트 구동회로(51)에 비해 상대적으로 가격이 비싸기 때문에, 제조 비용이 큰 단점이 있다.As described above, in the conventional liquid crystal display device, since the number of data wirings is larger than the number of gate wirings, the number of data driving circuits is larger than the number of gate driving circuits. In general, the price of the data driving circuit 52 is higher than that of the gate driving circuits. Since it is relatively expensive compared to 51), the manufacturing cost is large.
본 발명은 상기의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 데이터 구동회로의 개수를 감소시켜, 제조 비용을 줄일 수 있는 액정 표시 장치의 배열 구조를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an arrangement structure of a liquid crystal display device which can reduce manufacturing costs by reducing the number of data driving circuits.
도 1은 일반적인 액정 표시 장치의 화소 구조를 도시한 도면.1 is a diagram illustrating a pixel structure of a general liquid crystal display device.
도 2는 종래의 액정 표시 장치에서 한 서브 화소의 구조를 도시한 도면.2 is a diagram showing the structure of one sub-pixel in a conventional liquid crystal display.
도 3은 종래의 액정 표시 장치의 어레이 기판 구조를 대략적으로 도시한 도면.3 is a view schematically showing an array substrate structure of a conventional liquid crystal display device.
도 4는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 화소 배열 구조를 도시한 도면.4 is a diagram illustrating a pixel array structure of a liquid crystal display according to a first exemplary embodiment of the present invention.
도 5는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 한 화소 구조를 도시한 도면5 is a diagram illustrating one pixel structure of a liquid crystal display according to a first embodiment of the present invention.
도 6은 본 발명의 제 1 실시예에 따른 액정 표시 장치의 어레이 기판 구조를 대략적으로 도시한 도면.FIG. 6 is a diagram schematically showing an array substrate structure of a liquid crystal display device according to a first embodiment of the present invention. FIG.
도 7은 본 발명의 제 2 실시예에 따른 액정 표시 장치의 화소 배열 구조를 도시한 도면.7 is a diagram illustrating a pixel array structure of a liquid crystal display according to a second exemplary embodiment of the present invention.
도 8은 본 발명의 제 2 실시예에 따른 액정 표시 장치의 어레이 기판 구조를 대략적으로 도시한 도면.FIG. 8 is a diagram schematically showing an array substrate structure of a liquid crystal display according to a second embodiment of the present invention. FIG.
도 9는 본 발명의 제 3 실시예에 따른 화소 배열 구조를 도시한 도면.9 is a diagram illustrating a pixel array structure according to a third embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
121, 122, 123, 124, 125, 126, ... : 게이트 배선Gate wiring: 121, 122, 123, 124, 125, 126, ...
131, 132, ... : 데이터 배선131, 132, ...: data wiring
140 : 화소140: pixels
141, 142, 143 : 서브 화소141, 142, 143: sub pixel
상기한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치에서는 가로 방향으로 다수의 게이트 배선이 연장되어 있고, 세로 방향으로 다수의 데이터 배선이 연장되어 게이트 배선과 교차함으로써 서브 화소를 정의하는 한다. 이어, 적, 녹, 청의 색을 각각 구현하며, 세로 방향으로 배열되어 있는 서브 화소로 이루어지는 M×N(M, N은 정수)개의 화소가 배열되어 있으며, 게이트 배선에 신호를 인가하기 위한 게이트 구동회로와 데이터 배선에 신호를 인가하기 위한 데이터 구동회로가 배치되어 있다.In the liquid crystal display according to the present invention for achieving the above object, a plurality of gate wires extend in the horizontal direction, and a plurality of data wires extend in the vertical direction to intersect the gate wires to define the sub-pixels. Subsequently, M × N pixels (M and N are integers) of sub pixels arranged in the vertical direction and implementing red, green, and blue colors, respectively, are arranged in a gate driving circuit for applying a signal to the gate wiring. Data driving circuits for applying signals to the furnace and data wirings are arranged.
여기서, 서브 화소는 가로 방향의 피치가 세로 방향의 피치의 3배로 이루어질 수 있다.Here, the sub-pixels may have a pitch in the horizontal direction three times that of the vertical direction.
또한, 게이트 배선의 수는 N×3개이고, 데이터 배선의 수는 M개일 수 있다.The number of gate wirings may be N × 3, and the number of data wirings may be M.
본 발명에 따른 다른 액정 표시 장치에서는 가로 방향으로 다수의 게이트 배선이 연장되어 있고, 세로 방향으로 다수의 데이터 배선이 연장되어 게이트 배선과 교차함으로써 서브 화소를 정의하는 한다. 이어, 적, 녹, 청의 색을 각각 구현하며, 세로 방향으로 인접하는 제 1 및 제 2 서브 화소와 제 1 및 제 2 서브 화소에 가로 방향으로 인접하는 제 3 서브 화소로 이루어지는 M×N(M, N은 정수)개의 화소가 배열되어 있으며, 게이트 배선에 신호를 인가하기 위한 게이트 구동회로와 데이터 배선에 신호를 인가하기 위한 데이터 구동회로가 배치되어 있다.In another liquid crystal display according to the present invention, a plurality of gate lines extend in a horizontal direction, and a plurality of data lines extend in a vertical direction to intersect the gate lines to define a sub pixel. Subsequently, M × N (M) is formed of the first and second sub-pixels adjacent to each other in the vertical direction and the third sub-pixels adjacent to the first and second sub-pixels in the vertical direction. , N is an integer number of pixels, and a gate driving circuit for applying a signal to the gate wiring and a data driving circuit for applying a signal to the data wiring are arranged.
여기서, 게이트 배선의 수는 N×2개일 수 있으며, 데이터 배선의 수는 M×2개일 수 있다.Here, the number of gate lines may be N × 2, and the number of data lines may be M × 2.
한편, 제 3 서브 화소는 청색을 구현할 수 있고, 제 1 및 제 2 서브 화소는 각각 적색과 녹색을 구현할 수도 있다. 이때, 제 3 서브 화소와 인접한 화소의 제 1 및 제 2 서브 화소는 각각 녹색과 적색을 구현할 수도 있다.Meanwhile, the third sub pixel may implement blue, and the first and second sub pixels may implement red and green, respectively. In this case, the first and second sub-pixels of the pixel adjacent to the third sub-pixel may implement green and red, respectively.
이와 같이, 본 발명에 따른 액정 표시 장치에서는 가로 방향의 게이트 배선과 세로 방향의 데이터 배선이 교차하여 화소 영역을 이루고, 하나의 화소는 세 개의 서브 화소를 가지는데, 서브 화소를 세로 방향으로 배열되도록 함으로써 데이터 구동회로의 수를 감소시켜 제조 비용을 줄일 수 있다.As described above, in the liquid crystal display according to the present invention, the gate lines in the horizontal direction and the data lines in the vertical direction cross each other to form a pixel area, and one pixel has three sub pixels, so that the sub pixels are arranged in the vertical direction. As a result, the number of data driving circuits can be reduced, thereby reducing manufacturing costs.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 상세히 설명한다.Hereinafter, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 도 4는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 화소 배열 구조를 도시한 도면이다.First, FIG. 4 is a diagram illustrating a pixel array structure of a liquid crystal display according to a first embodiment of the present invention.
도시한 바와 같이, 가로 방향으로 연장된 게이트 배선(121, 122, 123, 124, 125, 126, ...)과 세로 방향으로 연장된 데이터 배선(131, 132, ...)이 교차하여 화소 영역을 정의하는데, 하나의 화소 (140)는 적, 녹, 청의 색을 각각 구현하는 제 1 내지 제 3 서브 화소(141, 142, 143)로 이루어진다. 여기서, 제 1 내지 제 3 서브 화소(141, 142, 143)는 세로 방향으로 순차적으로 배열되어 있다. 이때, 각 서브 화소(141, 142, 143)는 가로 방향 피치와 세로 방향 피치가 3:1이 되도록 이루어져, 하나의 화소(140)는 가로, 세로 동일한 피치를 가진다.As illustrated, the gate wirings 121, 122, 123, 124, 125, 126, ... extending in the horizontal direction and the data wirings 131, 132, ... extending in the vertical direction intersect the pixel. To define an area, one pixel 140 includes first to third sub-pixels 141, 142, and 143 that implement red, green, and blue colors, respectively. Here, the first to third sub pixels 141, 142, and 143 are sequentially arranged in the vertical direction. In this case, each of the sub pixels 141, 142, and 143 has a horizontal pitch and a vertical pitch of 3: 1, and one pixel 140 has the same horizontal and vertical pitch.
이러한 본 발명의 제 1 실시예에 따른 액정 표시 장치의 한 화소 구조를 도 5에 도시하였다. 도시한 바와 같이, 가로 방향의 게이트 배선(151)과 세로 방향의 데이터 배선(152)이 교차하여 화소 영역을 정의하고, 게이트 배선(151)과 데이터 배선(152)이 교차하는 부분에는 이들과 연결되어 데이터 배선(152)으로부터의 화상 신호를 스위칭(switching)하는 박막 트랜지스터(T1)가 형성되어 있다. 이어, 화소 영역에는 박막 트랜지스터(T1)와 연결되어 있는 화소 전극(153)이 형성되어 있는데, 화소 전극(153)은 게이트 배선(151)과 중첩하여 스토리지 커패시터(Cst1)를 이룬다. 여기서, 화소 전극(153)은 가로 방향의 길이가 세로 방향 길이의 3 배가 되도록 이루어진다.One pixel structure of the liquid crystal display according to the first exemplary embodiment of the present invention is illustrated in FIG. 5. As shown in the drawing, the horizontal gate lines 151 and the vertical data lines 152 intersect to define pixel regions, and the gate lines 151 and the data lines 152 intersect with each other. The thin film transistor T1 is formed to switch the image signal from the data line 152. Subsequently, a pixel electrode 153 connected to the thin film transistor T1 is formed in the pixel region, and the pixel electrode 153 overlaps the gate wiring 151 to form a storage capacitor Cst1. Here, the pixel electrode 153 is formed such that the length in the horizontal direction is three times the length in the vertical direction.
본 발명에 따른 액정 표시 장치의 해상도를 M×N이라고 하면, 각각의 화소는 세로 방향으로 세 개의 서브 화소를 포함하므로, 서브 화소의 수는 M×(N×3)이 되고 게이트 배선의 수는 (N×3)개가 되며, 데이터 배선의 수는 N개가 된다.When the resolution of the liquid crystal display according to the present invention is M × N, each pixel includes three sub pixels in the vertical direction, so the number of sub pixels is M × (N × 3) and the number of gate wirings is (N x 3), and the number of data wires is N.
본 발명의 제 1 실시예에 따른 액정 표시 장치의 어레이 기판 구조를 도 6에 대략적으로 도시하였다. 도시한 바와 같이, 다수의 게이트 배선과 데이터 배선 및 박막 트랜지스터 그리고 화소 전극(도시하지 않음)을 포함하는 어레이 패널(160)의 좌측에는 박막 트랜지스터에 게이트 신호를 전달하기 위한 게이트 구동회로(161)가 배치되어 있는데, 게이트 구동회로(161)는 TCP(도시하지 않음)에 의해 어레이 패널(160)의 게이트 배선과 연결되어 있다. 이어, 어레이 패널(160)의 상측에는 데이터 신호를 전달하기 위한 데이터 구동회로(162)가 배치되어 있으며, 데이터 구동회로(162)는 TCP에 의해 어레이 패널(160)의 데이터 배선과 연결되어 있다.6 illustrates an array substrate structure of a liquid crystal display device according to a first exemplary embodiment of the present invention. As illustrated, a gate driving circuit 161 for transmitting a gate signal to the thin film transistor is provided on the left side of the array panel 160 including a plurality of gate lines, data lines, thin film transistors, and pixel electrodes (not shown). Although arranged, the gate driving circuit 161 is connected to the gate wiring of the array panel 160 by TCP (not shown). Subsequently, a data driving circuit 162 for transmitting a data signal is disposed above the array panel 160, and the data driving circuit 162 is connected to the data wiring of the array panel 160 by TCP.
본 발명에서는 게이트 배선의 수가 (N×3)개이고, 데이터 배선의 수가 M개이므로, 게이트 구동회로(161)의 사용개수는 (N×3)/(TCP의 채널 수)가 되고, 데이터 구동회로(162)의 사용개수는 M/(TCP의 채널 수)가 된다.In the present invention, since the number of gate wirings is (N × 3) and the number of data wirings is M, the number of uses of the gate driving circuit 161 is (N × 3) / (number of TCP channels), and the data driving circuit The number of uses of 162 is M / (number of TCP channels).
따라서, 게이트 구동회로(161)의 수는 증가하고 데이터 구동회로(162)의 수는 감소하게 되는데, 이때 상대적으로 비싼 데이터 구동회로(162)의 수가 1/3로 줄어들게 되므로, 제조 비용을 감소시킬 수 있다.Therefore, the number of gate driving circuits 161 increases and the number of data driving circuits 162 decreases. At this time, the number of relatively expensive data driving circuits 162 is reduced to 1/3, thereby reducing manufacturing costs. Can be.
한편, 앞선 제 1 실시예에서는 하나의 화소가 3개의 게이트 배선을 가지므로, 한 프레임(frame) 동안 게이트 배선이 충전되어 있는 시간(gate charging time)이 1/3로 줄어들게 된다. 따라서, 이를 보완하기 위해 서브 화소를 수직 배열과 수평 배열을 혼합할 수 있는데, 이러한 본 발명의 제 2 실시예에 따른 액정 표시 장치의 화소 배열 구조를 도 7에 도시하였다.Meanwhile, in the first embodiment, since one pixel has three gate wires, the gate charging time of one pixel is reduced by one third. Accordingly, to compensate for this, the sub-pixels may be mixed with the vertical array and the horizontal array. The pixel array structure of the liquid crystal display according to the second exemplary embodiment of the present invention is illustrated in FIG. 7.
도시한 바와 같이, 본 발명의 제 2 실시예에서는 가로 방향의 게이트배선(221, 222, 223, 224, ...)과 세로 방향의 데이터 배선(231, 232, 233, 234, ...)이 교차하여 화소 영역을 정의하며, 하나의 화소(240)는 적, 녹, 청의 색을 각각 구현하는 제 1 내지 제 3 서브 화소(241, 242, 243)로 이루어진다. 이때, 제 1 및 제 2 서브 화소(241, 242)는 세로 방향으로 인접하며, 제 3 서브 화소(243)는 제 1 및 제 2 서브 화소(241, 242)와 가로 방향으로 인접한다.As shown, in the second embodiment of the present invention, the horizontal gate wirings 221, 222, 223, 224, ... and the vertical data wirings 231, 232, 233, 234, ... The intersections define pixel regions, and one pixel 240 includes first to third sub-pixels 241, 242, and 243 for implementing red, green, and blue colors, respectively. In this case, the first and second sub pixels 241 and 242 are adjacent in the vertical direction, and the third sub pixel 243 is adjacent to the first and second sub pixels 241 and 242 in the horizontal direction.
따라서, 하나의 화소(240)는 두 개의 게이트 배선과 두 개의 데이터 배선을 포함하게 되므로, 액정 표시 장치의 해상도를 M×N이라고 할때 게이트 배선의 수는 N×2가 되고, 데이터 배선의 수는 M×2가 된다.Therefore, since one pixel 240 includes two gate wires and two data wires, when the resolution of the liquid crystal display device is M × N, the number of gate wires becomes N × 2, and the number of data wires Becomes M × 2.
본 발명의 제 2 실시예에 따른 화소 배열 구조를 가지는 액정 표시 장치의 어레이 기판 구조를 도 8에 도시하였다. 도시한 바와 같이, 다수의 게이트 배선과 데이터 배선 및 박막 트랜지스터, 그리고 화소 전극(도시하지 않음)을 포함하는 어레이 패널(250)의 좌측에는 게이트 구동회로(251)가 배치되어 있고, 어레이 패널(250)의 상측에는 데이터 구동회로(252)가 배치되어 있다.8 illustrates an array substrate structure of a liquid crystal display device having a pixel array structure according to a second exemplary embodiment of the present invention. As shown, a gate driving circuit 251 is disposed on the left side of the array panel 250 including a plurality of gate wirings, data wirings, thin film transistors, and pixel electrodes (not shown), and the array panel 250 ), A data driver circuit 252 is disposed above.
여기서, 게이트 배선의 수는 (N×2)이고 데이터 배선의 수는 (M×2)이므로, 게이트 구동회로(251)의 수는 (N×2)/(TCP 채널의 수)가 되고, 데이터 구동회로(252)의 수는 (M×2)/(TCP 채널의 수)가 된다.Since the number of gate wirings is (N × 2) and the number of data wirings is (M × 2), the number of gate driving circuits 251 is (N × 2) / (number of TCP channels), and the data The number of driving circuits 252 is (M × 2) / (number of TCP channels).
따라서, 본 발명의 제 2 실시예에서는 데이터 구동회로의 수를 종래에 비해 1/2로 감소시키면서, 앞선 제 1 실시예에 비해 게이트 배선의 수는 2/3로 줄어들게 되므로, 게이트 배선이 충전되는 시간은 약 17% 정도 늘릴 수 있다.Therefore, in the second embodiment of the present invention, while the number of data driving circuits is reduced to 1/2 compared to the conventional one, the number of gate wirings is reduced to 2/3 compared to the first embodiment, so that the gate wiring is charged. The time can be increased by about 17%.
한편, 본 발명의 제 2 실시예에서는 각 화소마다 제 1 및 제 2 서브 화소가구현하는 색이 동일하게 되도록 하였으나, 이를 달리 형성할 수도 있다.Meanwhile, in the second embodiment of the present invention, the colors of the first and second sub-pixels are the same for each pixel, but they may be formed differently.
이러한 본 발명의 제 3 실시예에 따른 화소 배열 구조를 도 9에 도시하였는데, 도시한 바와 같이 게이트 배선(321, 322, 323, 324, ...)과 데이터 배선(331, 32, 333, 334)이 교차하여 화소 영역을 이루고, 각 화소(340, 350)는 제 1 내지 제 3 서브 화소(341, 351, 342, 352, 343, 353)를 포함한다. 여기서, 제 3 서브 화소(343, 353)는 청색을 구현하고, 제 1 화소(340)의 제 1 및 제 2 서브 화소(341, 342)는 각각 적색과 녹색을 구현하며, 제 1 화소(340)와 가로 방향으로 인접한 제 2 화소(350)의 제 1 및 제 2 서브 화소(351, 352)는 각각 녹색과 적색을 구현한다.The pixel array structure according to the third embodiment of the present invention is illustrated in FIG. 9, and as shown, the gate wirings 321, 322, 323, 324, ... and the data wirings 331, 32, 333, 334. ) Cross each other to form a pixel area, and each pixel 340 and 350 includes first to third sub pixels 341, 351, 342, 352, 343, and 353. Here, the third sub pixels 343 and 353 implement blue, the first and second sub pixels 341 and 342 of the first pixel 340 implement red and green, respectively, and the first pixel 340. ) And the first and second sub pixels 351 and 352 of the second pixel 350 horizontally adjacent to each other implement green and red colors, respectively.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.
본 발명에 따른 액정 표시 장치에서는 가로 방향의 게이트 배선과 세로 방향의 데이터 배선이 교차하여 화소 영역을 이루고, 하나의 화소는 세 개의 서브 화소를 가지는데, 서브 화소를 세로 방향으로 배열되도록 함으로써 데이터 구동회로의 수를 감소시켜 제조 비용을 줄일 수 있다.In the liquid crystal display according to the present invention, a pixel region is formed by crossing a horizontal gate line and a data line in a vertical direction, and one pixel has three subpixels. The cost of manufacturing can be reduced by reducing the number of furnaces.
한편, 제 1 및 제 2 서브 화소는 세로 방향으로 인접하고, 제 3 서브 화소는 제 1 및 제 2 서브 화소와 가로 방향으로 인접하도록 함으로써, 데이터 구동회로의 수를 감소시키면서도 게이트 배선의 충전 시간의 저하도 방지할 수 있다.Meanwhile, the first and second sub pixels are adjacent in the vertical direction, and the third sub pixel is adjacent in the horizontal direction, thereby reducing the charge time of the gate wiring while reducing the number of data driving circuits. Deterioration can also be prevented.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087709A KR100465025B1 (en) | 2001-12-29 | 2001-12-29 | liquid crystal display devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087709A KR100465025B1 (en) | 2001-12-29 | 2001-12-29 | liquid crystal display devices |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030057636A KR20030057636A (en) | 2003-07-07 |
KR100465025B1 true KR100465025B1 (en) | 2005-01-05 |
Family
ID=32215408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0087709A KR100465025B1 (en) | 2001-12-29 | 2001-12-29 | liquid crystal display devices |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100465025B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9501960B2 (en) | 2012-09-19 | 2016-11-22 | Samsung Display Co., Ltd. | Display panel |
KR20230033590A (en) | 2021-09-01 | 2023-03-08 | 유재은 | Scalable color system |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101351386B1 (en) * | 2007-03-23 | 2014-01-14 | 엘지디스플레이 주식회사 | A liquid crystal display device and a method for driving the same |
KR20120138205A (en) | 2011-06-14 | 2012-12-24 | 삼성디스플레이 주식회사 | Display device |
KR102576999B1 (en) | 2016-07-05 | 2023-09-12 | 삼성디스플레이 주식회사 | Liquid-crystal display |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10228263A (en) * | 1997-02-13 | 1998-08-25 | Furontetsuku:Kk | Display device drive method |
KR19980058371A (en) * | 1996-12-30 | 1998-09-25 | 김영환 | Pixel array structure, liquid crystal display device employing the same, and driving method thereof |
KR19990010295A (en) * | 1997-07-16 | 1999-02-18 | 윤종용 | Liquid crystal display |
JP2000347617A (en) * | 1999-06-04 | 2000-12-15 | Fuji Photo Film Co Ltd | Image display device |
US6188385B1 (en) * | 1998-10-07 | 2001-02-13 | Microsoft Corporation | Method and apparatus for displaying images such as text |
KR20010096154A (en) * | 2000-04-17 | 2001-11-07 | 윤종용 | a liquid crystal display |
KR20030049259A (en) * | 2001-12-14 | 2003-06-25 | 삼성전자주식회사 | a liquid crystal display |
-
2001
- 2001-12-29 KR KR10-2001-0087709A patent/KR100465025B1/en active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980058371A (en) * | 1996-12-30 | 1998-09-25 | 김영환 | Pixel array structure, liquid crystal display device employing the same, and driving method thereof |
JPH10228263A (en) * | 1997-02-13 | 1998-08-25 | Furontetsuku:Kk | Display device drive method |
KR19990010295A (en) * | 1997-07-16 | 1999-02-18 | 윤종용 | Liquid crystal display |
US6188385B1 (en) * | 1998-10-07 | 2001-02-13 | Microsoft Corporation | Method and apparatus for displaying images such as text |
JP2000347617A (en) * | 1999-06-04 | 2000-12-15 | Fuji Photo Film Co Ltd | Image display device |
KR20010096154A (en) * | 2000-04-17 | 2001-11-07 | 윤종용 | a liquid crystal display |
KR20030049259A (en) * | 2001-12-14 | 2003-06-25 | 삼성전자주식회사 | a liquid crystal display |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9501960B2 (en) | 2012-09-19 | 2016-11-22 | Samsung Display Co., Ltd. | Display panel |
KR20230033590A (en) | 2021-09-01 | 2023-03-08 | 유재은 | Scalable color system |
Also Published As
Publication number | Publication date |
---|---|
KR20030057636A (en) | 2003-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10861924B2 (en) | Display panel and display device with notch | |
CN101630100B (en) | Display apparatus and driving method | |
JP4302172B2 (en) | Display device | |
JP3349935B2 (en) | Active matrix type liquid crystal display | |
KR100554911B1 (en) | Liquid crystal display | |
US6914644B2 (en) | Liquid crystal device | |
US20130194168A1 (en) | Liquid crystal display | |
EP0617311B1 (en) | Liquid crystal display | |
KR20050113907A (en) | Liquid crystal display device and driving method for the same | |
JPH08179341A (en) | Liquid crystal display device and its driving method | |
JPH11337971A (en) | Liquid crystal display device | |
KR20040020317A (en) | liquid crystal device and method thereof | |
KR20100053949A (en) | Liquid crystal display | |
US20030137615A1 (en) | Liquid crystal display device | |
KR20010066254A (en) | liquid crystal display device | |
JPH06186575A (en) | Display body device | |
KR100925454B1 (en) | Liquid crystal device | |
CN108564887B (en) | Display panel and display device | |
KR100465025B1 (en) | liquid crystal display devices | |
JP2002055352A (en) | Liquid crystal display and image display device | |
KR101205766B1 (en) | Liquid crystal display device | |
WO2023226626A1 (en) | Display substrate, display device and manufacturing method | |
KR20030091333A (en) | Liquid crystal display panel and fabricating method thereof | |
KR100529556B1 (en) | Flat panel liquid crystal display | |
KR100642854B1 (en) | Thin film transistor liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 15 |