KR100462779B1 - 플라즈마 표시 패널의 어드레싱 방법 - Google Patents

플라즈마 표시 패널의 어드레싱 방법 Download PDF

Info

Publication number
KR100462779B1
KR100462779B1 KR10-2000-0005961A KR20000005961A KR100462779B1 KR 100462779 B1 KR100462779 B1 KR 100462779B1 KR 20000005961 A KR20000005961 A KR 20000005961A KR 100462779 B1 KR100462779 B1 KR 100462779B1
Authority
KR
South Korea
Prior art keywords
electrode
electrode lines
address
wall charges
lines
Prior art date
Application number
KR10-2000-0005961A
Other languages
English (en)
Other versions
KR20010078588A (ko
Inventor
홍병희
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2000-0005961A priority Critical patent/KR100462779B1/ko
Publication of KR20010078588A publication Critical patent/KR20010078588A/ko
Application granted granted Critical
Publication of KR100462779B1 publication Critical patent/KR100462779B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Abstract

본 발명에 따른 플라즈마 표시 패널의 어드레싱 방법은 3 단계들로 구분된다. 제1 단계에서는, 제1 Y 전극 라인에 제1 주사 펄스가 인가됨과 동시에 상응하는 표시 데이터 신호가 어드레스 전극 라인들에 인가되어, 선택된 화소들의 Y 전극과 어드레스 전극 주위에 벽전하들이 형성된다. 제2 단계에서는, X 전극 라인들에 상기 제1 주사 펄스와 반대 극성의 보조 방전펄스가 인가되어, 상기 제1 단계에서 상기 Y 전극 주위에 형성된 벽전하들이 상기 X 전극에 가까운 위치에 있을수록 많아진다. 제3 단계에서는, 상기 제1 및 제2 단계들이 나머지 Y 전극 라인들에 대하여 순서대로 수행된다.

Description

플라즈마 표시 패널의 어드레싱 방법{Method for addressing to a plasma display panel}
본 발명은, 플라즈마 표시 패널의 어드레싱 방법에 관한 것으로서, 보다 상세하게는, 3-전극 면방전 방식의 플라즈마 표시 패널의 어드레싱 방법에 관한 것이다.
도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여준다. 도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴을 보여준다. 도 3은 도 1의 패널의 한 화소의 예를 보여준다. 도면들을 참조하면, 일반적인 면방전 플라즈마 표시 패널(1)의 앞면 및 뒷면 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(A1, A2, ..., Am-1, Am), 유전체층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(A1, A2, ..., Am-1, Am)은 뒷면 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)의 앞면에 전면(全面) 도포된다. 하부 유전체층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 화소의 방전 영역을 구획하고 각 화소 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광체(16)는, 격벽(17)들 사이에 도포된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)과 직교되도록 앞면 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 화소를 규정한다. 각 X 전극 라인(X1,..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 투명한 도전성 재질의 ITO(Indium Tin Oxide) 전극 라인(도 3의 Xna, Yna)과 금속 재질의 버스 전극 라인(도 3의 Xnb, Ynb)이 결합되어 형성된다. 상부 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒷면에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전체층(11)의 뒷면에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 표시 패널에 기본적으로 적용되는 구동 방식은, 리셋, 어드레스 및 유지방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 방식이다. 리셋 단계에서는 이전(以前) 서브필드에서의 잔여 벽전하들이 소거되고 공간 전하들이 고르게 생성되도록 구동한다. 어드레스 단계에서는 선택된 화소들에서 벽전하들이 형성되도록 구동한다. 그리고 유지방전 단계에서는 어드레싱 방전 단계에서 벽전하들이 형성된 화소들에서 빛이 발생되도록 구동한다. 즉, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이에 상대적으로 높은 전압의 교류 펄스를 인가하면, 벽전하들이 형성된 화소들에서 면 방전을 일으킨다. 이때, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광체(16)가 여기되어 빛이 발생된다.
도 4는 종래의 어드레싱 방법에 따라 도 1의 플라즈마 표시 패널에 인가되는 구동 신호들을 보여준다. 도 4에서 참조부호 SAm은 어드레스 전극 라인들(A1, A2,..., Am-1, Am)에 인가되는 구동 신호를, SX1, ..., SXn은 모든 X 전극 라인들(X1, ..., Xn)에 공통적으로 인가되는 구동 신호를, 그리고 SYn은 주사될 어느 한 라인(Yn)에 인가되는 구동 신호를 가리킨다. 도 4에서는 임의의 한 Y 전극 라인(Yn)에 대한 어드레스 주기(tA)만이 도시되어 있다. 따라서 실제 단위 서브필드의 어드레스 주기는, 모든 Y 전극 라인들(Y1, ..., Yn)에 대한 어드레스 주기이므로, 도 4의 어드레스 주기(tA)보다 훨씬 더 길다. 즉, 도 4의 어드레스 주기(tA)는 모든 Y 전극 라인들(Y1, ..., Yn)에 대하여 순서대로 반복 적용된다.
도 4를 참조하면, 어드레스 주기(tA)에서는 주사될 Y 전극 라인(Yn)에 부극성 전압 -VY의 주사 펄스(②)가 인가됨과 동시에 상응하는 표시 데이터 신호(①)가 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 인가되어, 선택된 화소들의 Y 전극과 어드레스 전극 주위에 벽전하들이 형성된다. 임의의 선택된 어드레스 전극 라인(Am)에 도 4에 도시된 바와 같이 정극성 전압 Va의 표시 데이터 신호(①)가 인가되면, 상응하는 화소의 Y 전극과 어드레스 전극 주위에 대향 방전으로 인한 벽전하들이 형성된다. 즉, 표시될 화소의 Y 전극 주위에는 양전하들이 형성되고 어드레스 전극 주위에는 전자들이 형성된다. 여기서, 모든 X 전극 라인들(X1, ..., Xn)에는 정극성 전압 Va보다 낮은 Vx의 공통 펄스(③)가 인가됨으로써 선택된 화소들에서의 어드레스 방전이 보다 정확하게 수행될 수 있다.
이어지는 유지방전 주기(tS)에서는, 최초로 모든 Y 전극 라인들(Y1, ..., Yn)에 정극성 전압 Vs의 공통 펄스(④)가 인가되어, 어드레스 주기(tA)에서 벽전하가 형성되었던 화소들의 X 및 Y 전극 사이에서 표시 방전이 수행된다. 이 최초의 표시 방전이 수행되었던 화소들의 X 전극 주위에는 양전하들이, 그리고 Y 전극 주위에는 전자들이 형성된다. 이와 같은 벽전하들의 형성 원리를 이용하여 모든 X 전극 라인들(X1, ..., Xn) 및 Y 전극 라인들(Y1, ..., Yn)에 정극성 전압 Vs의 공통 펄스(⑤)를 교호하게 인가함으로써, 최초의 공통 펄스(④)에 의하여 표시 방전이 수행되었던 화소들에서 지속적인 표시 방전이 수행된다. 여기서, 모든 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 정극성 전압 Vs보다 낮은 전압 Va가 공통적으로 인가됨에 따라 유지 방전이 보다 효율적으로 수행될 수 있다.
하지만, 도 4에 도시된 바와 같은 종래의 구동 방법에 의하면, 어드레스 주기(tA)에서 선택된 화소들의 Y 전극과 어드레스 전극 사이에서만 단순한 어드레스 방전이 일어남에 따라, 형성된 벽전하들의 분포가 면방전에 적합하지 못하게 된다.
도 5는 도 4에서의 어드레스 주기(tA)가 종료된 직후에 선택된 화소에서 형성된 벽전하들의 분포 상태를 보여준다. 도 6은 도 4에서의 유지방전 주기(tS)가 종료된 직후에 표시된 화소에서 형성된 벽전하들의 분포 상태를 보여준다. 도 5 및 6에서 실선(51, 61)은 상판에 형성된 벽전하들의 윤곽 즉, 선택된 화소의 X 전극(Xn)과 Y 전극(Yn) 주위에 형성된 벽전하들의 윤곽을, 그리고 점선(52, 62)은 하판에 형성된 벽전하들의 윤곽 즉, 선택된 화소의 어드레스 전극 주위에 형성된 벽전하들의 윤곽을 가리킨다. 또한, 영전위(0)를 중심으로 상대적 전하량이 양극성(+)인 영역에는 양전하들이, 그리고 음극성(-)인 영역에는 전자들이 분포된다.
도 5를 참조하면, 선택된 화소의 Y 전극(Yn) 주위에 형성된 벽전하들은, Y 전극(Yn)의 중심 위치에 가장 많이 분포되어 있고 Y 전극(Yn)의 주변 위치에 갈수록 적어짐을 알 수 있다. 이에 대하여 도 6을 참조하면, 선택된 화소의 X 전극(Xn)과 Y 전극(Yn) 사이의 영역에도 상대적으로 많은 양의 벽전하들이 분포되어 있음을 알 수 있다. 이와 같은 분포 상태는 선택된 화소의 X 전극(Xn)과 Y 전극(Yn) 사이의 면방전에 유리하다는 것을 알려준다. 또한, 본 발명자의 실험 및 시뮬레이션에 의해서도 이와 같은 사실이 입증된 바 있다. 특히 어드레스 주기(tA)에서 형성된 벽전하들의 양보다는 그 분포 상태가 더욱 중요하다는 사실이 입증되었다.
이와 같이 종래의 어드레싱 방법에 의하면, 선택된 화소들의 Y 전극과 어드레스 전극 사이에서만 단순한 어드레스 방전이 일어나므로 형성된 벽전하들의 분포가 면방전에 적합하지 못하다. 이에 따라, 불완전한 어드레싱으로 인하여 선택된 화소에서 표시 방전이 수행되지 못하는 경우가 발생하므로, 표시의 정확도가 떨어지게 된다.
본 발명의 목적은, 플라즈마 표시 패널의 구동 방법에 있어서 보다 완전한어드레싱을 수행하여 선택된 화소에서 표시 방전이 완전히 수행될 수 있게 하는 어드레싱 방법을 제공하는 것이다.
도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴도이다.
도 3은 도 1의 패널의 한 화소의 예를 보여주는 단면도이다.
도 4는 종래의 어드레싱 방법에 따라 도 1의 플라즈마 표시 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다.
도 5는 도 4에서의 어드레스 주기(tA)가 종료된 직후에 선택된 화소에서 형성된 벽전하들의 분포 상태를 보여주는 그래프이다.
도 6은 도 4에서의 유지방전 주기(tS)가 종료된 직후에 표시된 화소에서 형성된 벽전하들의 분포 상태를 보여주는 그래프이다.
도 7은 본 발명의 일 실시예의 어드레싱 방법에 따라 도 1의 플라즈마 표시 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다.
도 8은 도 4에서의 어드레스 주기(tS)가 종료된 직후에 선택된 화소에서 형성된 벽전하들의 분포 상태를 보여주는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 표시 패널, 10...앞면 글라스 기판,
11, 15...유전체층, 12...일산화마그네슘층,
13...뒷면 글라스 기판, 14...방전 공간,
16...형광체, 17...격벽,
X1, ..., Xn...X 전극 라인,
Y1, ..., Yn...Y 전극 라인,
A1, A2, ..., Am-1, Am...어드레스 전극 라인,
Xna, Yna...ITO 전극 라인,
Xnb, Ynb...버스 전극 라인,
tA...어드레스 주기, tS...유지방전 주기,
51, 61, 81...상판 벽전하 윤곽,
52, 62, 82...하판 벽전하 윤곽.
상기 목적을 이루기 위한 본 발명의 어드레싱 방법이 적용되는 플라즈마 표시 패널에서는, 서로 대향 이격된 제1 및 제2 기판 사이에 X 전극 라인들, Y 전극 라인들 및 어드레스 전극 라인들이 정렬되며, 상기 X 전극 라인들이 상기 Y 전극 라인들과 평행하게 정렬되고, 상기 어드레스 전극 라인들이 상기 X 전극 라인들과 상기 Y 전극 라인들에 대하여 직교하게 정렬된다. 본 발명의 어드레싱 방법은 3 단계들로 구분된다. 제1 단계에서는, 제1 Y 전극 라인에 제1 주사 펄스가 인가됨과 동시에 상응하는 표시 데이터 신호가 상기 어드레스 전극 라인들에 인가되어, 선택된 화소들의 Y 전극과 어드레스 전극 주위에 벽전하들이 형성된다. 제2 단계에서는, 상기 X 전극 라인들에 상기 제1 주사 펄스와 반대 극성의 보조 방전펄스가 인가되어, 상기 제1 단계에서 상기 Y 전극 주위에 형성된 벽전하들이 상기 X 전극에 가까운 위치에 있을수록 많아진다. 제3 단계에서는, 상기 제1 및 제2 단계들이 나머지 Y 전극 라인들에 대하여 순서대로 수행된다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
도 7은 본 발명의 일 실시예의 어드레싱 방법에 따라 도 1의 플라즈마 표시 패널에 인가되는 구동 신호들을 보여준다. 도 7에서 참조부호 SAm은 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 인가되는 구동 신호를, SX1, ..., SXn은 모든 X 전극 라인들(X1, ..., Xn)에 공통적으로 인가되는 구동 신호를, 그리고 SYn은 주사될 어느 한 라인(Yn)에 인가되는 구동 신호를 가리킨다. 도 7에서는 임의의 한 Y 전극 라인(Yn)에 대한 어드레스 주기(tA)만이 도시되어 있다. 따라서 실제 단위 서브필드의 어드레스 주기는, 모든 Y 전극 라인들(Y1, ..., Yn)에 대한 어드레스 주기이므로, 도 7의 어드레스 주기(tA)보다 훨씬 더 길다. 즉, 도 7의 어드레스 주기(tA)는 모든 Y 전극 라인들(Y1, ..., Yn)에 대하여 순서대로 반복 적용된다.
도 7을 참조하면, 어드레스 주기(tA)는 제1 및 제2 어드레스 주기들(tA1, tA2)로 구분된다. 제1 어드레스 주기(tA1)에서는, 주사될 Y 전극 라인(Yn)에 부극성 전압 -VY의 주사 펄스(②)가 인가됨과 동시에 상응하는 표시 데이터 신호(①)가 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 인가되어, 선택된 화소들의 Y 전극과 어드레스 전극 주위에 벽전하들이 형성된다. 임의의 선택된 어드레스 전극 라인(Am)에 도 7에 도시된 바와 같이 정극성 전압 Va의 표시 데이터 신호(①)가 인가되면, 상응하는 화소의 Y 전극과 어드레스 전극 주위에 대향 방전으로 인한 벽전하들이 형성된다. 즉, 표시될 화소의 Y 전극 주위에는 양전하들이 형성되고 어드레스 전극 주위에는 전자들이 형성된다. 여기서, 모든 X 전극 라인들(X1, ..., Xn)에는 정극성 전압 Vx의 공통 펄스(③)가 인가됨으로써 선택된 화소들에서의 어드레스 방전이 보다 정확하게 수행될 수 있다.
이어지는 제2 어드레스 주기(tA2)에서는, 모든 X 전극 라인들(X1, ..., Xn)에 정극성 전압 Va보다 높은 Vs의 보조 방전 펄스(④)가 인가된다. 이에 따라, 선택된 화소들의 X 및 Y 전극 사이의 보조적 면방전에 의하여, 제1 어드레스 주기(tA1)에서 Y 전극 주위에 형성된 벽전하들이 X 전극에 가까운 위치에 있을수록 많아지게 된다.
이어지는 유지방전 주기(tS)에서는, 최초로 모든 Y 전극 라인들(Y1, ..., Yn)에 정극성 전압 Vs의 공통 펄스가 인가되어, 어드레스 주기(tA)에서 벽전하가 형성되었던 화소들의 X 및 Y 전극 사이에서 표시 방전이 수행된다. 이 최초의 표시 방전이 수행되었던 화소들의 X 전극 주위에는 양전하들이, 그리고 Y 전극 주위에는 전자들이 형성된다. 이와 같은 벽전하들의 형성 원리를 이용하여 모든 X 전극 라인들(X1, ..., Xn) 및 Y 전극 라인들(Y1, ..., Yn)에 정극성 전압 Vs의 공통 펄스를 교호하게 인가함으로써, 최초의 공통 펄스에 의하여 표시 방전이 수행되었던 화소들에서 지속적인 표시 방전이 수행된다. 여기서, 모든 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 정극성 전압 Vs보다 낮은 전압 Va가 공통적으로 인가됨에 따라 유지 방전이 보다 효율적으로 수행될 수 있다.
도 8은 도 7에서의 어드레스 주기(tA)가 종료된 직후에 선택된 화소에서 형성된 벽전하들의 분포 상태를 보여준다. 도 8에서 실선(81)은 상판에 형성된 벽전하들의 윤곽 즉, 선택된 화소의 X 전극(Xn)과 Y 전극(Yn) 주위에 형성된 벽전하들의 윤곽을, 그리고 점선(82)은 하판에 형성된 벽전하들의 윤곽 즉, 선택된 화소의 어드레스 전극 주위에 형성된 벽전하들의 윤곽을 가리킨다. 또한, 영전위(0)를 중심으로 상대적 전하량이 양극성(+)인 영역에는 양전하들이, 그리고 음극성(-)인 영역에는 전자들이 분포된다.
도 8의 분포 상태를 도 6의 것과 비교하면, 선택된 화소의 X 전극(Xn)과 Y 전극(Yn) 사이의 영역에도 상대적으로 많은 양의 벽전하들이 분포되어 있음을 알 수 있다. 이에 따라, 어드레스 주기(tA)에 이어지는 유지방전 주기(tS)에서 최초로 모든 Y 전극 라인들(Y1, ..., Yn)에 정극성 전압 Vs의 공통 펄스가 인가되는 경우, 보다 완전한 표시 방전이 수행될 수 있다. 이와 같이 첫번째 표시 방전이 완전하게 수행됨으로써 이어지는 표시 방전들도 완전하게 수행될 수 있다.
이상 설명된 바와 같이, 본 발명에 따른 플라즈마 표시 패널의 어드레싱 방법에 의하면, 선택된 화소의 X 전극과 Y 전극 사이의 영역에 상대적으로 많은 양의 벽전하들이 분포되므로, 이어지는 표시 방전도 완전하게 수행되어 표시의 정확도를 높일 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (2)

  1. 서로 대향 이격된 제1 기판과 제2 기판을 갖고, 상기 제1 및 제2 기판 사이에 X 전극 라인들, Y 전극 라인들 및 어드레스 전극 라인들이 정렬되며, 상기 X 전극 라인들이 상기 Y 전극 라인들과 평행하게 정렬되고, 상기 어드레스 전극 라인들이 상기 X 전극 라인들과 상기 Y 전극 라인들에 대하여 직교하게 정렬된 플라즈마 표시 패널의 어드레싱 방법에 있어서,
    제1 Y 전극 라인에 제1 주사 펄스를 인가함과 동시에 상응하는 표시 데이터 신호를 상기 어드레스 전극 라인들에 인가하여, 선택된 화소들의 Y 전극과 어드레스 전극 주위에 벽전하들을 형성하는 제1 단계;
    상기 X 전극 라인들에 상기 제1 주사 펄스와 반대 극성의 보조 방전펄스를 인가하여, 상기 제1 단계에서 상기 Y 전극 주위에 형성된 벽전하들이 상기 X 전극에 가까운 위치에 있을수록 많아지게 하는 제2 단계; 및
    상기 제1 및 제2 단계들을 나머지 Y 전극 라인들에 대하여 순서대로 수행하는 제3 단계를 포함하는 어드레싱 방법.
  2. 제1항에 있어서,
    상기 제1 단계에서 상기 어드레스 전극 라인들에 인가되는 표시 데이터 신호는 상기 제2 단계의 수행이 종료될 때까지 지속적으로 인가되는 어드레싱 방법.
KR10-2000-0005961A 2000-02-09 2000-02-09 플라즈마 표시 패널의 어드레싱 방법 KR100462779B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0005961A KR100462779B1 (ko) 2000-02-09 2000-02-09 플라즈마 표시 패널의 어드레싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0005961A KR100462779B1 (ko) 2000-02-09 2000-02-09 플라즈마 표시 패널의 어드레싱 방법

Publications (2)

Publication Number Publication Date
KR20010078588A KR20010078588A (ko) 2001-08-21
KR100462779B1 true KR100462779B1 (ko) 2004-12-20

Family

ID=19644914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0005961A KR100462779B1 (ko) 2000-02-09 2000-02-09 플라즈마 표시 패널의 어드레싱 방법

Country Status (1)

Country Link
KR (1) KR100462779B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922271A (ja) * 1995-07-07 1997-01-21 Nec Corp プラズマディスプレイパネルの駆動方法
JPH11265163A (ja) * 1998-03-18 1999-09-28 Fujitsu Ltd Ａｃ型ｐｄｐの駆動方法
KR20000001745A (ko) * 1998-06-13 2000-01-15 구자홍 플라즈마 디스플레이 패널의 구동방법
KR20000031142A (ko) * 1998-11-03 2000-06-05 구자홍 에이디에스 방식 피디피의 구동방법
KR20000066521A (ko) * 1999-04-17 2000-11-15 구자홍 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법
KR20010054282A (ko) * 1999-12-04 2001-07-02 구자홍 플라즈마 디스플레이 패널의 구동방법
KR20010055810A (ko) * 1999-12-13 2001-07-04 구자홍 플라즈마 디스플레이 패널의 고속 구동방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922271A (ja) * 1995-07-07 1997-01-21 Nec Corp プラズマディスプレイパネルの駆動方法
JPH11265163A (ja) * 1998-03-18 1999-09-28 Fujitsu Ltd Ａｃ型ｐｄｐの駆動方法
KR20000001745A (ko) * 1998-06-13 2000-01-15 구자홍 플라즈마 디스플레이 패널의 구동방법
KR20000031142A (ko) * 1998-11-03 2000-06-05 구자홍 에이디에스 방식 피디피의 구동방법
KR20000066521A (ko) * 1999-04-17 2000-11-15 구자홍 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법
KR20010054282A (ko) * 1999-12-04 2001-07-02 구자홍 플라즈마 디스플레이 패널의 구동방법
KR20010055810A (ko) * 1999-12-13 2001-07-04 구자홍 플라즈마 디스플레이 패널의 고속 구동방법

Also Published As

Publication number Publication date
KR20010078588A (ko) 2001-08-21

Similar Documents

Publication Publication Date Title
US7227513B2 (en) Plasma display and driving method thereof
US20020030645A1 (en) Method of driving plasma display panel
US20020154074A1 (en) Plasma display panel and driving method thereof
KR100310688B1 (ko) 전극 분할형 면방전 플라즈마 표시장치
KR100366091B1 (ko) 리셋용 보조 전극을 가진 플라즈마 디스플레이 패널 및 그구동방법
KR100739636B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100462779B1 (ko) 플라즈마 표시 패널의 어드레싱 방법
KR100313116B1 (ko) 플라즈마 표시 패널의 구동 방법
KR100496282B1 (ko) 플라즈마 표시 패널의 구동방법
KR100349920B1 (ko) 플라즈마 표시패널의 구동방법
KR100313114B1 (ko) 플라즈마 표시 패널의 구동방법
JPH10302643A (ja) プラズマディスプレイパネル及びその駆動方法
KR100313112B1 (ko) 플라즈마 표시 패널의 구동 방법
KR100768203B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100509592B1 (ko) 플라즈마 표시 패널의 구동방법
KR100366103B1 (ko) 플라즈마 디스플레이 패널의 유지 방전 개별 구동 장치
KR100490529B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100313115B1 (ko) 플라즈마 표시 패널의 구동방법
KR20000056897A (ko) 플라즈마 표시 패널의 구동방법
KR20040003247A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100313111B1 (ko) 플라즈마 표시 패널의 구동 방법
KR100484674B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100421476B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100310689B1 (ko) 플라즈마 표시 패널의 구동방법
KR20040078400A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081127

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee