KR100456739B1 - Apparatus and method for generating an interrupt signal using power signal in universal serial bus system - Google Patents
Apparatus and method for generating an interrupt signal using power signal in universal serial bus system Download PDFInfo
- Publication number
- KR100456739B1 KR100456739B1 KR10-2001-0074701A KR20010074701A KR100456739B1 KR 100456739 B1 KR100456739 B1 KR 100456739B1 KR 20010074701 A KR20010074701 A KR 20010074701A KR 100456739 B1 KR100456739 B1 KR 100456739B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- serial bus
- universal serial
- terminal
- interrupt
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/38—Universal adapter
- G06F2213/3812—USB port controller
Abstract
본 발명은 범용직렬버스 포트로 연결된 두 단말기에서 전원신호를 이용한 인터럽트 신호 발생장치 및 방법에 관한 것이다. 종래에는 단말기들간의 데이터 통신을 수행하기 위해, 상기 두 단말기의 연결상태 여부를 슬레이브 단말기의 프로세스부가 인식하기 위해서 상기 슬레이브 단말기는 마스터 단말기로부터 데이터를 입력받아 적분회로 및 비교회로 등에 의해 인터럽트 처리하거나, 시스템 클록을 입력받아 타이밍회로 및 타이밍 서칭에 의해 인터럽트 처리하여 인식한다. 상기의 방법은 적분회로, 비교회로 또는 타이밍회로와 같은 추가적인 회로가 필요하므로 회로 가 복잡해지고, 계속적인 타이밍 서칭을 해야 하므로 프로그램이 복잡해지고 부하가 걸리는 문제점을 갖게된다. 따라서, 상기의 문제점을 해결하기 위해 마스터 단말기에서 공급되는 전원신호를 이용하여 프로세스부가 인식할 수 있는 신호를 발생하는 인터럽트 신호 발생장치 및 방법을 특징으로 한다.The present invention relates to an apparatus and method for generating an interrupt signal using a power signal in two terminals connected by a universal serial bus port. Conventionally, in order to perform data communication between terminals, the slave terminal receives data from a master terminal and processes interrupts by an integrating circuit, a comparing circuit, etc. in order to recognize a process unit of a slave terminal whether the two terminals are connected. The system clock is input and interrupted by a timing circuit and timing search to recognize the system clock. The above method requires an additional circuit such as an integrating circuit, a comparison circuit, or a timing circuit, which makes the circuit complicated, and the continuous timing search requires a complicated program and a load. Therefore, to solve the above problem, an interrupt signal generator and method for generating a signal that can be recognized by a processor using a power signal supplied from a master terminal is characterized.
Description
본 발명은 인터럽트 신호 발생장치 및 방법에 관한 것으로, 특히 USB(Universal Serial Bus, 이하 "범용직렬버스"라 칭함)시스템에서 단말기들간의 연결 여부를 인식하기 위한 인터럽트 신호 발생장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for generating an interrupt signal, and more particularly, to an apparatus and method for generating an interrupt signal for recognizing connection between terminals in a USB (Universal Serial Bus) system.
통상적으로 범용직렬버스는 멀티미디어 컴퓨터, 홈 네트워크 등과 같은 새로운 형태의 컴퓨터 환경과 컴퓨터를 중심으로 한 통신환경이 대두됨에 따라 등장하게된 직렬 통신을 위한 규약이다.In general, the universal serial bus is a protocol for serial communication that has emerged as a new type of computer environment such as a multimedia computer and a home network and a communication environment centered on a computer emerge.
인터럽트는 프로그램 실행 중에 끼어 들어 다른 처리를 시킬 때 사용하며, 일반적으로 반복하여 몇 회 실행하고 있다가 어떤 이벤트가 발생했을 때, 바로 그 처리를 시키려는 경우나 타이머와 같은 항상 일정한 타이밍을 만들려는 경우에 사용한다.Interrupts are used to interrupt other programs during program execution, and are usually executed repeatedly several times, when an event occurs, when you want to do it immediately, or when you want to create a constant timing, such as a timer. use.
상기 범용직렬버스는 단말기와 단말기간의 데이터의 송, 수신시 적용되는 프로토콜 및 구현장치로 구성된다. 범용직렬버스 포트로 연결된 두 단말기사이에서, 마스터역할을 하는 단말기는 슬레이브역할을 하는 단말기로 데이터를 송신하고 전원을 공급한다. 상기 범용직렬버스 포트로 연결된 상기 두 단말기에서 데이터 통신을 수행하기에 앞서 상기 두 단말기의 연결상태 여부를 상기 슬레이브 단말기의 프로세스부가 인식하여야한다.The general-purpose serial bus is composed of a protocol and an implementation apparatus applied when transmitting and receiving data between the terminal and the terminal. Between two terminals connected by a universal serial bus port, a terminal acting as a master transmits data and supplies power to a terminal acting as a slave. Prior to performing data communication between the two terminals connected to the universal serial bus port, a process unit of the slave terminal should recognize whether the two terminals are connected.
하기에서는 종래의 데이터 송, 수신을 위해 두 단말기의 연결 여부를 프로세스부가 인식하는 방법에 대해 설명한다.Hereinafter, a method of recognizing whether a process unit recognizes whether two terminals are connected for data transmission and reception in the related art.
첫째는 데이터 신호를 이용하는 방법이다. 마스터 단말기와 슬레이브 단말기간의 데이터 송, 수신시 상기 마스터 단말기에서 상기 슬레이브 단말기로 데이터를 송신하면 상기 슬레이브 단말기에서는 상기의 데이터를 적분하여 그 레벨을 측정한다. 그리고 상기에서 측정된 레벨을 기준 레벨 값과 비교하여 인터럽트 신호를 발생시키고 상기 인터럽트 신호를 상기 슬레이브 단말기의 프로세스부에 인가한다. 상기와 같이 인터럽트 신호가 인가되면 상기 프로세스부는 상기 두 단말기가 연결상태임을 인식한다.The first method is to use a data signal. When data is transmitted from the master terminal to the slave terminal during data transmission and reception between the master terminal and the slave terminal, the slave terminal integrates the data and measures the level. The measured level is compared with a reference level value to generate an interrupt signal, and the interrupt signal is applied to the processor of the slave terminal. When the interrupt signal is applied as described above, the processor recognizes that the two terminals are connected.
둘째는 상기 마스터 단말기의 시스템 클록신호를 이용하는 방법이다. 슬레이브 단말기는 마스터 단말기로부터 시스템 클록신호를 입력받는다. 상기 슬레이브 단말기는 상기의 클록신호를 타이밍 회로에 적용하고 타이밍 서칭을 하여 인터럽트 신호를 발생시킨다. 상기 슬레이브 단말기의 프로세스부는 상기 신호를 인식하여 상기 두 단말기의 연결상태임을 인식한다.The second method is to use the system clock signal of the master terminal. The slave terminal receives a system clock signal from the master terminal. The slave terminal applies the clock signal to the timing circuit and performs timing search to generate an interrupt signal. The processor of the slave terminal recognizes the signal and recognizes the connection state between the two terminals.
상기의 첫 번째 방법은 상기 슬레이브 단말기에 적분회로 및 비교회로를 추가하고 비교회로에 따른 기준 값이 필요하므로, 회로가 복잡해지는 문제점이 있다. 상기의 두 번째 방법은 상기 슬레이브 단말기에 타이밍회로를 추가하고 계속적인 타이밍 서칭을 해야하므로 회로가 복잡해지고 프로그램 동작 시 부하가 걸리는 문제점이 있다.Since the first method adds an integration circuit and a comparison circuit to the slave terminal and requires a reference value according to the comparison circuit, the circuit becomes complicated. In the second method described above, a timing circuit must be added to the slave terminal and continuous timing search is required, resulting in a complicated circuit and a load in program operation.
따라서, 본 발명의 목적은 범용직렬버스 시스템에서 마스터 단말기에서 슬레이브 단말기로 공급되는 전원신호를 이용하여 인터럽트 처리함으로서, 회로 및 프로그램의 복잡성과 프로그램 동작시의 부하의 최소화함을 제공함에 있다.Accordingly, an object of the present invention is to provide an interrupt process using a power signal supplied from a master terminal to a slave terminal in a general-purpose serial bus system, thereby minimizing the complexity of the circuit and the program and the load during the program operation.
상기한 목적을 달성하기 위한 본 발명은 마스터 단말기와 범용직렬버스 포트를 통해 연결되고 상기 범용직렬버스 포트를 통해 상기 마스터 단말기와 데이터 통신을 수행하는 범용직렬버스 트랜시버와 상기 범용직렬버스 트랜시버에 제어신호를 인가하는 프로세스부를 구비하는 슬레이브 단말기에서, 상기 두 단말기의 연결 상태를 검출하기 위한 장치에 있어서, 상기 마스터 단말기의 전원신호를 수신하고 상기 수신된 전원 신호를 디바이더 회로 또는 풀업 저항 또는 인버터 회로로 구성된 회로에 의해 인터럽트 신호를 발생시킴을 특징으로 하는 인터럽트 신호 발생 장치이다.The present invention for achieving the above object is a control signal to the universal serial bus transceiver and the universal serial bus transceiver connected to the master terminal and the universal serial bus port and performing data communication with the master terminal through the universal serial bus port An apparatus for detecting a connection state of two terminals in a slave terminal having a process unit for applying a power supply, the apparatus comprising: receiving a power signal of the master terminal and configuring the received power signal as a divider circuit or a pull-up resistor or an inverter circuit. An interrupt signal generating apparatus characterized by generating an interrupt signal by a circuit.
상기한 목적을 달성하기 위한 본 발명은 마스터 단말기와 범용직렬버스 포트를 통해 연결되고 상기 범용직렬버스 포트를 통해 상기 마스터 단말기와 데이터 통신을 수행하는 범용직렬버스 트랜시버, 인터럽트 발생기 및 프로세스부를 구비하는 슬레이브 단말기에서, 상기 두 단말기의 연결상태를 검출하기 위한 방법에 있어서, 상기 마스터 단말기의 전원신호를 인터럽트 발생기에 송신하는 과정과, 상기 인터럽트 발생기에서 상기 수신된 전원신호와 인터럽트 발생기의 내부 회로에 의해 인터럽트 신호를 발생시키는 과정을 특징으로 하는 인터럽트 신호 발생 방법이다.The present invention for achieving the above object is a slave having a universal serial bus transceiver, an interrupt generator and a processor connected to the master terminal via the universal serial bus port and performing data communication with the master terminal through the universal serial bus port. In a terminal, a method for detecting a connection state between two terminals, the method comprising: transmitting a power signal of the master terminal to an interrupt generator, interrupting the power signal received from the interrupt generator and an internal circuit of the interrupt generator; An interrupt signal generation method characterized by generating a signal.
도 1은 본 발명에서 제안하는 전원신호를 이용한 인터럽트 신호 발생장치를 도시한 블록구성도,1 is a block diagram showing an interrupt signal generating apparatus using a power signal proposed in the present invention;
도 2는 본 발명에 따른 도면으로, 전원신호를 이용한 인터럽트 신호 발생 시의 신호 흐름도.2 is a signal flow diagram when an interrupt signal is generated using a power signal according to the present invention.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that in the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted so as not to distract from the gist of the present invention.
도 1은 본 발명에서 제안하는 전원신호를 이용한 인터럽트 신호 발생장치를 도시한 블록도이다.1 is a block diagram showing an interrupt signal generating apparatus using a power signal proposed in the present invention.
이하 상기 도 1을 참조하여 본 발명의 구성 요소를 설명한다.Hereinafter, the components of the present invention will be described with reference to FIG. 1.
범용직렬버스는 단말기와 단말기사이에서 데이터 송, 수신시에 사용되는데,이때 상기 범용직렬버스로 연결되는 단말기들은 마스터 역할을 하는 단말기와 슬레이브 역할을 하는 단말기로 구분된다. 본 발명에서 상기 도 1의 마스터 단말기(101)는 전원을 공급하는 단말기로서 PC나 노트북 등을 예로 들 수 있으며, 슬레이브 단말기(100)는 상기 마스터 단말기(101)의 전원을 공급받는 단말기로서 휴대폰, PDA, MP3플레이어, PC 등을 예로 들 수 있다.The universal serial bus is used for data transmission and reception between the terminal and the terminal, wherein the terminals connected to the universal serial bus are divided into a terminal acting as a master and a terminal acting as a slave. In the present invention, the master terminal 101 of FIG. 1 may be a PC or a notebook, etc. as a terminal for supplying power, and the slave terminal 100 is a mobile phone as a terminal for receiving power of the master terminal 101. A PDA, an MP3 player, a PC, etc. are mentioned as an example.
전송로(102)는 신호를 전송할 수 있도록 하는 장치로서 케이블, 플러그, 소켓 등을 예로 들 수 있다. 프로세스부(103)는 단말기 전반에 걸쳐 제어하는 역할을 하며, 특히 본 발명에서는 마스터 단말기에서 슬레이브 단말기로 공급되는 전원으로 각 블록, 신호 및 데이터 송, 수신을 제어한다.The transmission path 102 may be a device for transmitting a signal, for example, a cable, a plug, a socket, or the like. The processor 103 controls the entire terminal. In particular, the processor 103 controls each block, signal and data transmission and reception with power supplied from the master terminal to the slave terminal.
레귤레이터(104)는 정해진 출력전압이 있다면 정해진 전압으로 전압을 안정시키는 기능을 한다. 본 발명에서는 마스터 단말기(100)에서 공급받은 전원을 각 블록에서 맞게 전압을 변환시키는 장치이다. 한편, 상기 레귤레이터(104)는 본 발명을 위한 필수구성요소는 아니다. 상기 레귤레이터(104)가 구비되지 않는 경우 마스터 단말기(101)로부터의 전원신호는 슬레이브 단말기(100)의 인터럽트 발생기(인터럽트 발생장치)(106)로 직접 입력될 수 있다.The regulator 104 functions to stabilize the voltage to a predetermined voltage if there is a predetermined output voltage. In the present invention, it is a device for converting the voltage supplied from the master terminal 100 in accordance with each block. On the other hand, the regulator 104 is not an essential component for the present invention. When the regulator 104 is not provided, the power signal from the master terminal 101 may be directly input to the interrupt generator (interrupt generator) 106 of the slave terminal 100.
범용직렬버스 트랜시버(106)는 프로세스부(103)로부터 압축·생성된 데이터를 범용직렬버스 포트로 수신하기 위해서 범용직렬버스 규격에 맞게 변환시켜주는 블록으로 고속(high speed, 12Mbit/s) 또는 저속(low speed, 1.5Mbit/s)으로 데이터를 송수신할 수 있게 하는 역할을 한다.The universal serial bus transceiver 106 is a block that converts the compressed and generated data from the process unit 103 to the universal serial bus standard in order to receive the data from the general-purpose serial bus standard. A high speed (12 Mbit / s) or low speed (low speed, 1.5Mbit / s) to transmit and receive data.
인터럽트 발생기(106)는 본 발명에서 제안하는 장치로서, 범용직렬버스 포트로 연결된 두 단말기의 연결 여부를 인식할 수 있는 신호 즉, 인터럽트 신호를 발생하는 장치이다.The interrupt generator 106 is a device proposed by the present invention and is a device capable of recognizing whether two terminals connected by a universal serial bus port are connected, that is, a device for generating an interrupt signal.
상기 도 1에서 마스터 단말기(101)의 내부 블록도는 도시되어 있지 않지만, 이를 상기 도 1에 도시되어있는 슬레이브 단말기(100)의 내부 블록도와 동일한 것으로 간주한다.Although the internal block diagram of the master terminal 101 is not shown in FIG. 1, it is regarded as the same as the internal block diagram of the slave terminal 100 shown in FIG. 1.
도 2는 본 발명에 따른 도면으로, 전원신호를 이용한 인터럽트 신호 발생 시의 신호 흐름도이다.2 is a signal flow diagram when an interrupt signal is generated using a power signal according to the present invention.
이하 상기 도 2를 참조하여 본 발명에 따른 신호의 흐름을 상세히 설명한다.Hereinafter, the flow of a signal according to the present invention will be described in detail with reference to FIG. 2.
전원신호(151)는 범용직렬버스 포트로 연결된 두 단말기에서, 마스터 단말기(101)가 슬레이브 단말기(100)로 전원을 공급하기 위해 사용하는 신호이다. 상기 전원신호(151)는 마스터 단말기(101)에서 슬레이브 단말기(100)의 레귤레이터(104)로 송신된다. 안정화 신호(152)는 상기 레귤레이터(104)에 의해 안정화된 신호로서, 인터럽트 발생기(106)로 송신되는 신호이다. 한편, 상기 레귤레이터(104)가 구비되지 않는 경우에는 상기 레귤레이터(104)를 통한 전원신호의 안정화가 이루어지지 않으며, 안정화 신호(152)가 아닌 전원신호(151)가 상기 인터럽트 발생기(106)에 직접 송신된다.The power signal 151 is a signal used by the master terminal 101 to supply power to the slave terminal 100 in two terminals connected by a universal serial bus port. The power signal 151 is transmitted from the master terminal 101 to the regulator 104 of the slave terminal 100. The stabilization signal 152 is a signal stabilized by the regulator 104 and is a signal transmitted to the interrupt generator 106. On the other hand, when the regulator 104 is not provided, the stabilization of the power signal through the regulator 104 is not performed, and the power signal 151, not the stabilization signal 152, is directly connected to the interrupt generator 106. Is sent.
인터럽트 신호(153)는 상기 범용직렬버스 포트를 통한 상기 두 단말기의 연결 여부를 프로세스부(103)가 인식할 수 있도록 하는 신호로, 상기 인터럽트 발생기(106)에서 발생된다. 제어신호(154)는 상기 인터럽트 신호(153)에 의해 상기 두 단말기가 연결되었음을 인식한 상기 프로세스부(103)가 상기 두 단말기 사이에 데이터 통신을 수행하기 위해 범용직렬버스 트랜시버(105)를 제어하기 위해 인가하는 신호이다.The interrupt signal 153 is a signal that allows the processor 103 to recognize whether the two terminals are connected through the universal serial bus port, and is generated by the interrupt generator 106. The control signal 154 controls the universal serial bus transceiver 105 to perform data communication between the two terminals by the processor 103 having recognized that the two terminals are connected by the interrupt signal 153. This is a signal to apply.
이하 도 1과 도 2를 참조하여 본 발명에서 제안하는 전원신호를 이용한 인터럽트 신호 발생장치와 방법에 대해 상세히 설명한다.Hereinafter, an interrupt signal generating apparatus and method using a power signal proposed by the present invention will be described in detail with reference to FIGS. 1 and 2.
범용직렬버스 시스템에서 마스터 단말기(101)는 슬레이브 단말기(100)로 데이터 송, 수신을 위해 데이터 및 전원신호를 송신한다. 본 발명에서는 상기 슬레이브 단말기(100)가 마스터 단말기(101)로부터 수신한 상기 전원신호(151)를 인터럽트 신호(153) 발생에 이용한다. 상기 전원신호(151)는 상기 슬레이브 단말기(100)의 레귤레이터(104)에서 범용직렬버스 트랜시버(105)와 인터럽트 발생기(106)에 맞는 전압으로 안정화된다. 상기 레귤레이터(104)로부터 출력되는 안정화 신호(152)는 범용직렬버스 트랜시버(105) 및 인터럽트 발생기(106)로 수신된다. 상기 레귤레이터(104)로부터 안정화 신호(152)를 수신 받게 되면 인터럽트 발생기(106)는 인터럽트 신호(153)를 발생시킨다. 상기 인터럽트 발생기(106)는 간단한 회로로 구현되는데, 일 예로 저항 두 개로 전원 디바이더(DIVIDER)회로를 구성하거나 또는 풀업(PULL UP)저항 1개로 구성된다. 또는 트랜지스터 또는 FET와 저항으로 구성된 인버터 회로로 구성할 수 있다. 상기 인터럽트 발생기(106)에서 발생된 인터럽트 신호(153)는 프로세스부(103)로 수신된다. 상기 인터럽트 신호(153)를 수신함으로써 프로세스부(103)는 마스터 단말기(101)와 슬레이브 단말기(100)가 연결되었음을 인식하게 된다. 그리고 상기 프로세스부(103)는 상기 두 단말기간의 데이터 통신을 수행할 수 있도록 범용직렬버스 트랜시버(105)를 제어하는 제어신호(154)를 인가한다.In the universal serial bus system, the master terminal 101 transmits data and power signals to the slave terminal 100 for data transmission and reception. In the present invention, the slave terminal 100 uses the power signal 151 received from the master terminal 101 to generate the interrupt signal 153. The power signal 151 is stabilized to a voltage suitable for the universal serial bus transceiver 105 and the interrupt generator 106 in the regulator 104 of the slave terminal 100. The stabilization signal 152 output from the regulator 104 is received by the general purpose serial bus transceiver 105 and the interrupt generator 106. When the stabilization signal 152 is received from the regulator 104, the interrupt generator 106 generates an interrupt signal 153. The interrupt generator 106 may be implemented as a simple circuit. For example, the interrupt generator 106 may include a power divider circuit using two resistors or one pull up resistor. Or an inverter circuit composed of a transistor or a FET and a resistor. The interrupt signal 153 generated by the interrupt generator 106 is received by the processor 103. By receiving the interrupt signal 153, the processor 103 recognizes that the master terminal 101 and the slave terminal 100 are connected. In addition, the processor 103 applies a control signal 154 for controlling the universal serial bus transceiver 105 to perform data communication between the two terminals.
본 발명에서는 마스터 단말기(101)로부터 공급된 전원신호(151)를 레귤레이터(104)를 통해 안정화시킨 안정화 신호(152)를 인터럽트 발생기(106)에 인가하였지만, 마스터 단말기(101)로부터 공급된 전원신호(151)를 직접 인터럽트 발생기(106)에 인가할 수도 있다.In the present invention, although the stabilization signal 152 that stabilizes the power signal 151 supplied from the master terminal 101 through the regulator 104 is applied to the interrupt generator 106, the power signal supplied from the master terminal 101. 151 may be applied directly to interrupt generator 106.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims, but also by the equivalents of the claims.
상술한 바와 같이 본 발명은, 범용직렬버스로 단말기들의 데이터 송, 수신시 상기 두 단말기의 연결을 인식하는 방법에 있어서 마스터 단말기의 전원신호를 이용하여 간단한 회로구성에 의해 단말기들의 여부를 인식하기 위한 인터럽트 신호를 발생시킴으로서, 회로를 간소화할 수 있고 동작 시의 부하를 최소화 할 수 있는 이점이 있다.As described above, the present invention, in the method of recognizing the connection of the two terminals when transmitting and receiving data of the terminals by a universal serial bus, for recognizing the terminals by a simple circuit configuration using the power signal of the master terminal By generating an interrupt signal, the circuit can be simplified and the load in operation can be minimized.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0074701A KR100456739B1 (en) | 2001-11-28 | 2001-11-28 | Apparatus and method for generating an interrupt signal using power signal in universal serial bus system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0074701A KR100456739B1 (en) | 2001-11-28 | 2001-11-28 | Apparatus and method for generating an interrupt signal using power signal in universal serial bus system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030044112A KR20030044112A (en) | 2003-06-09 |
| KR100456739B1 true KR100456739B1 (en) | 2004-11-10 |
Family
ID=29571890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0074701A KR100456739B1 (en) | 2001-11-28 | 2001-11-28 | Apparatus and method for generating an interrupt signal using power signal in universal serial bus system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100456739B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7680973B2 (en) * | 2007-06-08 | 2010-03-16 | Igt | Sideband signal for USB with interrupt capability |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910021196U (en) * | 1990-05-31 | 1991-12-20 | 삼성전기 주식회사 | Clock power integrated data transmission device |
| KR930011483A (en) * | 1991-11-11 | 1993-06-24 | 김희수 | Multiple serial communication method |
| JPH05324532A (en) * | 1992-05-22 | 1993-12-07 | Matsushita Electric Ind Co Ltd | Management device for connection information of peripheral device for bus connection |
| KR19980085157A (en) * | 1997-05-28 | 1998-12-05 | 윤종용 | Speaker system with USB device |
| KR19990042190A (en) * | 1997-11-25 | 1999-06-15 | 윤종용 | Hot plugging method of display device |
| JPH11245487A (en) * | 1998-03-04 | 1999-09-14 | Brother Ind Ltd | Interface apparatus |
| KR20000060562A (en) * | 1999-03-17 | 2000-10-16 | 김충환 | Device Recognizing Method Using IIC Bus |
| KR20000068753A (en) * | 1997-08-12 | 2000-11-25 | 요트.게.아. 롤페즈 | Bus Communication system |
-
2001
- 2001-11-28 KR KR10-2001-0074701A patent/KR100456739B1/en not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910021196U (en) * | 1990-05-31 | 1991-12-20 | 삼성전기 주식회사 | Clock power integrated data transmission device |
| KR930011483A (en) * | 1991-11-11 | 1993-06-24 | 김희수 | Multiple serial communication method |
| JPH05324532A (en) * | 1992-05-22 | 1993-12-07 | Matsushita Electric Ind Co Ltd | Management device for connection information of peripheral device for bus connection |
| KR19980085157A (en) * | 1997-05-28 | 1998-12-05 | 윤종용 | Speaker system with USB device |
| KR20000068753A (en) * | 1997-08-12 | 2000-11-25 | 요트.게.아. 롤페즈 | Bus Communication system |
| KR19990042190A (en) * | 1997-11-25 | 1999-06-15 | 윤종용 | Hot plugging method of display device |
| JPH11245487A (en) * | 1998-03-04 | 1999-09-14 | Brother Ind Ltd | Interface apparatus |
| KR20000060562A (en) * | 1999-03-17 | 2000-10-16 | 김충환 | Device Recognizing Method Using IIC Bus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030044112A (en) | 2003-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10482055B2 (en) | Hardware event priority sensitive programmable transmit wait-window for virtual GPIO finite state machine | |
| EP0979558B1 (en) | A method and apparatus for interfacing an electronic device with an external accessory | |
| KR20020083042A (en) | Method for controlling a power using universal serial bus | |
| CN108733609B (en) | Switching circuit, intelligent switching device and switching method of double USB interfaces | |
| KR960039741A (en) | ELECTRONIC DEVICE AND OPERATION MODE CONTROL METHOD | |
| KR20060131489A (en) | Device and method for performing multi- functions using unique port in wireless terminal | |
| KR100456739B1 (en) | Apparatus and method for generating an interrupt signal using power signal in universal serial bus system | |
| CN107391410B (en) | Bridge connector | |
| US20040081424A1 (en) | Transceiver integrated circuit and communication module | |
| KR20010101532A (en) | Interface | |
| CN108055212B (en) | Method and device compatible with PSE chip | |
| JPH11259184A (en) | External interface circuit | |
| CN108966079B (en) | Control method and system of audio device | |
| KR20030014728A (en) | Multimedia apparatus receiving audio-visual broadcast | |
| KR100403371B1 (en) | Power supply apparatus and method for a mobile terminal using an universal serial bus | |
| JP2001306413A (en) | Usb communication device | |
| US6198384B1 (en) | System power supply control for interface circuit | |
| KR100263178B1 (en) | Data cable circuit for data communication between a portable radio equipment and a computer and communication method thereof | |
| CN220545005U (en) | WIFI Bluetooth module | |
| US20220357782A1 (en) | External audio device and method of operating the same capable of reducing power consumption | |
| KR100557162B1 (en) | Power saving apparatus and method in uart of wireless telephone set | |
| KR100353796B1 (en) | Serial/parallel data transfer apparatus in mobile stations | |
| KR20050036279A (en) | Universal serial bus communication stabilization apparatus in communication terminal | |
| CN115550809A (en) | Connecting circuit of wireless sound-electricity conversion device and wireless sound-electricity conversion equipment | |
| KR100648256B1 (en) | Apparatus of expanding a most path |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081008 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |