KR100452516B1 - 스위칭 시스템에서의 매핑 장치 및 그 방법 - Google Patents

Abstract

본 발명은 스위칭 시스템에서의 매핑 장치 및 그 방법을 제공하기 위한 것으로, 데이터 버스에 할당된 데이터를 입력받는 입력 채널과; 상기 입력 채널로부터 데이터를 입력받아 스위칭을 수행하고, 입력된 데이터를 카운트하는 쓰기 카운터부를 구비한 스위칭부와; 상기 스위칭부에서 스위칭된 데이터가 어드레스 버스에 할당되도록 하는 출력 채널을 포함하여 구성함으로써, 입력 채널에 데이터 버스를 지정하고 출력 채널에 어드레스 버스를 지정하여 스위칭을 수행함으로써 용량 확대에 대한 융통성을 확보하고 마이크로 프로세서의 처리부담도 감소시킬 수 있게 되는 것이다.

Description

스위칭 시스템에서의 매핑 장치 및 그 방법{Apparatus and method for mapping in switching system}

본 발명은 스위칭 시스템에서의 매핑 장치 및 그 방법에 관한 것으로, 특히 입력 채널에 데이터 버스를 지정하고 출력 채널에 어드레스 버스를 지정하여 스위칭을 수행함으로써 용량 확대에 대한 융통성을 확보하고 마이크로 프로세서의 처리부담도 감소시키기에 적당하도록 한 스위칭 시스템에서의 매핑 장치 및 그 방법에 관한 것이다.

일반적으로 통신 분야에서 스위칭 시스템은 단위 데이터를 다음 목적지까지 보내기 위해 경로 또는 회선을 선택하는 네트워크 장비이다. 스위칭 시스템은 루트, 즉 보다 명확히 말하면, 인접한 네트워크 지점 중 어디로 데이터가 보내져야하는지를 결정할 수 있는 장비인 라우터 기능을 포함할 수도 있다. 루트를 어떻게 결정해야하는지에 관한 지식을 요구하는 라우터보다, 스위치가 훨씬 단순하고 더 빠르게 동작한다.

스위칭 시스템은 대개 OSI(Open System Interconnection) 참조모델에서 2 계층, 즉 데이터링크 계층과 관련된다. 그러나, 일부 신형 스위칭 시스템들은 3 계층인 네트워크 계층의 라우팅 기능을 수행하기도 하는데, 이를 흔히 IP(Internet Protocol, 인터넷 프로토콜) 스위치라고 부르기도 한다.

대규모 네트워크에서, 네트워크 내의 한 스위칭 시스템에서 다른 스위칭 시스템까지 움직이는 것을 홉이라고 부른다. 스위칭 시스템이 단위 데이터를 어느 곳으로 전달해야할지 알아내는데 걸리는 시간을 "잠재시간"이라고 부른다. 스위칭 시스템은 한 네트워크가 다른 네트워크와 연결된 백본이나 게이트웨이 계층에, 그리고 데이터가 전달되어지고 있는 목적지나 발신지에서 가까운 서브네트워크 계층에 주로 사용된다.

네트워크에서 스위칭 시스템이 항상 필요한 것은 아니다. 많은 근거리통신망들이 모든 노드에서 각 메시지를 검사하지만, 오직 지정된 목적지에서만 읽을 수 있도록, 링형이나 버스형으로 구성된다.

도 1은 종래 스위칭 시스템에서의 매핑 장치의 블록구성도이다.

이에 도시된 바와 같이, 데이터 버스를 통해 데이터를 입력받는 입력 채널(10)과; 상기 입력 채널(10)로부터 데이터를 입력받아 스위칭을 수행하는 스위칭부(20)와; 상기 스위칭부(20)에서 스위칭된 데이터가 데이터 버스로 출력되도록하는 출력 채널(30)로 구성된다.

그래서 입력 채널(10)에서는 데이터 버스를 통해 데이터를 입력받는다.

그러면 스위칭부(20)에서는 입력 채널(10)로부터 입력받은 데이터를 스위칭하게 되고, 스위칭된 데이터를 출력 채널로 내보낸다. 또한 어드레스 버스를 통해 스위칭에 필요한 제어를 받는다.

그리고 출력 채널(30)에서는 출력된 데이터를 데이터 버스로 내보낸다.

그러나 이러한 종래 기술에 의하면, 데이터 버스를 통해 입력 채널과 출력 채널의 데이터를 처리하고 어드레스 버스를 통해 스위칭부(20)의 스위칭 동작을 제어하기 때문에 처리해야할 데이터 용량이 커지면 커질수록 마이크로 프로세서의 처리 부담이 증가하게 되는 문제점이 있었다.

또한 데이터 버스에 의해 입력 채널의 데이터와 출력 채널의 데이터를 사용하기 때문에 입력과 출력 채널의 구분이 용이하지 못하고, 출력 채널에서 데이터 버스가 미리 정해지지 않아 입력 채널과 출력 채널이 연관성을 갖지 못하는 단점도 있었다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 입력 채널에 데이터 버스를 지정하고 출력 채널에 어드레스 버스를 지정하여 스위칭을 수행함으로써 용량 확대에 대한 융통성을 확보하고 마이크로 프로세서의 처리부담도 감소시킬 수 있는 스위칭 시스템에서의 매핑 장치 및 그 방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 스위칭 시스템에서의 매핑 장치는,

데이터 버스에 할당된 데이터를 입력받는 입력 채널과; 상기 입력 채널로부터 데이터를 입력받아 스위칭을 수행하고, 입력된 데이터를 카운트하는 쓰기 카운터부를 구비한 스위칭부와; 상기 스위칭부에서 스위칭된 데이터가 어드레스 버스에 할당되도록 하는 출력 채널을 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 스위칭 시스템에서의 매핑 방법은,

맵 설정을 준비하면, 스위칭이 VC3 스위칭인지 판별하는 단계와; 상기 스위칭이 VC3 스위칭이면, 짝수 어드레스의 데이터 버스를 설정하여 VC3 스위칭을 수행하는 단계와; 상기 스위칭이 VC3 스위칭이 아니면, 홀수 어드레스의 데이터 버스를 설정하여 VC11/VC12를 스위칭하고, T1 또는 E1의 스위칭 맵을 설정하는 단계를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.

도 1은 종래 스위칭 시스템에서의 매핑 장치의 블록구성도이고,

도 2는 본 발명에 의한 스위칭 시스템에서의 매핑 장치의 블록구성도이며,

도 3은 본 발명에 의한 스위칭 시스템에서의 매핑 방법을 보인 흐름도이고,

도 4는 도 2에 의해 스위칭을 할 경우의 구조를 보인 개념도이며,

도 5는 도 4에서 스위칭부의 멀티플렉서 구조를 보인 개념도이고,

도 6은 도 2에서 입력 채널의 구조를 보인 블록도이며,

도 7은 도 2에서 출력 채널에 할당된 어드레스 버스와 입력 채널에 할당된 데이터 버스의 일실시예를 보인 도면이고,

도 8은 도 7에서 어드레스 버스와 데이터 버스의 구현예를 보인 도면이며,

도 9는 도 8에서 VC11/VC12의 스위칭 수행시 어드레스 값이 0으로 끝날 때 어드레스 버스와 데이터 버스의 할당 예를 보인 도면이고,

도 10은 도 8에서 VC11/VC12의 스위칭 수행시 어드레스 값이 1로 끝날 때 어드레스 버스와 데이터 버스의 할당 예를 보인 도면이며,

도 11은 도 2에서 입력 데이터를 VC11/VC12로 스위칭 할 때의 실행예를 보인 도면이고,

도 12는 도 2에서 VC11 스위칭의 경우 쓰기 카운터부의 구성예를 보인 도면이며,

도 13은 도 2에서 VC12 스위칭의 경우 쓰기 카운터부의 구성예를 보인 도면이고,

도 14는 도 2에 의해 스위칭을 할 경우 스위칭부의 브로드 캐스팅 연결을 보인 도면이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 입력 채널 20 : 스위칭부

21 : 쓰기 카운터부 30 : 출력 채널

이하, 상기와 같이 구성된 본 발명, 스위칭 시스템에서의 매핑 장치 및 그 방법의 기술적 사상에 따른 일실시예를 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2는 본 발명에 의한 스위칭 시스템에서의 매핑 장치의 블록구성도이다.

이에 도시된 바와 같이, 데이터 버스에 할당된 데이터를 입력받는 입력채널(10)과; 상기 입력 채널(10)로부터 데이터를 입력받아 스위칭을 수행하고, 입력된 데이터를 카운트하는 쓰기 카운터부(Write Counter)(21)를 구비한 스위칭부(20)와; 상기 스위칭부(20)에서 스위칭된 데이터가 어드레스 버스에 할당되도록 하는 출력 채널(30)을 포함하여 구성된다.

상기에서 쓰기 카운터부(21)는, VC11 스위칭을 수행할 때 7TUG를 세도록 0~6까지 세는 카운터(3비트)와; T1 채널의 1~4 값을 세도록 0~3까지 세는 카운터(2비트)를 포함하여 구성된다.

상기에서 쓰기 카운터부(21)는, VC12 스위칭을 수행할 때 7TUG를 세도록 0~6까지 세는 카운터(3비트)와; E1 채널의 1~4 값을 세도록 0~2까지 세는 카운터(2비트)를 포함하여 구성된다.

도 3은 본 발명에 의한 스위칭 시스템에서의 매핑 방법을 보인 흐름도이다.

이에 도시된 바와 같이, 맵 설정을 준비하면, 스위칭이 VC3(Virtual Container Level 4) 스위칭인지 판별하는 단계(ST11)(ST12)와; 상기 스위칭이 VC3 스위칭이면, 짝수 어드레스의 데이터 버스를 설정하여 VC3 스위칭을 수행하는 단계(ST13)와; 상기 스위칭이 VC3 스위칭이 아니면, 홀수 어드레스의 데이터 버스를 설정하여 VC11/VC12를 스위칭하고, T1 또는 E1의 스위칭 맵을 설정하는 단계(ST14)(ST15)를 포함하여 수행한다.

이와 같이 구성된 본 발명에 의한 스위칭 시스템에서의 매핑 장치 및 그 방법의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

먼저 본 발명은 입력 채널에 데이터 버스를 지정하고 출력 채널에 어드레스버스를 지정하여 스위칭을 수행함으로써 용량 확대에 대한 융통성을 확보하고 마이크로 프로세서의 처리부담도 감소시키고자 한 것이다.

도 4는 도 2에 의해 스위칭을 할 경우의 구조를 보인 개념도이다.

그래서 스위칭을 하기 위해서는 스위칭 패브릭(Switching Fabric)으로 이루어진 스위칭부(20)를 사용하게 되는데, 이때 스위칭부(20)를 구성하는 칩에는 채널이 48개 존재한다. 물론 입출력 각각 48개이므로 차원(Dimension)은 48x48의 구조를 가지게 된다.

도 5는 도 4에서 스위칭부의 멀티플렉서 구조를 보인 개념도이다.

그래서 도 4를 구성하는 스위칭 칩이란 예를 들어 1번 입력이 1~48번째 출력으로 나갈 수 있어야 하고, 2번 입력이 또 1~48번째 채널로 자유롭게 나갈 수 있도록 하는 등의 구성을 갖는 칩을 말한다.

도 6은 도 2에서 입력 채널의 구조를 보인 블록도이다.

그래서 도 6을 보면, 입력 채널인 48개 채널은 48개의 다중화기에 각각 공통으로 연결되어 있고, 다중화기의 출력은 각각 #1 출력, #2 출력, ......, #48 출력을 가리키게 된다.

그리고 #1 출력의 경우 48:1의 다중화기가 48개 있으면 어떠한 입력(any input)은 어떠한 출력(any output)으로 스위칭되어 나갈 수 있다.

또한 6비트로 구성된 제어 신호는 각각 다른 신호들이다. 이 신호들은 특정 어드레스의 특정 데이터 버스 값이다.

따라서 본 발명의 핵심적인 내용은 다음과 같다.

즉, 다중화기의 선택 신호(Selection Signal)인 6비트(48채널이므로 2의 5승이 되어야지만 48 채널을 수용할 수 있다.)를 데이터 버스로 할당하고, 출력 채널은 어드레스 버스로 할당하면, 도 5에서와 같이 어떠한 입력도 어떠한 출력으로 내보낼 수가 있게 되는 것이다. 이는 48개 다중화기의 선택 신호(데이터 버스)가 어드레스 마다 존재하기 때문에 가능하다.

도 7은 도 2에서 출력 채널에 할당된 어드레스 버스와 입력 채널에 할당된 데이터 버스의 일실시예를 보인 도면이다.

이는 본 발명의 일실시예에 의해, 어드레스 버스는 14비트로 할당하고, 데이터 버스는 8비트로 구성한 예를 보인 것이다.

그리고 어드레스 버스는 출력 채널 넘버(Number)로 할당(단, ~1로 끝날 때)한다. 또한 데이터 버스는 입력 채널 넘버(Number)로 할당한다.

도 7에서 "X"로 표시된 것은 의미가 있는 비트일 수 있지만, 여기서는 관계가 없기 때문에 생략한 것이다.

한편 본 발명에 적용된 ASIC(Applicable Specific Integrated Circuit)은 스위칭 레벨이 VC11/VC12/VC3의 세 종류가 있는데, 세분해서 보면 도 7은 VC3에 적용되는 어드레스 버스와 데이터 버스이다.

도 8은 도 7에서 어드레스 버스와 데이터 버스의 구현예를 보인 도면이다.

즉, 도 7은 도 8과 같이 구현될 수 있다.

도 9는 도 8에서 VC11/VC12의 스위칭 수행시 어드레스 값이 0으로 끝날 때 어드레스 버스와 데이터 버스의 할당 예를 보인 도면이고, 도 10은 도 8에서VC11/VC12의 스위칭 수행시 어드레스 값이 1로 끝날 때 어드레스 버스와 데이터 버스의 할당 예를 보인 도면이다.

이러한 도 9 및 도 10에 의해 VC11/VC12 스위칭이 수행될 수 있다.

도 9에서 어드레스 버스는 출력 STM0(Synchronous Transport Module) 채널 넘버, TUG(Tributary unit Group), T1/E1 채널 넘버로 할당(단, ~0으로 끝날 때)된다.

또한 데이터 버스는 입력 STM0 채널 넘버로 할당된다.

여기서 7개짜리x4개이면 28의 값을 갖는 T1이고, 7개짜리x3개이면 21의 값을 갖는 E1이다.

또한 도 10에서 어드레스 버스는 출력 STM0(Synchronous Transport Module) 채널 넘버, TUG(Tributary unit Group), T1/E1 채널 넘버로 할당(단, ~1로 끝날 때)되고, 데이터 버스는 입력 TUG 및 T1/E1 넘버로 할당된다.

도 11은 도 2에서 입력 데이터를 VC11/VC12로 스위칭할 때의 실행예를 보인 도면이다.

즉, 도 9 및 도 10을 좀 더 세분해서 보면 도 11에서와 같이 구현된다.

도 12는 도 2에서 VC11 스위칭의 경우 쓰기 카운터부의 구성예를 보인 도면이다.

그래서 STM0 포맷에서 쓰기 카운터부(21)는 VC11 스위칭을 수행할 때 7TUG 구조를 갖기 때문에 0~6까지 세는 카운터(3비트)가 하나 존재하게 된다.

또한 T1 채널은 1~4이므로 0~3까지 세는 카운터(2비트)가 하나 존재하게 된다.

따라서 "1-1, 2-1, 3-1, ..., 7-1, 1-2, 2-2, ..., 6-4, 7-4" 와 같은 카운트가 반복적으로 수행되는데, 앞 부분은 7TUG 구조에 의해 0~6까지 세는 카운터(3비트)에 의해 카운트 되는 값이고, 뒷 부분은 T1 채널을 카운트 하기 위해 0~3까지 세는 카운터(2비트)에 의해 카운트 되는 값이다.

도 13은 도 2에서 VC12 스위칭의 경우 쓰기 카운터부의 구성예를 보인 도면이다.

그래서 STM0 포맷에서 쓰기 카운터부(21)는 VC12 스위칭을 수행할 때 7TUG 구조를 갖기 때문에 0~6까지 세는 카운터(3비트)가 하나 존재하게 된다.

또한 E1 채널은 1~3이므로 0~2까지 세는 카운터(2비트)가 하나 존재하게 된다.

따라서 "1-1, 2-1, 3-1, ..., 7-1, 1-2, 2-2, ..., 6-3, 7-3" 과 같은 카운트가 반복적으로 수행되는데, 앞 부분은 7TUG 구조에 의해 0~6까지 세는 카운터(3비트)에 의해 카운트 되는 값이고, 뒷 부분은 E1 채널을 카운트 하기 위해 0~2까지 세는 카운터(2비트)에 의해 카운트 되는 값이다.

이처럼 VC11/VC12 구조는 도 12 및 도 13과 같은 쓰기 카운터부(21)의 구성에 의해 스위칭된다. 즉, 각각의 위치를 나타내기 위하여 카운터가 사용된다.

이때 출력에 어드레스 버스를 지정하고 입력에 데이터 버스를 지정하는 이유는 다음과 같다.

만약 출력에 데이터 버스를 지정하고 입력에 어드레스 버스를 지정하게 되면다음의 기능 때문에 스위칭이 불가능하게 된다.

여기서 먼저 도 14는 도 2에 의해 스위칭을 할 경우 스위칭부의 브로드 캐스팅 연결을 보인 도면이다.

그래서 도 14는 각각의 출력이 하나의 입력으로부터 받게 되는 것을 보인 것이다. 이를 브로드캐스팅(Broadcasting)이라고 한다.

이 기능의 목적은 채널 검사용으로도 사용할 수가 있고, 많은 클라이언트와 하나의 서버로써도 설명될 수 있다.

이러한 상황일 때 각각의 출력은 어드레스 버스라고 했으므로 각각의 고유한 어드레스를 가지고 있고, 그에 해당하는 데이터 버스도 가지게 된다.

역으로 생각하면, 하나의 데이터 버스에 여러 개의 어드레스 선이 뭉쳐서 생기는 형태이므로 불가능한 형태가 된다. 즉, 입력 채널에 어드레스 버스가 지정되었으므로 입력은 다양한 값을 가질 수 있지만, 출력 채널은 데이터 버스가 지정된 것이므로 여러 개의 입력 채널이 하나의 출력 채널로 모일 경우 데이터 값은 하이 임피던스가 되어 값을 올바르게 결정할 수 없게 된다.

이에 따라 맵 설정을 준비하면, 스위칭이 VC3 스위칭인지를 먼저 판별한다.

그래서 스위칭이 VC3 스위칭이면, 짝수 어드레스의 데이터 버스를 설정하여 VC3 스위칭을 수행한다.

스위칭이 VC3 스위칭이 아니면, 홀수 어드레스의 데이터 버스를 설정하여 VC11/VC12를 스위칭한다. 그리고 T1 또는 E1의 스위칭 맵을 설정한다.

이처럼 본 발명은 입력 채널에 데이터 버스를 지정하고 출력 채널에 어드레스 버스를 지정하여 스위칭을 수행함으로써 용량 확대에 대한 융통성을 확보하고 마이크로 프로세서의 처리부담도 감소시키게 되는 것이다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이, 본 발명에 의한 스위칭 시스템에서의 매핑 장치 및 그 방법은 입력 채널에 데이터 버스를 지정하고 출력 채널에 어드레스 버스를 지정하여 스위칭을 수행함으로써 어드레스 버스와 데이터 버스를 효율적으로 사용하여 마이크로 프로세서의 처리부담을 감소시킬 수 있는 효과가 있게 된다.

또한 본 발명은 스위칭 채널의 용량이 확장되더라도 그에 맞게 어드레스 버스와 데이터 버스로 확장하면 되기 때문에 더 큰 용량의 스위칭 칩이 개발되더라도 어드레스 버스와 데이터 버스를 확장만 하면 호환될 수 있으므로 융통성을 확보할 수 있는 효과도 있다.

더불어 본 발명은 입력 채널과 출력 채널이 증가하면 데이터 버스나 어드레스 버스도 같이 증가하는 구조를 갖기 때문에(만약 입력 채널이 5번째이면 데이터 버스도 00100으로 선언하면 된다) 기억하기 쉬워져 입력 채널과 출력 채널의 구분(1~48번 채널)이 상대적으로 용이한 장점도 있다.

나아가 본 발명은 데이터 버스의 8비트를 모두 사용하는 형태가 아니기 때문에 향후 새로운 기능이 추가되었을 경우라도 각각의 채널은 어드레스 버스와 데이터 버스가 미리 정해지기 때문에 연관성을 가지기 좋은 효과도 있다.

Claims (4)

1. 데이터 버스에 할당된 데이터를 입력받는 입력 채널과;

   상기 입력 채널로부터 데이터를 입력받아 스위칭을 수행하고, 입력된 데이터를 카운트하는 쓰기 카운터부를 구비한 스위칭부와;

   상기 스위칭부에서 스위칭된 데이터가 어드레스 버스에 할당되도록 하는 출력 채널을 포함하여 구성된 것을 특징으로 하는 스위칭 시스템에서의 매핑 장치.
2. 제 1 항에 있어서, 상기 쓰기 카운터부는,

   VC11 스위칭을 수행할 때 7TUG를 세도록 0~6까지 세는 카운터(3비트)와;

   T1 채널의 1~4 값을 세도록 0~3까지 세는 카운터(2비트)를 포함하여 구성된 것을 특징으로 하는 스위칭 시스템에서의 매핑 장치.
3. 제 1 항에 있어서, 상기 쓰기 카운터부는,

   VC12 스위칭을 수행할 때 7TUG를 세도록 0~6까지 세는 카운터(3비트)와;

   E1 채널의 1~4 값을 세도록 0~2까지 세는 카운터(2비트)를 포함하여 구성된 것을 특징으로 하는 스위칭 시스템에서의 매핑 장치.
4. 맵 설정을 준비하면, 스위칭이 VC3 스위칭인지 판별하는 단계와;

   상기 스위칭이 VC3 스위칭이면, 짝수 어드레스의 데이터 버스를 설정하여VC3 스위칭을 수행하는 단계와;

   상기 스위칭이 VC3 스위칭이 아니면, 홀수 어드레스의 데이터 버스를 설정하여 VC11/VC12를 스위칭하고, T1 또는 E1의 스위칭 맵을 설정하는 단계를 포함하여 수행하는 것을 특징으로 하는 스위칭 시스템에서의 매핑 방법.