KR100449102B1 - 멀티미디어용 시스템온칩 프로세서 - Google Patents

멀티미디어용 시스템온칩 프로세서 Download PDF

Info

Publication number
KR100449102B1
KR100449102B1 KR10-2002-0014846A KR20020014846A KR100449102B1 KR 100449102 B1 KR100449102 B1 KR 100449102B1 KR 20020014846 A KR20020014846 A KR 20020014846A KR 100449102 B1 KR100449102 B1 KR 100449102B1
Authority
KR
South Korea
Prior art keywords
controller
circuit
bus
system bus
signal
Prior art date
Application number
KR10-2002-0014846A
Other languages
English (en)
Other versions
KR20030075566A (ko
Inventor
김재현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0014846A priority Critical patent/KR100449102B1/ko
Priority to US10/361,677 priority patent/US7171050B2/en
Priority to EP03251689A priority patent/EP1347391A3/en
Publication of KR20030075566A publication Critical patent/KR20030075566A/ko
Application granted granted Critical
Publication of KR100449102B1 publication Critical patent/KR100449102B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)

Abstract

멀티미디어용 시스템온칩 프로세서가 개시된다. 본 발명의 멀티미디어용 시스템온칩 프로세서는, 외부에서 입력되는 영상신호를 압축할 수 있는 압축입력신호로 변환하는 전처리기 회로부, 압축입력신호를 압축하여 압축데이터를 생성하고 압축데이터를 신장하여 부호화된 영상신호를 출력하는 복부호기 회로부, 부호화된 영상신호를 화상표시장치가 사용할 수 있는 신호로 변환하는 후처리기 회로부, 전처리기 회로부와 후처리기 회로부가 접속되는 제1시스템버스, 복부호기 회로부가 접속되는 제2시스템버스, 제1시스템버스와 제2시스템버스간에서 상호 데이터를 전송하는 제1브리지 DMA 회로부, 및 회로부들의 동작을 제어하는 제어부를 구비한다. 이에 의해, 개발과정이 단축되고, 성능, 전력소비 면에서 유리하며, 다양한 기능을 구비한 멀티프로세서용 시스템온칩 프로세서를 설계할 수 있게 된다.

Description

멀티미디어용 시스템온칩 프로세서{System on chip processor for multimedia}
본 발명은 시스템온칩(System On Chip; SOC) 프로세서에 관한 것으로, 더욱 상세하게는, 멀티미디어용 기기에서 사용할 수 있는 멀티미디어용 시스템온칩에 관한 것이다.
최근에 멀티미디어 서비스가 다양화 됨에 따라, 이러한 서비스를 이용하기 위한 핸드폰, PDA, 디지탈 TV, DVDP 등의 멀티미디어용 기기가 등장하고 있으며, 이에 따라 멀티미디어용 프로세서에 대한 관심도 증가하고 있다.
멀티미디어용 프로세서는 화상처리, LCD(Liquid-Crystal Display) /CRT (Cathode-Ray Tube)제어, 비디오 코덱(Video CODEC)을 위한 하드웨어 및 주변장치 제어 등의 다양한 기능을 구비하며, 최근에는 가격 및 소형화의 요구에 따라 시스템온칩 프로세서의 형태로 개발되고 있다.
시스템온칩 프로세서는, 마이크로프로세서, 내장메모리, 복수의 주변기기, 및 외부 버스 인터페이스 등을 하나의 칩안에 적재한 IC를 의미한다. 이러한 시스템온칩 프로세서의 개발로 시스템 사이즈를 축소할 수 있을 뿐만 아니라, 시스템 테스팅 시간이 단축되고, 시스템의 신뢰성을 향상시키며, 상품을 시장에 출시하는 시간도 줄일 수 있게 되었다.
시스템온칩 프로세서 중에서, 멀티미디어용 시스템온칩 프로세서는 하나의 칩안에 멀티미디어용 기기에서 필요한 여러가지 기능의 수행을 위한 회로가 포함된 것을 말한다. 멀티미디어용 시스템온칩 프로세서의 발전과정에서, 초기에는 DCT (Discrrete Cosine Transform)나, ME(Motion Estimator) 같은 단일 기능의 회로가 내장되어 있는 구조에서, SRAM 이나 부팅 롬(Boot ROM)이 첨가되거나, 나아가서 대용량의 SDRAM 까지 내장된 칩까지 발전하고 있으며, 기술에 발전에 의해 더 많은 부가 기능이 요구되고 있다.
그런데, 멀티미디어용 시스템온칩 프로세서의 설계과정에서, 전체 프로세서를 설계하는 방식보다는 기존 반도체 회사가 발표한 마이크로프로세서를 코아로 사용하고, 나머지 필요한 기능의 수행을 위한 회로를 첨가하는 방식이 고려될 수 있다. 즉, x86 또는 68k 등의 CISC CPU나 ARMTM 등의 RISC 마이크로프로세서 등을 시스템온칩 프로세서내의 핵심 제어기로 사용하는 방식이다.
이 경우, 마이크로프로세서, 기억장치, 입출력장치 등과 같은 시스템 내의 주요 구성요소들이 접속되어, 공유 통신 경로로 사용되는 시스템버스 (System Bus)의 규약은 마이크로프로세서를 개발한 반도체 회사에서 제공하는 것을 사용하는 것이 일반적이다. 개발자는 이 정해진 규격에 따라 시스템온칩을 설계하여, 외부 인터페이스에 대한 설계 부담을 줄이고, 시스템온칩 프로세서의 개발기간도 단축할 수 있게 된다.
그러나, 멀티미디어 처리를 위한 다양한 기능의 부가과정에서, 각 기능의 수행을 위한 회로부간에는 사용하는 클럭속도 및 처리속도에 차이가 있게 되고, 이러한 회로부들이 하나의 공유 시스템버스를 사용하는 경우에는, 가장 처리속도가 늦은 회로부의 처리속도에 전체시스템의 동작을 맞추거나, 처리속도가 빠른 회로부의 대기상태 늘어나게 되어 전체 시스템 성능은 저하된다.
그러므로, 각 회로부간의 처리속도의 차이를 극복할 수 있는 효율적인 설계를 하기 위해서는, 비슷한 처리 속도를 갖는 회로부별로 그룹을 만들고, 각 그룹별로 별개의 독립된 시스템버스를 사용하도록 설계하는 것이 바람직하다.
더구나, 기존 반도체 회사가 시스템버스 규약을 설계할 당시에 미처 예상하지 못했던 환경이 발생하는 경우에도, 새로운 환경에 적합한 시스템버스를 설계할 필요가 생기는데, 이 경우에도 기존 반도체회사의 시스템버스와 새로 설계한 시스템버스간을 인터페이싱하는 수단이 필요하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 기존에 생산된 마이크로프로세서를 이용하여 멀티미디어용 시스템온칩 프로세서를 개발하는 경우에, 시스템온칩내에서 독립적이고 속도가 다른 복수의 시스템버스를 사용하고, 각 시스템버스간에 적절한 인터페이스 수단을 제공함으로써, 개발기간을 단축시키고, 성능, 전력소비면에서 유리하며, 다양한 기능을 구비한 멀티미디어용 시스템온칩 프로세서를 제공함에 있다.
도 1은 본 발명에 따른 시스템온칩 프로세서의 주요 부분을 도시한 블럭도, 그리고
도 2는 본 발명에 따른 시스템온칩 프로세서의 상세 블럭도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 제어부 11 : 마이크로프로세서
12 : 버스인터페이스 13 : 제1시스템버스 중재기
15 : 제1시스템버스 제어부 18 : 제2시스템버스 중재기
20 : 제2SDRAM 콘트롤러 회로부 30 : 전처리기 회로부
40 : 후처리기 회로부 50 : 제1SDRAM 콘트롤러 회로부
60 : 캐쉬메모리 70 : 복부호기 회로부
80 : 페리퍼럴 DMA 회로부 90 : 제1브리지 DMA 회로부
91 : 제2브리지 DMA 회로부
상기 목적을 달성하기 위한 본 발명에 따른 멀티미디어용 시스템온칩 프로세서는, 외부에서 입력되는 영상신호를 압축할 수 있는 압축입력신호로 변환하는 전처리기 회로부; 상기 압축입력신호를 압축하여 압축데이터를 생성하고, 상기 압축데이터를 신장하여 부호화된 영상신호를 출력하는 복부호기 회로부; 상기 부호화된 영상신호를 화상표시장치가 사용할 수 있는 신호로 변환하는 후처리기 회로부; 상기 전처리기 회로부와, 상기 후처리기 회로부가 접속되는 제1시스템버스; 상기 복부호기 회로부가 접속되는 제2시스템버스; 상기 제1시스템버스와, 상기 제2시스템버스간에서 상호 데이터를 전송하는 제1브리지 DMA 회로부; 및 상기 회로부들의 동작을 제어하는 제어부를 포함한다.
주변장치제어를 위한 복수의 주변장치 콘트롤러; 상기 복수 주변장치 콘트롤러가 접속되는 주변기기 버스; 및 상기 제1시스템버스와 상기 주변기기 버스간에서 상호 데이터를 전송하는 제2브리지 DMA회로부를 더 포함하도록 구성하는 것이 바람직 하며, 상기 복수 주변장치 콘트롤러는 TIMER 콘트롤러, RTC 콘트롤러, Interrupt 콘트롤러, PCMCIA/CF 콘트롤러, MMC/SD 콘트롤러, MS 콘트롤러, GPIO 콘트롤러, UART 콘트롤러, USB 콘트롤러, IrDA 콘트롤러, I2C 콘트롤러, Ethernet 콘트롤러, AC'97 콘트롤러 , Flash 메모리 콘트롤러, SSP 콘트롤러, PS2 콘트롤러 중 어느 하나를 사용할 수 있다.
상기 제어부는 상기 제1시스템버스의 버스사용을 중재하는 제1시스템버스 중재기 블럭과, 상기 제2시스템버스의 버스사용을 중재하는 제2시스템버스 중재기를 포함하고, 상기 제1시스템버스 중재기 블럭은 마이크로프로세서; 상기 제1시스템버스의 버스사용을 중재하는 제1시스템버스 중재기; 상기 마이크로프로세서와 상기 제1시스템버스 중재기간에서 버스신호를 인터페이싱하는 버스인터페이스; 상기 마이크로세서와 상기 버스인터페이스간을 접속하는 제1제어부버스; 및 상기 버스인터페이스와 상기 제1시스템버스 중재기간을 접속하는 제2제어부 버스로 구성할 수 있다. 이 경우, 상기 마이크로프로세서는 ARM1020E 를 사용하며, 상기 제1제어부 버스는 AMBA 프로토콜을 사용하는 것이 바람직 하다.
상기 회로부들에 공급되는 클럭신호를 개폐할 수 있는 파워 콘트롤러를 더포함하여 필요한 회로부만 동작되도록 할 수 있다.
또한, 상기 제1시스템버스에 접속되어 외부 메모리의 데이터 입출력을 제어할 수 있는 제1메모리 제어기와, 상기 제2시스템버스에 접속되어 외부 메모리의 데이터 입출력을 제어할 수 있는 제2메모리 제어기를 더 포함하며, 상기 외부 메모리는 SDRAM 으로 구성하여 전체 성능을 높일 수 있다.
상기 제어부와 상기 제1시스템버스사이에 접속되는 캐쉬메모리를 더 포함하여 마이크로프로세서의 처리속도를 높일 수도 있다.
그리고, 상기 전치리기 회로부는 입력되는 영상화면의 크기를 소정 크기로 재조정할 수 있는 전스캐일 회로를 포함하도록 구성하는 것이 다양한 영상처리에 적합하다.
상기 후처리 회로부는, 외부에 연결된 LCD 의 디스플레이를 제어하는 LCD 콘트롤러와, 외부에 연결된 CRT의 디스플레이를 제어하는 CRT 콘트롤러, 및 그래픽 관련 연산을 하드웨어적으로 처리하는 2D 그래픽 가속기를 포함하는 것이 바람직하며, 상기 후치리기 회로부는 출력되는 영상화면의 크기를 소정 크기로 재조정할 수 있는 포스트스캐일 회로를 포함하도록 구성하는 것이 적합하다.
상기 복부호기 회로부는, 상기 압축입력신호를 이산여현변화에 하여 출력하는 DCT회로; 상기 DTC회로에서 출력되는 신호을 양자화하여 압축데이터로 만드는 양자회로; 상기 압축데이터를 역양자화하여 출력하는 역양자회로; 및 상기 역양자화회로에서 출력되는 신호를 역이산여현변화하는 IDCT회로를 포함하며, 또, 상기 압축입력신호의 화면간의 상관관계에 따라 압축하는 ME 회로와, 화면간의 상관관계에 따라 신장하는 MC 회로를 포함하는 것이 영상신호의 압축 및 신장 효율을 높일 수 있다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본발명에 따른 멀티미디어용 시스템온칩 프로세서의 주요부분을 나타낸 블럭도이다.
블럭도에는, 제어부(10)가 있고, 내부버스에는 크게 제1시스템버스와 제2시스템버스, 그리고 주변기기 버스가 있어, 각 버스시스템이 독립적으로 동작할 수 있도록 구성된다.
제1시스템버스에는 제1SDRM 콘트롤러 회로부(50)와, 복부호기 회로부(70), 패리퍼럴 DMA 회로부(80)가 접속되며, 제2시스템버스에는 제2SDRM 콘트롤러 회로부(20), 전처리기 회로부(30) 및 후처리기 회로부(40)가 접속된다. 주변기기 버스에는 주변기기의 제어를 위한 복수의 주변기기 콘트롤러가 접속되며, 제어부(10)와 제1시스템버스사이에는 케쉬메모리(60)가 접속된다.
제1시스템 버스와 제2시스템 버스사이에는 제1브리지 DMA(bridge DMA) 회로부(91)가 접속되고, 제1시스템버스와 주변기기 버스사이에는 제2브리지 DMA 회로부 (90)가 접속되어 있다.
이러한 구성에서, 제어부(10)는 시스템온칩 프로세서내의 각 회로부의 제어를 맡는다. 제어부(10)는 크게 제1시스템버스 제어부(15)와 제2시스템버스 중재기(18)로 구성되며, 제1시스템버스 제어부(15)는 마이크로프로세서(11), 버스 인터페이스(12), 제1시스템버스 중재기(13)와 이들 간을 접속하는 버스로 구성된다. 제1시스템버스 제어부(15)에 있는 마이크로프로세서(11)는 ARM사(Advanced RISC Machines LTD)의 ARM1020E 가 사용될 수 있으며, 이 경우 마이크로프로세서 (11)와 버스 인터페이스부(12)간에는 ARM 사가 제안한 AMBA (Advanced Micro-controller Bus Architectu re)를 사용할 수 있다.
그런데, AMBA는 SDRAM(Synchronous DRAM)이나 RDRAM(Rambus DRAM) 과 같은 메모리가 일반화되기 전에 설계된 버스구조여서, EDO RAM 과 같은 메모리를 사용할 때는 큰 문제가 없지만, 블럭 액세스 메모리를 사용할 때는 성능이 떨어진다는 단점이 있다.
따라서, 버스 인터페이스(12)와 제1시스템버스 중재기(13) 간에는 이러한 블럭 액세스 메모리를 지원할 수 있는 별도의 버스구조가 사용되며, 버스 인터페이스(12)가 마이크로프로세서(11)와 제1시스템버스 중재기(13)간의 버스를 인터페이싱한다. 블럭 액세스 메모리를 지원할 수 있는 버스시스템에는 기출원된 DOAA(Data Oriented Arbitration Architecture) 버스 등을 이용할 수 있다.
제어부(10)의 제1시스템버스 중재기(13)는 제1시스템버스의 버스사용을 중재하며, 독립적으로 동작하도록 구성된 제2시스템버스 중재기(18)는, 제2시스템버스의 버스사용을 중재한다.
버스사용이 경합(contention)되는 경우에, 제1시스템버스 중재기(13)와 제2시스템버스 중재기(18)가 버스사용의 우선순위를 정하는 방법에는 여러가지 방식이 사용될 수 있다. 여기서는 데이터 요구량이 많은 회로부에게 버스사용의 우선순위를 부여하는 방식을 취한다.
제2시스템버스에 접속되는 전처리기 회로부(30)는 외부로 부터 입력되는 영상신호를 처리하여 비디오 코더(Video coder) 등이 압축할 수 있는 압축입력신호를 만든다. 즉, CMOS 이미지 센서 등으로부터 입력되는 신호는 CRT의 특성을 고려하여 감마보정를 거친 뒤, RGB 신호를 YUV 신호로 변화시키며, 외부에서 휘도 신호 Y와 색차신호 Cb, Cr 신호로 변환되어 입력되는 신호도 처리할 수 있다. 또, ITU-R (International Telecommunication Union-Radiocommuni cation Sector ;국제전기통신연합-무선통신부분) 601,605 format을 모두 입력받을 수 있으며, 비디오 코더 출력시에도 원하는 포맷으로 출력할 수 있다.
제1시스템버스에 접속되는 복부호기 회로부(70)는 입력되는 신호에 대하여 압축하고, 또 압축된 신호를 신장하는 역활을 한다. 이러한 과정은 디지털 영상신호의 과다한 데이터 량으로 인하여 디지털 영상의 전송 등을 위해서는 영상의 압축이 필요하고, 후에 이를 이용하기 위해서는 압축된 데이터의 신장이 필요하기 때문이다.
복부호기 회로부(70)는 H.263, MPEG-2, MPEG-4, JPEG 등과 같은 영상압축 표준안인 비디오 코댁(Video CODEC)의 구현을 위하여 많은 연산량을 필요로 하므로, 이러한 연산처리를 마이크로프로세서(11)에 맡기지 않고, 자체적으로 처리한다. 이와 같이 연산과정을 하드웨어적으로 처리하여 성능향상을 도모한다.
제2시스템버스에 접속되는 후처리기 회로부(40)는 LCD 나 CRT 에 출력하기 위한 비디오 데이터와 그래픽 데이터를 처리한다. 후처리기 회로부(40)에는 YUV 신호를 RGB 로 변환해주는 단계와, 16 bpp 보다 적은 모드의 그래픽 데이터의 경우팔레트(palette) 를 거치는 부분과, 표현할 수 없는 색상을 추가적으로 표현하기 위한 디더링 (dithering) 단계가 포함된다.
후처리기 회로부(40)는 4, 8, 16, 32 bpp 를 지원하며, 디스플레이 장치의 표현 가능한 계조수가 디지털 이미지의 계조수 보다 적을 경우를 위하여 에러 디퓨젼(Error Difusion) 과 디더링(dithering)기능이 있다.
제1시스템버스에 접속된 제1SDRAM 컨트롤러(50)와, 제2시스템버스에 접속된 제2SDRM 컨트롤러(20)는 외부에 접속되는 SDRAM을 제어한다. SDRAM 은 2중 인터리빙을 채택하고, 내부 연산을 파이프라인 기법으로 처리하므로써 속도를 높인 DRAM 으로서, 버스트 모드(bursr mode)를 채택하고 있다. 버스트 모드에서는 일련의 데이터 비트들이 첫번째 비트가 액세스된 다음에 클럭에 맞추어 신속하게 출력되는데, 액세스될 모든 비트들이 순서대로 액세스되고 첫번째 비트와 동일한 배열(row)에 있는 경우에 유용하다.
제1시스템버스와 제2시스템 버스간의 속도차이를 고려하여, 각 시스템버스마다 별도의 SDRAM 콘트롤를 사용하여 데이터를 입출력하게 되므로, 버스사용의 병목현상을 완화할 수 있다. SDRAM에 입출력되는 데이터의 길이는 16 비트 혹은 32 비트 등을 사용할 수 있다.
제어부(10)와 제1시스템버스사이에 접속되는 캐쉬메모리(Cache memeory)(60)는 지역성의 원리(principle of locality)를 이용하여 기억장치 속도가 가능한 한 가장 빠른 기억장치의 속도에 접근함과 동시에, 저렴한 반도체 기억장치의 가격으로 큰 기억장치 용량을 가질 수 있도록 하기 위한 것이다.
마이크로프로세서(11)로 ARM1020E 프로세서를 사용하는 경우,이 프로세서는 내부적으로 32K 바이트의 데이터 캐쉬와, 32K 바이트의 인스트럭션 캐쉬를 구비하고 있다. 따라서, 마이크로프로세서(11)에 있는 온칩 캐쉬가 제1차캐쉬, 캐쉬메모리 (60)가 제2차 캐쉬역활을 하도록 구성된다. 캐쉬메모리(60)를 제2차 캐쉬로 이용하는 대신에, 다른 회로부의 보조 버퍼로 사용할 수 도 있다.
주변기기 버스에는 복수개의 주변장치 콘트롤러가 접속된다. 여기에는, 일반목적용으로 TIMER 콘트롤러(200), RTC 콘트롤러(205), Interrupt 콘트롤러(210) 등이 있다.
통신용으로는 UART(Universal Asynchronous Receiver-Transmitter) 콘트롤러(240), IrDA(Infrared Data Association) 콘트롤러(250), I2C(Inter IC Control) 콘트롤러(255), Ehernet 콘트롤러(260) 등이 있다.
메모리 카드 제어용으로 PCMCIA/CF(Personal Computer Memory Card Interface Association/Compact Flash) 콘트롤러(270), MMC/SD(Multi-Media Card/Secure Disk) 콘트롤러(225), MS(Memory Stick) 콘트롤러(230) 등이 있다.
그리고, AC'97 콘트롤러(265), 플래시 메모리(Flash memory) 컨트롤러(270)가 있으며, GPIO(General Purpose Input Output) 콘트롤러(235), Touch Screen 을 위한 SSP(Synchronous Serial Protocol) 콘트롤러(275), PS2 콘트롤러(280) 등이 주변기기 버스에 접속되어, 외부에 접속되는 주변기기를 제어한다. 제1시스템 버스에 접속된 페리퍼럴 DMA 회로부(80)는 주변기기를 위한 DMA 용으로 사용된다.
한편, 제1브리지 DAM(Bridge DMA) 회로부(91)는 제1시스템버스와 제2시스템버스간의 데이터 전송을 담당하고, 제2브리지 DMA 회로부(90)는 제1시스템버스와 주변기기 버스간의 데이터 전송을 담당한다.
제1시스템버스에 접속된 복부호기 회로부(70)는, 입력되는 영상의 크기 또는 디스플레이 되는 영상의 크기에 크게 영향을 받지 않기 때문에 상대적으로 느린 클럭신호를 사용해도 된다. 이에 반해, 제2시스템 버스에 접속된 후처리기 회로부 (40)는, LCD 및 CRT 두개의 디스플레이장치를 독립적으로 구동해야 하며, LDC나 CRT 에 디스플레이되는 영상의 크기가 클 경우에는 빠른 클럭신호를 사용해야 한다.
따라서, 속도가 다른 클럭신호를 사용하여 처리속도에 차이가 있는 회로부가 하나의 시스템버스를 공유하는 경우에는, 낮은 클럭신호를 쓰는 회로부에 전체 시스템의 속도를 맞추거나, 빠른 회로부가 대기상태에 놓이는 경우가 많이 발생하게 되어, 전체 시스템 성능은 떨어지게 된다.
이러한 이유로, 제1브리지 DMA 회로부(91)는 속도차이가 있는 제1시스템버스와 제2시스템버스간의 데이터 전송을 인터페이싱하여, 각각의 시스템버스가 독립적인 속도로 동작하면서도, 상호간에 원할하게 데이터 교환을 할 수 있도로 한다. 제1브리지 DMA 회로부(91)는 블럭전송을 기본으로 하나, 작은 단위의 데이터 전송도 가능하다.
마찬가지로, 고속인 제1시스템 버스와 이에 비해 저속인 주변기기 버스사이간에서도 데이터 전송이 필요한 경우, 저속인 주변기기 버스의 속도에 제1시스템버스의 속도를 맞추어야 하므로, 고속인 제1시스템버스에 접속된 회로부는 대기상태에 들어가는 경우가 발생하게 된다. 따라서 두 버스사이에 속도차이를 인터페이싱하기 위해 제1브리지 DMA 회로부 (92)와 같은 구조의 제2브리지 DMA 회로부(90)가 사용된다.
도 2는 본발명에 따른 멀티미디어용 시스템온칩 프로세서의 상세 블럭도이다.
블럭도에서, 상기한 전처리기 회로부(30)는 내부적으로 전처리기(31)와 프리스캐일러 (32)로 구성된다. 전처리기(31)는, 앞서 설명한 바와 같이, 외부로 부터 입력되는 영상신호를 처리하여 비디오 코더(Video coder) 등이 압축할 수 있는 압축입력신호를 만든다. 프리스케일러(32)는 입력되는 영상신호의 크기를 원하는 크기로 변화시키는 기능을 수행한다.
상기한 후처리기 회로부(50)도 내부적으로 후처리기(41), 포스트스캐일러 (42), 2D 그래픽 가속기(43) 및 LCD/CRT 콘트롤러(44)로 구성된다.
후처리기(41)는, LCD나 CRT에 출력하기 위한 비디오 데이터와 그래픽 데이터를 처리하며, 포스트스케일러(42)는 출력되는 영상의 크기를 원하는 크기로 변화시키는 기능을 수행한다.
2D 그래픽 가속기(43)는 그래픽 처리에 관련된 연산을 하드웨어적으로 처리한다. 그래픽 처리에는 많은 연산이 필요하므로 이를 마이크로프로세서(11)가 직접 처리하지 않고, 2D 그래픽 가속기(43)가 처리하도록 함으로써 성능을 높이기 위한 것이다.
LCD/CRT 콘트롤러(44)는 시스템온칩 프로세서의 외부에 연결된 LCD나 CRT 에대한 디스플레이를 제어한다. 디스플레이시 LCD와 CRT는 동시에 구동 될 수 있다.
상기한 복부호기 회로부(70)는, DCT/IDCT(Discrete Cosine Transform/Inverse DCT) 및 Q/IQ(Quantization/Inverse Quantization) (71)와 ME/MC (Motion Estimation/Motion Compensation)(72) 회로로 구성된다.
DCT/IDCT, Q/IQ (71) 회로는, 입력되는 한장의 영상을 8 ×8 화소의 정방형 블럭으로 분할하여, 이산여현변환을 수행하고, 변환 후에 각 계수를 양자화스텝으로 정의된 수로 나누어 나머지를 반올림하는 양자화(quantization) 과정을 거친다. 이러한 과정에 의해 입력되는 신호를 압축할 수 있다.
압축된 신호를 신장하는 경우에는, 8 ×8 화소블럭의 각 계수에 양자화 스텝을 곱하여 역양자화(Inverse quantization) 과정을 수행하고, 역양자화된 블럭마다 역IDCT (Inverse DCT) 변환과정을 수행한다.
ME/MC (72) 회로는 움직임 예측 및 보상에 의해 입력되는 영상 화면과 화면 간의 정보를 이용하는 압축 및 신장을 행하는 기법이다. 즉 ME 회로는 입력되는 영상신호의 움직임 벡터를 산출하고, MC 회로는 IDCT 회로에서 생성되는 화소값간의 차분치와 움직임 벡터에 의해 보상된 블럭의 화소값을 이용하여 신장한다. 이러한 ME/MC(72) 회로는, DCT/IDCT, Q/IQ (71) 회로와 조합하여 사용된다.
한편, 파워콘트롤러(Power Controller)(100)는 동작모드에 따라 필요없는 회로부에 공급되는 클럭신호를 차단하고, 필요한 회로부에는 클럭신호를 공급하여 동작하도록 하여, 전체 소모 전력을 줄일 수 있게 한다. 파워콘트롤러(100)가 제1SDRM 콘트롤러 회로부(50)나 제2SDRAM 콘트롤러 회로부(2)의 동작을 정지시키는경우에는, 저장된 정보를 유지하기 위해 리플래시(refresh)가 필요하므로, 클럭신호가 차단되어 로우(low)로 되는 순간부터 자체 리플래시(self refresh) 모드로 동작하도록 한다. PLL(Phase Locked Loop)(102)은 외부에서 인가되는 클럭신호를 나누어서, 클럭이 필요한 회로에 공급하는 역활을 하는데, 파워컨트롤러(100)의 제어를 받고, 시스템 콘트롤러(104)는 외부에 연결되는 카메라, LCD 등의 주변기기들이 동작할 수 있는 환경을 제공한다. Counter/Timer(30)는 마이크로프로세서(11) 동작시 필요한 신호를 제공한다.
도 1 및 도 2 에서 설명한, 본 발명에 따른 멀티미디어용 시스템온칩 프로세서에서의 동작과정을 예를 들면 다음과 같다.
먼저, CMOS image 센서(301)를 통해 입력되는 영상신호는 전처리기 회로부(30)에서 압축처리가 가능한 압축입력신호로 변경되고, 변경된 압축입력신호들은 제1브리지 DMA 회로부(91)를 통해 복부호기 회로부(70)로 전달된다. 복부호 회로부(70)에서는 입력된 신호에 대하여 압축 및 신장과정을 거치게 되고, 이 과정을 거친 데이터는 다시 제1브리지 DMA 회로부(90)를 통해 후처리기 회로부(40)에 전달된다.
후처리기 회로부(40)에서는 입력되는 데이터를 처리하여, LDC (308)에 디스플레이 하고, 이와 동시에 Triple DAC(Digital-to-Analog Converter)(106)을 거쳐 CRT(306)에도 디스플레이할 수 있다. 이러한 처리과정 중에서, 데이터의 저장 및 입출이 필요한 경우에는 제1SDRAM 콘트롤러 회로부(50)나 제2SDRAM 콘트롤러 회로부 (20)에 의해 외부의 제1SDRAM(302)이나 제2SDRAM(304)을 사용한다.
외부기기의 제어가 필요한 경우에는 마이크로프로세서(11) 등은 제1시스템버스와 제2브리지 DMA 회로부(90) 를 통해 필요한 데이터를 주변기기 버스로 보내서, 필요한 주변기기 콘트롤러가 동작되도록 한다.
마이크로프로세서(11)의 동작 중에 캐쉬메모리(60)가 사용될 수 있다. 또, 마이크로프로세서(11)가 명령을 해석하여 수행하는 중에, 독립적인 기능을 갖는 회로부가 처리할 수 있는 명령어를 만나게 되면, 이를 해당 회로부가 알려서, 하드웨어적으로 처리되도록 한다. 이에 의해 시스템온칩의 성능은 향상될 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 기존 마이크로프로세서를 이용하여 멀티미디어용 시스템온칩 프로세서를 개발하는 경우, 처리속도가 다른 독립적으인 시스템버스를 복수개로 사용하고, 각 시스템버스간의 데이터 전송을 브리지 DMA를 사용하여 조정하여, 성능이 뛰어나면서 개발기간을 단축할 수 있고, 다양한 기능을 구비한 멀티미디어용 시스템온칩 프로세서의 설계가 가능하게 된다.
그리고, 멀티미디어용 시스템온칩내에서 필요한 회로부만에만 클럭신호를 공급하며, 해당 회로부만이 동작하도록 하여 전체 소비전력을 줄일 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (19)

  1. 외부에서 입력되는 영상신호를 압축을 위한 압축입력신호로 변환하는 전처리기 회로부;
    상기 압축입력신호를 압축하여 압축데이터를 생성하고, 상기 압축데이터를 신장하여 부호화된 영상신호를 출력하는 복부호기 회로부;
    상기 부호화된 영상신호를 화상표시장치가 사용할 수 있는 신호로 변환하는 후처리기 회로부;
    상기 전처리기 회로부와, 상기 후처리기 회로부가 접속되는 제1시스템버스;
    상기 복부호기 회로부가 접속되는 제2시스템버스;
    상기 제1시스템버스와, 상기 제2시스템버스간에서 상호 데이터를 전송하는 제1브리지 DMA 회로부;
    주변장치제어를 위한 복수의 주변장치 콘트롤러;
    상기 복수 주변장치 콘트롤러가 접속되는 주변기기 버스;
    상기 제1시스템버스와 상기 주변기기 버스간에서 상호 데이터를 전송하는 제2브리지 DMA회로부; 및
    상기 회로부들의 동작을 제어하는 제어부;를 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  2. 삭제
  3. 제 2항에 있어서,
    상기 복수 주변장치 콘트롤러는 TIMER 콘트롤러, RTC 콘트롤러, Interrupt 콘트롤러, PCMCIA/CF 콘트롤러, MMC/SD 콘트롤러, MS 콘트롤러, GPIO 콘트롤러, UART 콘트롤러, USB 콘트롤러, IrDA 콘트롤러, I2C 콘트롤러, Ethernet 콘트롤러, AC'97 콘트롤러 , Flash 메모리 콘트롤러, SSP 콘트롤러, PS2 콘트롤러 중 적어도 어느 하나인 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  4. 제 1항에 있어서,
    상기 제어부는,
    상기 제1시스템버스의 버스사용을 중재하는 제1시스템버스 제어부; 및,
    상기 제2시스템버스의 버스사용을 중재하는 제2시스템버스 중재기를 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  5. 제 4항에 있어서,
    상기 제1시스템버스 제어부는
    마이크로프로세서;
    상기 제1시스템버스의 버스사용을 중재하는 제1시스템버스 중재기;
    상기 마이크로프로세서와 상기 제1시스템버스 중재기간에서 버스신호를 인터페이싱하는 버스인터페이스;
    상기 마이크로세서와 상기 버스인터페이스간을 접속하는 제1제어부버스; 및
    상기 버스인터페이스와 상기 제1시스템버스 중재기간을 접속하는 제2제어부 버스를 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  6. 제 5항에 있어서,
    상기 마이크로프로세서는 ARM1020E 인 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  7. 제 5항에 있어서,
    상기 제1제어부 버스는 AMBA 프로토콜을 사용하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  8. 제 1항에 있어서
    상기 회로부들에 공급되는 클럭신호를 개폐할 수 있는 파워 콘트롤러를 더 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  9. 제 1항에 있어서,
    상기 제1시스템버스에 접속되어 외부 메모리의 데이터 입출력을 제어할 수 있는 제1메모리 제어기를 더 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  10. 제 1항에 있어서,
    상기 제2시스템버스에 접속되어 외부 메모리의 데이터 입출력을 제어할 수 있는 제2메모리 제어기를 더 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  11. 제 9항 또는 제 10항에 있어서,
    상기 외부 메모리는 SDRAM 으로 구성되는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  12. 제 1항에 있어서,
    상기 제어부와 상기 제1시스템버스사이에 접속되는 캐쉬메모리를 더 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  13. 제 1항에 있어서,
    상기 전치리기 회로부는 입력되는 영상화면의 크기를 소정 크기로 재조정할 수 있는 전스캐일 회로를 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  14. 제 1항에 있어서,
    상기 후처리 회로부는
    외부에 연결된 LCD 의 디스플레이를 제어하는 LCD 콘트롤러를 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  15. 제 1항에 있어서,
    상기 후처리 회로부는 외부에 연결된 CRT 의 디스플레이를 제어하는 CRT 콘트롤러를 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  16. 제 1항에 있어서,
    상기 후처리기 회로부는 그래픽 관련 연산을 하드웨어적으로 처리하는 2D 그래픽 가속기를 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  17. 제 1항에 있어서,
    상기 전치리기 회로부는 출력되는 영상화면의 크기를 소정 크기로 재조정할 수 있는 포스트스캐일 회로를 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  18. 제 1항에 있어서,
    상기 복부호기 회로부는
    상기 압축입력신호를 이산여현변화에 하여 출력하는 DCT회로;
    상기 DTC회로에서 출력되는 신호을 양자화하여 압축데이터로 만드는 양자회로;
    상기 압축데이터를 역양자화하여 출력하는 역양자회로; 및
    상기 역양자화회로에서 출력되는 신호를 역이산여현변화하는 IDCT회로를 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
  19. 제 1항에 있어서,
    상기 복부호기 회로부는
    상기 압축입력신호의 화면간의 상관관계에 따라 압축하는 ME 회로와,
    화면간의 상관관계에 따라 압축된 데이터를 신장하는 MC 회로를 포함하는 것을 특징으로 하는 멀티미디어용 시스템온칩 프로세서.
KR10-2002-0014846A 2002-03-19 2002-03-19 멀티미디어용 시스템온칩 프로세서 KR100449102B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0014846A KR100449102B1 (ko) 2002-03-19 2002-03-19 멀티미디어용 시스템온칩 프로세서
US10/361,677 US7171050B2 (en) 2002-03-19 2003-02-11 System on chip processor for multimedia devices
EP03251689A EP1347391A3 (en) 2002-03-19 2003-03-19 System on chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0014846A KR100449102B1 (ko) 2002-03-19 2002-03-19 멀티미디어용 시스템온칩 프로세서

Publications (2)

Publication Number Publication Date
KR20030075566A KR20030075566A (ko) 2003-09-26
KR100449102B1 true KR100449102B1 (ko) 2004-09-18

Family

ID=27786033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0014846A KR100449102B1 (ko) 2002-03-19 2002-03-19 멀티미디어용 시스템온칩 프로세서

Country Status (3)

Country Link
US (1) US7171050B2 (ko)
EP (1) EP1347391A3 (ko)
KR (1) KR100449102B1 (ko)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154886B2 (en) * 2002-07-22 2006-12-26 Qlogic Corporation Method and system for primary blade selection in a multi-module fiber channel switch
US7230929B2 (en) * 2002-07-22 2007-06-12 Qlogic, Corporation Method and system for dynamically assigning domain identification in a multi-module fibre channel switch
US7334046B1 (en) 2002-08-05 2008-02-19 Qlogic, Corporation System and method for optimizing frame routing in a network
US7397768B1 (en) 2002-09-11 2008-07-08 Qlogic, Corporation Zone management in a multi-module fibre channel switch
TWI222315B (en) * 2003-06-25 2004-10-11 Sunplus Technology Co Ltd Digital camera controller apparatus for a mobile phone
US7355966B2 (en) * 2003-07-16 2008-04-08 Qlogic, Corporation Method and system for minimizing disruption in common-access networks
US7471635B2 (en) * 2003-07-16 2008-12-30 Qlogic, Corporation Method and apparatus for test pattern generation
US7525910B2 (en) * 2003-07-16 2009-04-28 Qlogic, Corporation Method and system for non-disruptive data capture in networks
US7463646B2 (en) * 2003-07-16 2008-12-09 Qlogic Corporation Method and system for fibre channel arbitrated loop acceleration
US7453802B2 (en) * 2003-07-16 2008-11-18 Qlogic, Corporation Method and apparatus for detecting and removing orphaned primitives in a fibre channel network
US7620059B2 (en) * 2003-07-16 2009-11-17 Qlogic, Corporation Method and apparatus for accelerating receive-modify-send frames in a fibre channel network
US7388843B2 (en) * 2003-07-16 2008-06-17 Qlogic, Corporation Method and apparatus for testing loop pathway integrity in a fibre channel arbitrated loop
US7583597B2 (en) * 2003-07-21 2009-09-01 Qlogic Corporation Method and system for improving bandwidth and reducing idles in fibre channel switches
US7522522B2 (en) * 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for reducing latency and congestion in fibre channel switches
US7525983B2 (en) * 2003-07-21 2009-04-28 Qlogic, Corporation Method and system for selecting virtual lanes in fibre channel switches
US7684401B2 (en) * 2003-07-21 2010-03-23 Qlogic, Corporation Method and system for using extended fabric features with fibre channel switch elements
US7477655B2 (en) * 2003-07-21 2009-01-13 Qlogic, Corporation Method and system for power control of fibre channel switches
US7420982B2 (en) * 2003-07-21 2008-09-02 Qlogic, Corporation Method and system for keeping a fibre channel arbitrated loop open during frame gaps
US7573909B2 (en) * 2003-07-21 2009-08-11 Qlogic, Corporation Method and system for programmable data dependant network routing
US7406092B2 (en) * 2003-07-21 2008-07-29 Qlogic, Corporation Programmable pseudo virtual lanes for fibre channel systems
US7447224B2 (en) * 2003-07-21 2008-11-04 Qlogic, Corporation Method and system for routing fibre channel frames
US7894348B2 (en) * 2003-07-21 2011-02-22 Qlogic, Corporation Method and system for congestion control in a fibre channel switch
US7512067B2 (en) * 2003-07-21 2009-03-31 Qlogic, Corporation Method and system for congestion control based on optimum bandwidth allocation in a fibre channel switch
US7466700B2 (en) * 2003-07-21 2008-12-16 Qlogic, Corporation LUN based hard zoning in fibre channel switches
US7792115B2 (en) 2003-07-21 2010-09-07 Qlogic, Corporation Method and system for routing and filtering network data packets in fibre channel systems
US7558281B2 (en) * 2003-07-21 2009-07-07 Qlogic, Corporation Method and system for configuring fibre channel ports
US7630384B2 (en) * 2003-07-21 2009-12-08 Qlogic, Corporation Method and system for distributing credit in fibre channel systems
US7580354B2 (en) * 2003-07-21 2009-08-25 Qlogic, Corporation Multi-speed cut through operation in fibre channel switches
US7646767B2 (en) * 2003-07-21 2010-01-12 Qlogic, Corporation Method and system for programmable data dependant network routing
US7430175B2 (en) * 2003-07-21 2008-09-30 Qlogic, Corporation Method and system for managing traffic in fibre channel systems
US7352701B1 (en) 2003-09-19 2008-04-01 Qlogic, Corporation Buffer to buffer credit recovery for in-line fibre channel credit extension devices
KR100591243B1 (ko) * 2003-12-24 2006-06-19 한국전자통신연구원 온-칩 직렬 주변장치 버스 시스템 및 그 운용방법
US7564789B2 (en) * 2004-02-05 2009-07-21 Qlogic, Corporation Method and system for reducing deadlock in fibre channel fabrics using virtual lanes
US7480293B2 (en) * 2004-02-05 2009-01-20 Qlogic, Corporation Method and system for preventing deadlock in fibre channel fabrics using frame priorities
KR100545379B1 (ko) * 2004-03-09 2006-01-24 삼성전자주식회사 휘도/색차 성분 분리 기능이 내장된 광기록재생 장치
US7930377B2 (en) * 2004-04-23 2011-04-19 Qlogic, Corporation Method and system for using boot servers in networks
US7340167B2 (en) * 2004-04-23 2008-03-04 Qlogic, Corporation Fibre channel transparent switch for mixed switch fabrics
US7672573B2 (en) * 2004-05-13 2010-03-02 Sunplus Technology Co., Ltd. Shared memory architecture and method in an optical storage and recording system
KR101086401B1 (ko) 2004-06-02 2011-11-25 삼성전자주식회사 서로 다른 속도로 동작하는 버스들을 인터페이싱하는 방법및 장치
US7404020B2 (en) * 2004-07-20 2008-07-22 Qlogic, Corporation Integrated fibre channel fabric controller
US8295299B2 (en) * 2004-10-01 2012-10-23 Qlogic, Corporation High speed fibre channel switch element
US7380030B2 (en) * 2004-10-01 2008-05-27 Qlogic, Corp. Method and system for using an in-line credit extender with a host bus adapter
US7411958B2 (en) * 2004-10-01 2008-08-12 Qlogic, Corporation Method and system for transferring data directly between storage devices in a storage area network
US7593997B2 (en) * 2004-10-01 2009-09-22 Qlogic, Corporation Method and system for LUN remapping in fibre channel networks
KR100596982B1 (ko) * 2004-12-15 2006-07-05 삼성전자주식회사 이중 계층 버스 구조, 이중 계층 버스 구조를 가진 시스템온 칩 시스템 및 시스템 온 칩 시스템의 버스 액세스 방법
US7519058B2 (en) * 2005-01-18 2009-04-14 Qlogic, Corporation Address translation in fibre channel switches
TW200629072A (en) * 2005-02-01 2006-08-16 Sunplus Technology Co Ltd Bridge system for hetero-serial interfaces
KR100657145B1 (ko) * 2005-02-24 2006-12-13 매그나칩 반도체 유한회사 스케일러를 구비한 이미지센서 및 이미지센서의 이미지 스케일링 방법
US8560863B2 (en) * 2006-06-27 2013-10-15 Intel Corporation Systems and techniques for datapath security in a system-on-a-chip device
US8238275B2 (en) * 2007-01-31 2012-08-07 Broadcom Corporation IC with MMW transceiver communications
US8239650B2 (en) * 2007-01-31 2012-08-07 Broadcom Corporation Wirelessly configurable memory device addressing
US20090197641A1 (en) * 2008-02-06 2009-08-06 Broadcom Corporation Computing device with handheld and extended computing units
US8280303B2 (en) * 2007-01-31 2012-10-02 Broadcom Corporation Distributed digital signal processor
US20090017910A1 (en) * 2007-06-22 2009-01-15 Broadcom Corporation Position and motion tracking of an object
US8125950B2 (en) * 2007-01-31 2012-02-28 Broadcom Corporation Apparatus for wirelessly managing resources
US8121541B2 (en) * 2007-01-31 2012-02-21 Broadcom Corporation Integrated circuit with intra-chip and extra-chip RF communication
US8289944B2 (en) * 2007-01-31 2012-10-16 Broadcom Corporation Apparatus for configuration of wireless operation
US20090011832A1 (en) * 2007-01-31 2009-01-08 Broadcom Corporation Mobile communication device with game application for display on a remote monitor and methods for use therewith
US8254319B2 (en) * 2007-01-31 2012-08-28 Broadcom Corporation Wireless programmable logic device
US8200156B2 (en) * 2007-01-31 2012-06-12 Broadcom Corporation Apparatus for allocation of wireless resources
US20080320293A1 (en) * 2007-01-31 2008-12-25 Broadcom Corporation Configurable processing core
US8438322B2 (en) * 2007-01-31 2013-05-07 Broadcom Corporation Processing module with millimeter wave transceiver interconnection
US9486703B2 (en) 2007-01-31 2016-11-08 Broadcom Corporation Mobile communication device with game application for use in conjunction with a remote mobile communication device and methods for use therewith
US8204075B2 (en) * 2007-01-31 2012-06-19 Broadcom Corporation Inter-device wireless communication for intra-device communications
US8223736B2 (en) * 2007-01-31 2012-07-17 Broadcom Corporation Apparatus for managing frequency use
US8116294B2 (en) * 2007-01-31 2012-02-14 Broadcom Corporation RF bus controller
US8898350B2 (en) * 2007-11-27 2014-11-25 Spanison Llc Multi-bus architecture for mass storage system-on-chip controllers
US20090198798A1 (en) * 2008-02-06 2009-08-06 Broadcom Corporation Handheld computing unit back-up system
US8195928B2 (en) * 2008-02-06 2012-06-05 Broadcom Corporation Handheld computing unit with merged mode
US8175646B2 (en) * 2008-02-06 2012-05-08 Broadcom Corporation Networking of multiple mode handheld computing unit
US8717974B2 (en) * 2008-02-06 2014-05-06 Broadcom Corporation Handheld computing unit coordination of femtocell AP functions
US8117370B2 (en) * 2008-02-06 2012-02-14 Broadcom Corporation IC for handheld computing unit of a computing device
US8064952B2 (en) * 2008-02-06 2011-11-22 Broadcom Corporation A/V control for a computing device with handheld and extended computing units
US8430750B2 (en) * 2008-05-22 2013-04-30 Broadcom Corporation Video gaming device with image identification
US8456478B2 (en) 2008-10-30 2013-06-04 Microchip Technology Incorporated Microcontroller with integrated graphical processing unit
US20110022782A1 (en) * 2009-07-24 2011-01-27 Stec, Inc. Flash storage with array of attached devices
US20110022783A1 (en) * 2009-07-24 2011-01-27 Stec, Inc. Flash storage with increased throughput
US9493248B1 (en) * 2012-09-28 2016-11-15 Rockwell Collins, Inc. Remote display of flight deck information from a legacy display system
JP6184080B2 (ja) * 2012-11-20 2017-08-23 ソニー株式会社 撮像素子
TWI812680B (zh) * 2018-05-15 2023-08-21 日商索尼半導體解決方案公司 攝像裝置及攝像系統

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022292A (ko) * 1993-03-25 1994-10-20 김광호 디지탈 신호 프로세서 칩의 버스 구조
US5694556A (en) * 1995-06-07 1997-12-02 International Business Machines Corporation Data processing system including buffering mechanism for inbound and outbound reads and posted writes
US5870567A (en) * 1996-12-31 1999-02-09 Compaq Computer Corporation Delayed transaction protocol for computer system bus
KR19990048634A (ko) * 1997-12-10 1999-07-05 구본준 마이크로컴퓨터의 시스템버스를 이용한 주변 입출력기기 접속장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675863A (en) * 1985-03-20 1987-06-23 International Mobile Machines Corp. Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels
JPS63149768A (ja) * 1986-12-15 1988-06-22 Matsushita Graphic Commun Syst Inc 画情報処理装置
US5287457A (en) * 1989-01-13 1994-02-15 International Business Machines Corporation Computer system DMA transfer
US5754697A (en) * 1994-12-02 1998-05-19 Fu; Chi-Yung Selective document image data compression technique
US5473742A (en) * 1994-02-22 1995-12-05 Paragraph International Method and apparatus for representing image data using polynomial approximation method and iterative transformation-reparametrization technique
US6525722B1 (en) * 1995-08-04 2003-02-25 Sun Microsystems, Inc. Geometry compression for regular and irregular mesh structures
DE69729495T2 (de) * 1996-03-08 2004-10-28 Matsushita Electric Industrial Co., Ltd., Kadoma Bildinformationsverarbeitungssystem und Mikroprozessor für die geschützte Reproduktion von audiovisuellen Daten
US6373986B1 (en) * 1998-04-08 2002-04-16 Ncr Corporation Compression of data transmission by use of prime exponents
US6064626A (en) * 1998-07-31 2000-05-16 Arm Limited Peripheral buses for integrated circuit
US6754279B2 (en) * 1999-12-20 2004-06-22 Texas Instruments Incorporated Digital still camera system and method
US6791609B2 (en) * 1999-12-20 2004-09-14 Texas Instruments Incorporated Digital still camera system and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022292A (ko) * 1993-03-25 1994-10-20 김광호 디지탈 신호 프로세서 칩의 버스 구조
US5694556A (en) * 1995-06-07 1997-12-02 International Business Machines Corporation Data processing system including buffering mechanism for inbound and outbound reads and posted writes
US5870567A (en) * 1996-12-31 1999-02-09 Compaq Computer Corporation Delayed transaction protocol for computer system bus
KR19990048634A (ko) * 1997-12-10 1999-07-05 구본준 마이크로컴퓨터의 시스템버스를 이용한 주변 입출력기기 접속장치

Also Published As

Publication number Publication date
EP1347391A3 (en) 2007-06-27
US7171050B2 (en) 2007-01-30
EP1347391A2 (en) 2003-09-24
US20030179939A1 (en) 2003-09-25
KR20030075566A (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
KR100449102B1 (ko) 멀티미디어용 시스템온칩 프로세서
KR100451554B1 (ko) 멀티미디어용 시스템온칩 프로세서
KR100418437B1 (ko) 멀티미디어 신호처리를 위한 영상복원 프로세서
US7508981B2 (en) Dual layer bus architecture for system-on-a-chip
US10659796B2 (en) Bandwidth saving architecture for scalable video coding spatial mode
US20060143615A1 (en) Multimedia processing system and multimedia processing method
US9392292B2 (en) Parallel encoding of bypass binary symbols in CABAC encoder
US8339406B2 (en) Variable-length coding data transfer interface
EP0696405A1 (en) Motion estimation coprocessor
US20140219361A1 (en) Image data encoding for access by raster and by macroblock
US7760198B2 (en) Display controller
CN111492656B (zh) 用于图像的两阶段解码的方法、设备和介质
KR100489719B1 (ko) 특수 메모리 장치
US7350035B2 (en) Information-processing apparatus and electronic equipment using thereof
Katayama et al. A block processing unit in a single-chip MPEG-2 video encoder LSI
Onoye et al. HDTV level MPEG2 video decoder VLSI
Nakata et al. Development of full-HD multi-standard video CODEC IP based on heterogeneous multiprocessor architecture
WO2004027630A1 (en) Computer system and method for accessing external peripheral devices in a computer system
Meng Wireless video systems
JP2006050561A (ja) 画像処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee