KR100446212B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100446212B1
KR100446212B1 KR10-2002-0027881A KR20020027881A KR100446212B1 KR 100446212 B1 KR100446212 B1 KR 100446212B1 KR 20020027881 A KR20020027881 A KR 20020027881A KR 100446212 B1 KR100446212 B1 KR 100446212B1
Authority
KR
South Korea
Prior art keywords
gate
wiring
dummy
display area
pixel electrode
Prior art date
Application number
KR10-2002-0027881A
Other languages
English (en)
Other versions
KR20030089952A (ko
Inventor
김홍진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0027881A priority Critical patent/KR100446212B1/ko
Publication of KR20030089952A publication Critical patent/KR20030089952A/ko
Application granted granted Critical
Publication of KR100446212B1 publication Critical patent/KR100446212B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)

Abstract

본 발명에서는, 기판 상에, 제 1 방향으로 형성된 다수 개의 게이트 배선과;
상기 게이트 배선과 동일 방향으로 위치하며, 상기 다수 개의 게이트 배선 중 첫번째 위치하는 게이트 배선의 선단에 위치하는 더미 배선과; 상기 게이트 배선 및 더미 배선과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과; 상기 게이트 배선 및 데이터 배선이 교차하는 지점에 형성된 박막트랜지스터와; 상기 박막트랜지스터와 연결되며, 상기 게이트 배선 및 더미 배선과 교차되는 영역으로 정의되는 화소 영역에 형성되는 화소 전극과; 상기 화소 전극과 중첩되는 게이트 배선 영역에 구성되는 제 1 스토리지 커패시턴스와; 상기 화소 전극과 중첩되는 더미 배선 영역에 구성되는 제 2 스토리지 커패시턴스를 포함하며, 상기 더미 배선과 첫번째 게이트 배선 사이 구간에 위치하는 화소 전극은, 서로 이웃하는 게이트 배선 사이 구간에 위치하는 화소 전극보다 작은 면적을 가지는 것을 특징으로 하는 액정표시장치용 어레이 기판을 제공함으로써, 첫째, 배향막 및 씰패턴 형성영역 범위를 넓힐 수 있어, 공정안정성을 높힐 수 있고, 둘째, 화소 영역의 크기 조절을 통해 빛샘을 방지하기 때문에, 개구율 저하를 최소화할 수 있고, 정확도를 높힐 수 있는 장점을 가진다.

Description

액정표시장치{Liquid Crystal Display Device}
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것이며, 특히 빛샘방지 구조를 가지는 액정표시장치에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치중에서도, 각 화소(pixel)별로 전압의 온/오프를 조절할수 있는 스위칭 소자가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 스위칭 소자 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해, 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치에 대한 개략적인 평면도이다.
도시한 바와 같이, 화면을 구현하는 영역으로 정의되는 제 1 표시 영역(Ia)과, 제 1 표시 영역(Ia)의 주변부를 이루며 외부회로와 연결되는 게이트 패드(10) 및 데이터 패드(12)가 구비되어 있는 제 1 비표시 영역(IIa)을 가지는 제 1 기판(30)과, 제 1 표시 영역(Ia)과 대응되게 위치하는 제 2 표시 영역(Ib)과, 제 2 표시 영역(Ib)의 주변부를 이루며 상기 게이트 패드(10) 및 데이터 패드(12)부를 노출시키며 제 1 비표시 영역(IIa)과 일정간격 중첩되게 위치하는 제 2 비표시 영역(IIb)이 정의되어 있는 제 2 기판(50)이 배치되어 있고, 제 1 비표시 영역(IIa)과 제 2 비표시 영역(IIb)간 중첩되는 영역에는 제 1, 2 기판(30, 50)을 합착시키기 위한 씰패턴(60)이 형성되어 있고, 씰패턴(60) 영역내 제 1, 2 기판(30, 50) 사이에는 액정층(70)이 개재되어 있다.
상기 제 1 표시 영역(Ia) 내에는, 제 1 방향으로 다수 개의 게이트 배선(32)이 형성되어 있고, 게이트 배선(32)과 교차되는 제 2 방향으로 다수 개의 데이터 배선(34)이 형성되어 있으며, 게이트 배선(32) 및 데이터 배선(34)이 교차되는 영역은 화소 영역(P)으로 정의되며, 게이트 배선(32) 및 데이터 배선(34)이 교차하는 지점에는 박막트랜지스터(T)가 형성되어 있고, 박막트랜지스터(T)와 연결되어 액정층(70)에 전압을 인가하는 한쪽 전극인 화소 전극(36)이 화소 영역(P)별로 형성되어 있다. 도면으로 제시하지는 않았지만, 상기 제 2 기판(50)에는 액정층(70)에 전압을 인가하는 또 하나의 전극인 공통 전극이 형성된다.
상기 게이트 배선(32)에는, 화소 전극(36)의 일부 영역과 절연체가 개재된 상태에서 중첩되는 캐패시터 전극(38)이 분기되어 있고, 캐패시터 전극(38) 및 화소 전극(36)과 중첩되게 영역에 위치하며, 화소 전극(36)과 캐패시터 콘택홀(40)을 통해 연결되고, 데이터 배선(34)과 동일물질로 이루어진 보조 캐패시터 전극(42)가 형성되어 있어, 캐패시터 전극(38)과 화소 전극(36)과 연결된 보조 캐패시터 전극(42)간 중첩 영역은 제 1 스토리지 커패시턴스(CST1; storage capacitance)를 이룬다.
상기 게이트 배선(32) 및 데이터 배선(34)은 전술한 게이트 패드(10) 및 데이터 패드(12)와 연결되어 게이트 신호전압 및 데이터 신호전압을 각각 인가받는다.
이때, 상기 게이트 신호전압을 1차적으로 받는 게이트 배선(32)으로 정의되는 제 1 게이트 배선(32a) 선단에는 게이트 배선(32)과 동일한 방향으로 형성된 (N-1 ; N은 게이트 배선을 의미함) 더미 배선(31)이 구비된 것을 특징으로 한다.
상기 (N-1) 더미 배선(31)은, 게이트 패드(10) 영역에 위치하는 별도의 더미패드(14)를 통해 DC(direct current) 전압을 인가받는 것을 특징으로 하며, (N-1) 더미 배선(31)에는 인접한 화소 전극(36)과 일정간격 중첩되는 더미 캐패시터 전극(39)이 분기되어 있고, 데이터 배선(34)과 동일물질로 이루어진 보조 캐패시터 전극(42)을 포함하여, 제 2 스토리지 커패시턴스(CST2)가 구성되어, 실질적으로 (N-1) 더미 배선(31)은, (N-1) 더미 배선(31)과 제 1 게이트 배선(32a) 사이구간에 위치하는 화소 전극(36)용 스토리지 커패시턴스를 제공하기 위한 목적으로 형성된다.
이때, 제 1 스토리지 커패시턴스(CST1)와 제 2 스토리지 커패시턴스(CST2)는 전단 게이트 방식(previous gate type)으로 구성되고, 서로 충전량을 달리하며, (N-1) 더미 배선(31)과 제 1 게이트 배선(32a)간의 이격거리(d1)와, 제 1, 2 게이트 배선(32a, 32b)간의 이격거리(d2)는 동일한 값을 가져, 전체 화소 전극(36)의 크기가 동일한 것을 특징으로 한다.
도 2a 내지 2c는 기존의 전단 게이트 방식 액정표시장치에서 게이트 배선의 구동파형을 나타낸 것으로, 도 2a는 (N-1) 더미 배선에 대한 구동파형이고, 도 2b, 2c는 제 1, 2 게이트 배선에 대한 구동파형을 나타낸 도면이다.
도 2a에서는, 0V의 DC 전압을 공급하는 직선 파형의 공통 전압(VCOM; ground voltage)을 기준으로, -5 V로 DC 전압을 공급하는 더미 패드와 연결된 (N-1) 더미 배선의 구동파형은 상기 공통 전압과 대응된 파형을 이루며, (N-1) 더미 배선에는 별도의 데이터 신호전압이 인가되지 않기 때문에, (N-1) 더미 배선에서는 데이터신호전압량에 관계없이 일정량의 스토리지 커패시턴스에 의해 프레임 단위 액정층의 배열을 유지시키게 된다.
도 2b, 2c에서는, 0V의 DC 전압을 공급하는 직선 파형의 공통 전압(VCOM; ground voltage)을 기준으로, 게이트 신호전압이 인가되는 게이트 배선에는 (+)전압의 하이전압(VGH; high voltage)과 (-)전압의 로우전압(VGL; low voltage)이 번갈이 인가되는 AC(alternating current) 전압이 인가되는 것으로, 한 예로 20V의 하이전압(VGH)과 -5V의 로우전압(VGL)이 번갈아 인가되는 AC 전압 인가시, 제 1 게이트 배선에 하이전압(VGH)이 인가될 때, "III"영역만큼의 전압량을 가지는 제 1 데이터 신호전압이 인가되고, 제 1 게이트 배선이 하이전압(VGH)에서 로우전압(VGL)으로 바뀌는 시점에서 제 2 게이트 배선에는 하이전압(VGH)이 인가되면서, 상기 제 1 게이트 배선에서와 같이 "III"만큼의 전압량을 가지는 제 1 데이터 신호전압이 인가된다.
이와 같이, 전단 게이트 방식 액정표시장치에서는 DC 전압을 인가받고, 데이터 배선으로부터 별도의 신호전압을 인가받지 않음에 따라, 데이터 신호전압량에 관계없이 일정한 값을 가지는 (N-1) 더미 배선으로부터 형성된 스토리지 커패시턴스와, AC 전압을 인가받으며 데이터 신호전압량에 따라 충전량이 달라지는 제 1 내지 n 번째 게이트 배선으로부터 형성된 스토리지 커패시턴스값이 서로 다른 값을 가지기 때문에, 데이터 신호전압량에 대응하지 않는 (N-1) 더미 배선으로부터 형성된 스토리지 커패시턴스를 공급받는 화소 전극 그룹으로 정의되는 제 1 화소 라인(first horizontal line)에서는 빛샘 현상이 나타나는 문제점이 있었다.
이러한 문제점을 개선하기 위하여, 일반적으로 컬러필터의 컬러별 색구분 및 화소 영역 이외의 영역에서의 빛이 외부로 투과되는 것을 방지하는 역할의 블랙매트릭스 패턴을 이용하여, 전술한 제 1 화소 라인을 일부 차단하는 구조가 제안되었다.
도 3은 기존의 제 1 화소 라인에서의 빛샘 현상을 방지하는 구조의 액정표시장치의 일부 영역에 대한 평면도이다.
도시한 바와 같이, 서로 교차되게 게이트 배선(72) 및 데이터 배선(74)이 형성되어 있고, 게이트 배선(72) 및 데이터 배선(74)이 교차하는 지점에 박막트랜지스터(T)가 형성되어 있으며, 박막트랜지스터(T)와 연결되어 화소 전극(76)이 형성되어 있고 게이트 배선(72) 선단에 (N-1) 더미 배선(71)이 형성되어 있으며, 게이트 배선(72)과 화소 전극(76)의 중첩 영역에 구성되는 제 1 스토리지 커패시턴스(CST1)와, (N-1) 더미 배선(71)과 화소 전극(76)의 중첩 영역에 구성되는 제 2 스토리지 커패시턴스(CST2)를 가지는 구조에서, 게이트 배선(72) 및 데이터 배선(74) 그리고 박막트랜지스터(T), 제 1, 2 스토리지 커패시턴스(CST1, CST2)를 덮는 영역에는 블랙매트릭스(78)를 형성되어 있으며, 또한 상기 (N-1) 더미 배선(71)과 제 1 게이트 배선(72a) 사이구간에 위치하는 화소 전극(76)들로 구성되는 제 1 화소 라인 영역(IV)은 비표시 영역에 인접한 (N-1) 더미 배선(71)쪽에서부터 대략1/2 영역이 빛샘을 방지하기 위한 목적으로 블랙매트릭스(78)에 의해 가려지는 것을 특징으로 한다.
도면으로 상세히 제시하지는 않았지만, 상기 블랙매트릭스(78)는 컬러필터 및 공통 전극이 형성된 대향 기판에 포함되는 패턴이다.
도 4는 상기 도 3의 빛샘방지 구조를 가지는 액정표시장치의 비표시 영역을 포함한 평면도이다.
도시한 바와 같이, 서로 대향되게 제 1, 2 기판(80, 82)이 배치되어 있고, 제 1, 2 기판(80, 82) 사이에 액정층(84)이 개재되어 있는 구조에서, 제 1, 2 기판(80, 82)에는 표시 영역을 공통적으로 구성되어 있고, 표시 영역의 제 1 외곽부에는 제 1, 2 기판(80, 82) 내부면에 형성되어 액정 분자의 배향을 제어하는 배향막 영역에 해당되고, 배향막 영역의 외곽에 위치하는 표시 영역의 제 2 외곽부에는 제 1, 2 기판(80, 82)을 합착시키며 액정층(84)이 외부로 누설되는 것을 방지하는 목적의 씰패턴(86)이 형성되는 씰패턴 영역에 해당되고, 씰패턴 영역 외곽부에는 제 1 기판(80)의 미도시한 패드부가 위치하는 패드 영역에 해당된다. 이때, 씰패턴 영역과 패드 영역의 경계지점은 제 1, 2 기판(80, 82)의 경계 영역에 해당된다.
그리고, 상기 배향막 영역과 인접한 표시 영역에 표시된 "VI"영역은 제 1 화소라인 영역에서 발생되는 빛샘 현상을 방지하기 위해 블랙매트릭스로 차단된 영역으로써, 일종의 비표시 영역화된 표시 영역으로 볼 수 있다.
이와 같이, 기존의 빛샘방지 구조를 가지는 액정표시장치에서는 블랙매트릭스에 의해 화소 전극이 형성된 영역을 가려주기 때문에, 공정상의 이유로 비표시 영역화된 표시 영역들이 활용되지 못하여 공정 효율이 떨어지는 단점이 있었다.
상기 문제점을 해결하기 위하여, 본 발명에서는 액정셀 공정효율을 높일 수 있는 빛샘방지 구조를 가지는 액정표시장치를 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명에서는 (N-1) 더미 배선과 제 1 게이트 배선 사이구간에 위치하는 화소 영역들의 면적을 다른 화소 영역들보다 축소시켜, 별도의 블랙매트릭스 패턴없이 투과율을 감소시키는 방법으로 빛샘 현상을 방지하고자 한다.
즉, 기존에는 (N-1) 더미 배선과 제 1 게이트 배선간 간격을, 다른 게이트 배선간 간격과 동일하게 설계하였으나, 본 발명에서는 (N-1) 더미 배선과 제 1 게이트 배선간 간격을, 다른 게이트 배선간 간격보다 좁게 형성하는 방법에 의해 빛샘 현상을 방지하고자 하는 것이다.
도 1은 일반적인 액정표시장치에 대한 개략적인 평면도.
도 2a 내지 2c는 기존의 전단 게이트 방식 액정표시장치에서 게이트 배선의 구동파형을 나타낸 것으로, 도 2a는 (N-1) 더미 배선(dummy line)에 대한 구동파형이고, 도 2b, 2c는 제 1, 2 게이트 배선에 대한 구동파형을 나타낸 도면.
도 3은 기존의 빛샘방지 구조를 가지는 액정표시장치의 일부 영역에 대한 평면도.
도 4는 상기 도 3의 빛샘방지 구조를 가지는 액정표시장치의 비표시 영역을 포함한 평면도.
도 5는 본 발명에 따른 빛샘방지 구조를 가지는 액정표시장치에 대한 평면도.
도 6은 본 발명에 따른 액정표시장치 패널을 공정 영역별로 나타낸 평면도.
< 도면의 주요부분에 대한 부호의 설명 >
110 : 게이트 패드 112 : 데이터 패드
114 : 더미 패드 130 : 제 1 기판
131 : (N-1) 더미 배선
132a, 132b : 제 1, 2 게이트 배선
132 : 게이트 배선 134 : 데이터 배선
136 : 게이트 전극 138 : 소스 전극
140 : 드레인 전극 142 : 드레인 콘택홀
144 : 화소 전극 146 : 캐패시터 전극
147 : 더미 캐패시터 전극 148 : 보조 캐패시터 전극
149 : 캐패시터 콘택홀 CST1: 제 1 스토리지 캐패시턴스
CST2: 제 2 스토리지 캐패시턴스 T : 박막트랜지스터
IX : 제 1 화소 라인 영역 X : 제 2 화소 라인 영역
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 화면이 구현되는 영역으로 정의되는 제 1 표시 영역과, 상기 제 1 표시 영역의 주변부를 이루며, 외부회로와 연결되는 게이트 패드 및 데이터 패드가 형성되어 있는 제 1 비표시 영역이 정의된 제 1 기판과; 상기 제 1 표시 영역과 대응되는 면적을 가지며, 상기 제 1 표시 영역과 대응되게 위치하는 제 2 표시 영역과, 상기 제 1 비표시 영역의 게이트 패드 및 데이터 패드를 노출시키며 제 1 비표시 영역과 일정간격 중첩되게 위치하는 제 2 비표시 영역이 정의된 제 2 기판과; 상기 표시 영역과 비표시 영역의 경계 영역을 두르며 형성된 씰패턴과; 상기 경계 영역 범위에서, 상기 씰패턴 내부에 위치하며 상기 제 1, 2 기판의 내부면을 덮도록 형성되는 제 1, 2 배향막과; 상기 씰패턴 영역내에서, 상기 제 1, 2 배향막 사이에 개재된 액정층과; 상기 제 1 표시 영역내에서, 제 1 방향으로 형성된 다수 개의 게이트 배선과; 상기 게이트 패드로 인가되는 게이트 신호전압을 1차적으로 받는 제 1 게이트 배선의 선단에서 상기 게이트 배선과 동일방향으로 위치하며, DC 전압을 인가받는 더미(dummy) 배선과; 상기 더미 배선 및 게이트 배선과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과; 상기 게이트 배선과 데이터 배선이 교차되는 지점에 형성된 박막트랜지스터와; 상기 게이트 배선에서 분기된 캐패시터 전극 및 상기 더미 배선에서 분기된 더미 캐패시터 전극과; 상기 제 1 표시 영역 내에 형성되고, 상기 캐패시터 전극 및 더미 캐패시터 전극과 일부 중첩되게 위치하고, 상기 박막트랜지스터와 연결된 화소 전극과; 상기 데이터 배선과 동일물질로 이루어지며, 절연체가 개재된 상태에서 상기 캐패시터 전극 및 더미 캐패시터 전극과 각각 중첩되게 위치하며, 상기 화소 전극과 연결되는 보조 캐패시터 전극을 포함하며, 상기 더미 배선과 게이트 배선간 이격 구간에 형성되는 화소 전극들은, 상기 게이트 배선간 이격 구간에 형성되는 화소 전극들보다 작은 면적을 가지는 것을 특징으로 하는 액정표시장치를 제공한다.
본 발명의 제 2 특징에서는, 기판 상에, 제 1 방향으로 형성된 다수 개의 게이트 배선과; 상기 게이트 배선과 동일 방향으로 위치하며, 상기 다수 개의 게이트 배선 중 첫번째 위치하는 게이트 배선의 선단에 위치하는 더미 배선과; 상기 게이트 배선 및 더미 배선과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과; 상기 게이트 배선 및 데이터 배선이 교차하는 지점에 형성된 박막트랜지스터와; 상기 박막트랜지스터와 연결되며, 상기 게이트 배선 및 더미 배선과 상기 데이터 배선이 교차되어 화면이 구현되는 영역으로 정의되는 화소 영역에 형성되는 화소 전극과; 상기 화소 전극과 중첩되는 게이트 배선 영역에 구성되는 제 1 스토리지 커패시턴스와; 상기 화소 전극과 중첩되는 더미 배선 영역에 구성되는 제 2 스토리지 커패시턴스를 포함하며, 상기 더미 배선과 첫번째 게이트 배선 사이 구간에 위치하는 화소 전극은, 서로 이웃하는 게이트 배선 사이 구간에 위치하는 화소 전극보다 작은 면적을 가지는 것을 특징으로 하는 액정표시장치용 어레이 기판을 제공한다.
본 발명의 제 1 특징에 따른 상기 더미 배선과 첫번째 게이트 배선 사이 구간에 위치하는 화소 전극은, 서로 이웃하는 게이트 배선 사이 구간에 위치하는 화소 전극보다 30 % ~ 35 % 축소된 면적을 가지며, 상기 더미 배선과 첫번째 게이트 배선간 이격거리는, 상기 게이트 배선들간 이격거리보다 짧은 것을 특징으로 한다.
본 발명의 제 1 특징에 따른 상기 더미 배선은, 상기 게이트 패드 영역에 위치하며 DC 전압을 공급하는 더미 패드로부터 전압을 인가받고, 상기 더미 배선과 상기 데이터 배선 끝단부 사이 구간은, 상기 씰패턴 및 배향막 영역에 포함되는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 5는 본 발명에 따른 빛샘방지 구조를 가지는 액정표시장치에 대한 평면도이다.
도시한 바와 같이, 화면이 구현되는 영역인 제 1 표시 영역(VIIa)과, 제 1 표시 영역(VIIa)의 주변부를 이루며 외부회로와 연결되는 게이트 패드(110) 및 데이터 패드(112)가 위치하는 제 1 비표시 영역(VIIIa)이 정의된 제 1 기판(130)과, 상기 제 1 표시 영역(VIIa)과 대응되게 위치하는 제 2 표시 영역(VIIb)과, 상기 제 2 표시 영역(VIIb)의 주변부를 이루며, 제 1 비표시 영역(VIIIa)의 게이트 패드(110) 및 데이터 패드(112)를 노출시키고, 서로 일정간격 중첩되게 위치하는 제 2 비표시 영역(VIIIb)이 정의된 제 2 기판(150)과, 제 1, 2 비표시 영역(VIIIa, VIIIb)의 중첩된 구간에는 제 1, 2 기판(130, 150)을 합착시키는 씰패턴(160)이 형성되어 있고, 씰패턴(160) 내부영역에는 액정층(170)이 개재되어 있다.
상기 제 1 표시 영역(VIIa)내에는, 제 1 방향으로 다수 개의 게이트 배선(132)이 형성되어 있고, 게이트 배선(132)과 교차되는 제 2 방향으로 다수 개의 데이터 배선(134)이 형성되어 있으며, 상기 게이트 배선(132) 및 데이터 배선(134)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있다. 박막트랜지스터(T)는 게이트 배선(132)에서 분기된 게이트 전극(136)과, 데이터 배선(134)에서 분기된 소스 전극(138)과, 소스 전극(138)과 일정간격 이격되게 위치하는 드레인 전극(140)으로 이루어진다.
도면으로 상세히 제시하지는 않았지만, 상기 드레인 전극(140)을 덮는 영역에는 드레인 전극(140)을 일부 노출시키는 드레인 콘택홀(142)을 가지는 절연체가형성되어 있어, 드레인 콘택홀(142)을 통해 드레인 전극(140)과 연결되어 화소 전극(144)이 형성되어 있다.
그리고, 상기 게이트 배선(132)에서는 화소 전극(144)과 일정간격 중첩되게 위치하는 캐패시터 전극(146)이 분기되어 있고, 캐패시터 전극(146) 및 화소 전극(144)이 중첩되는 영역에는 데이터 배선(134)과 동일 물질로 이루어진 보조 캐패시터 전극(148)이 형성되어 있고, 보조 캐패시터 전극(148)은 캐패시터 콘택홀(149)을 통해 화소 전극(144)과 연결되어 있다. 도면으로 제시하지는 않았지만, 상기 캐패시터 전극(146), 보조 캐패시터 전극(148), 화소 전극(144)이 차례대로 적층된 구조를 이루며, 각 전극 사이구간에는 절연층을 위치하고 있고, 캐패시터 전극(146)과, 화소 전극(144)과 연결된 보조 캐패시터 전극(148)이 중첩되는 영역은 제 1 스토리지 커패시턴스(CST1)를 이룬다.
그리고, 게이트 신호전압을 1차적으로 받는 제 1 게이트 배선(132a) 선단에는 (N-1) 더미 배선(131)을 더욱 포함한다. (N-1) 더미 배선(131)은, 상기 게이트 패드(110) 영역에 위치하며 DC 전압을 인가하는 더미 패드(114)와 연결되어 있으며, (N-1) 더미 배선(131)에는 더미 캐패시터 전극(147)이 분기되어 있고, 더미 캐패시터 전극(147) 상부에는 전술한 제 1 스토리지 커패시턴스(CST1)와 같이 보조 캐피시터 전극(148) 및 화소 전극(144)이 일부 중첩되게 위치하여, 제 2 스토리지 커패시턴스(CST2)를 이룬다. 이때, 상기 (N-1) 더미 배선(131)은 게이트 배선(132)과 달리 DC 전압이 인가되기 때문에, 제 2 스토리지 커패시턴스(CST2)는 제 1 스토리지커패시턴스(CST1)와 충전량이 다르므로, 본 발명에서는 (N-1) 더미 배선(131)과 제 1 게이트 배선(132a)까지의 거리(d3)가, 제 1, 2 게이트 배선(132a, 132b)까지의 거리(d4)보다 짧게 구성되어, (N-1) 더미 배선(131)과 제 1 게이트 배선(132a) 사이구간에 위치하는 제 1 화소 전극(144a)들의 면적이, 제 1, 2 게이트 배선(132a, 132b) 사이구간에 위치하는 제 2 화소 전극(144b)들의 면적보다 작은 값을 가지는 것을 특징으로 한다.
즉, 제 1 화소 라인 영역(IX)을 제 2 화소 라인 영역(X)보다 작은 면적으로 구성함에 따라, 제 1 화소 라인 영역(IX)의 투과율이 감소되어, 기존의 제 1 화소 라인 영역(IX)에서 발생하는 빛샘 현상을 감소시키는 것을 특징으로 한다.
기존의 제 1 화소 라인 영역보다 축소된 본 발명의 제 1 화소 라인 영역(IX)의 비표시 영역과 인접한 영역은 별도의 화소 전극(144) 패턴이 생략됨에 따라, 상기 (N-1) 더미 배선(131)과 상기 데이터 배선(134) 끝단부 사이 구간은 화면을 구현하는 영역에 해당되지 않기 때문에 배향막 및 씰패턴 제조 공정용 영역으로 활용할 수 있게 된다.
또한, 본 발명에 따른 빛샘방지 구조에 의하면 블랙매트릭스 패턴을 별도로 연장형성하지 않아도 되므로, 블랙매트릭스의 합착마진을 고려한 영역설계에 따른 개구율 감소를 줄일 수 있다.
본 발명에서는, 제 1 화소라인에서 발생하는 빛샘을 방지하기 위하여, 제 1 화소 전극(144a)의 크기를 제 2 화소 전극(144b) 크기보다 30 % ~ 35 %로 축소시키는 것이 바람직하다.
도 6은 본 발명에 따른 액정표시장치 패널을 공정 영역별로 나타낸 평면도이다.
도시한 바와 같이, 제 1, 2 기판(230, 250)이 서로 대향되게 배치되어 있고, 제 1, 2 기판(230, 250) 사이에 액정층(270)이 개재되어 있는 구조에서, 제 1, 2 기판(230, 250)은 표시 영역을 공통적으로 가지며, 표시 영역 외곽부에서 제 1, 2 기판(230, 250)의 중첩구간에는 표시 영역과 인접한 위치에서부터 배향막 영역, 씰패턴 영역이 차례대로 형성되어 있고, 씰패턴 영역 외곽부인 패드 영역이 위치한다.
도면 상에서, 표시 영역의 경계부에 인접한 배향막 영역 하단부에 위치하는 "XII" 영역은 전술한 제 1 화소 라인 영역(도 5의 IX)을 다른 화소 라인 영역보다 축소함에 따라, 결론적으로 배향막 및 씰패턴 영역(XIII)이 확대되는 효과를 가지게 되어, 액정셀 공정 마진을 넓혀 안정적인 공정을 진행시킬 수 있는 효과를 부가받게 된다.
그러나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 취지를 벗어나지 않는 범위 내에서, 다양하게 변경하여 실시할 수 있다.
이상과 같이, 본 발명에 따른 빛샘방지 구조를 가지는 액정표시장치에 의하면 다음과 같은 효과를 가진다.
첫째, 배향막 및 씰패턴 형성영역 범위를 넓힐 수 있어, 공정안정성을 높힐 수 있다.
둘째, 화소 영역의 크기 조절을 통해 빛샘을 방지하기 때문에, 개구율 저하를 최소화할 수 있고, 공정 정확도를 높힐 수 있다.

Claims (6)

  1. 화면이 구현되는 영역으로 정의되는 제 1 표시 영역과, 상기 제 1 표시 영역의 주변부를 이루며, 외부회로와 연결되는 게이트 패드 및 데이터 패드가 형성되어 있는 제 1 비표시 영역이 정의된 제 1 기판과;
    상기 제 1 표시 영역과 대응되는 면적을 가지며, 상기 제 1 표시 영역과 대응되게 위치하는 제 2 표시 영역과, 상기 제 1 비표시 영역의 게이트 패드 및 데이터 패드를 노출시키며 제 1 비표시 영역과 일정간격 중첩되게 위치하는 제 2 비표시 영역이 정의된 제 2 기판과;
    상기 표시 영역과 비표시 영역의 경계 영역을 두르며 형성된 씰패턴과;
    상기 경계 영역 범위에서, 상기 씰패턴 내부에 위치하며 상기 제 1, 2 기판의 내부면을 덮도록 형성되는 제 1, 2 배향막과;
    상기 씰패턴 영역내에서, 상기 제 1, 2 배향막 사이에 개재된 액정층과;
    상기 제 1 표시 영역내에서, 제 1 방향으로 형성된 다수 개의 게이트 배선과;
    상기 게이트 패드로 인가되는 게이트 신호전압을 1차적으로 받는 제 1 게이트 배선의 선단에서 상기 게이트 배선과 동일방향으로 위치하며, DC 전압을 인가받는 더미(dummy) 배선과;
    상기 더미 배선 및 게이트 배선과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과;
    상기 게이트 배선과 데이터 배선이 교차되는 지점에 형성된 박막트랜지스터와;
    상기 게이트 배선에서 분기된 캐패시터 전극 및 상기 더미 배선에서 분기된 더미 캐패시터 전극과;
    상기 제 1 표시 영역 내에 형성되고, 상기 캐패시터 전극 및 더미 캐패시터 전극과 일부 중첩되게 위치하고, 상기 박막트랜지스터와 연결된 화소 전극과;
    상기 데이터 배선과 동일물질로 이루어지며, 절연체가 개재된 상태에서 상기 캐패시터 전극 및 더미 캐패시터 전극과 각각 중첩되게 위치하며, 상기 화소 전극과 연결되는 보조 캐패시터 전극
    을 포함하며, 상기 더미 배선과 게이트 배선간 이격 구간에 형성되는 화소 전극들은, 상기 게이트 배선간 이격 구간에 형성되는 화소 전극들보다 작은 면적을 가지는 것을 특징으로 하는 액정표시장치.
  2. 기판 상에, 제 1 방향으로 형성된 다수 개의 게이트 배선과;
    상기 게이트 배선과 동일 방향으로 위치하며, 상기 다수 개의 게이트 배선 중 첫번째 위치하는 게이트 배선의 선단에 위치하는 더미 배선과;
    상기 게이트 배선 및 더미 배선과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과;
    상기 게이트 배선 및 데이터 배선이 교차하는 지점에 형성된 박막트랜지스터와;
    상기 박막트랜지스터와 연결되며, 상기 게이트 배선 및 더미 배선과 상기 데이터 배선이 교차되어 화면이 구현되는 영역으로 정의되는 화소 영역에 형성되는 화소 전극과;
    상기 화소 전극과 중첩되는 게이트 배선 영역에 구성되는 제 1 스토리지 커패시턴스와;
    상기 화소 전극과 중첩되는 더미 배선 영역에 구성되는 제 2 스토리지 커패시턴스
    를 포함하며, 상기 더미 배선과 첫번째 게이트 배선 사이 구간에 위치하는 화소 전극은, 서로 이웃하는 게이트 배선 사이 구간에 위치하는 화소 전극보다 작은 면적을 가지는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 더미 배선과 첫번째 게이트 배선 사이 구간에 위치하는 화소 전극은, 서로 이웃하는 게이트 배선 사이 구간에 위치하는 화소 전극보다 30 % ~ 35 % 축소된 면적을 가지는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 더미 배선과 첫번째 게이트 배선간 이격거리는, 상기 게이트 배선들간이격거리보다 짧은 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 더미 배선은, 상기 게이트 패드 영역에 위치하며 DC 전압을 공급하는 더미 패드로부터 전압을 인가받는 액정표시장치.
  6. 제 4 항에 있어서,
    상기 더미 배선과 상기 데이터 배선 끝단부 사이 구간은, 상기 씰패턴 및 배향막 영역에 포함되는 액정표시장치.
KR10-2002-0027881A 2002-05-20 2002-05-20 액정표시장치 KR100446212B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027881A KR100446212B1 (ko) 2002-05-20 2002-05-20 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027881A KR100446212B1 (ko) 2002-05-20 2002-05-20 액정표시장치

Publications (2)

Publication Number Publication Date
KR20030089952A KR20030089952A (ko) 2003-11-28
KR100446212B1 true KR100446212B1 (ko) 2004-08-30

Family

ID=32383588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0027881A KR100446212B1 (ko) 2002-05-20 2002-05-20 액정표시장치

Country Status (1)

Country Link
KR (1) KR100446212B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707033B1 (ko) * 2005-02-18 2007-04-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치
KR101566430B1 (ko) 2009-03-31 2015-11-06 삼성디스플레이 주식회사 액정 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225317A (ja) * 1990-12-27 1992-08-14 Casio Comput Co Ltd アクティブマトリックス液晶表示素子
JPH095780A (ja) * 1995-06-14 1997-01-10 Matsushita Electric Ind Co Ltd アクティブマトリクス方式液晶表示装置
KR970048837A (ko) * 1995-12-20 1997-07-29 김광호 액정 표시 장치
KR19980028430A (ko) * 1996-10-22 1998-07-15 김광호 정전기 모니터를 위한 tft-lcd 패널 구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225317A (ja) * 1990-12-27 1992-08-14 Casio Comput Co Ltd アクティブマトリックス液晶表示素子
JPH095780A (ja) * 1995-06-14 1997-01-10 Matsushita Electric Ind Co Ltd アクティブマトリクス方式液晶表示装置
KR970048837A (ko) * 1995-12-20 1997-07-29 김광호 액정 표시 장치
KR19980028430A (ko) * 1996-10-22 1998-07-15 김광호 정전기 모니터를 위한 tft-lcd 패널 구조

Also Published As

Publication number Publication date
KR20030089952A (ko) 2003-11-28

Similar Documents

Publication Publication Date Title
US6633360B2 (en) Active matrix type liquid crystal display apparatus
US9323100B1 (en) Color filter substrate and display component
KR100691620B1 (ko) 액정표시장치
JP3349935B2 (ja) アクティブマトリクス型液晶表示装置
US5946058A (en) Transistor matrix device including features for minimizing the effect of parasitic capacitances
US10585320B2 (en) Array substrate and driving method and manufacturing method thereof
US8810757B2 (en) Liquid crystal display device including a light-blocking member
KR101746862B1 (ko) 액정표시장치
US20190006477A1 (en) Thin film transistor, goa circuit, display substrate and display device
JP3792749B2 (ja) 液晶表示装置
US6927807B2 (en) Liquid crystal display device
WO2007013009A2 (en) Thin film circuits having transistors comprising a light shield
WO2019233113A1 (zh) 阵列基板及显示装置
US7403193B2 (en) Image display device
TW201905565A (zh) 陣列基板與顯示面板
JP2001305565A (ja) 液晶表示装置
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
KR100446212B1 (ko) 액정표시장치
US8035760B2 (en) Liquid crystal display
US20040004606A1 (en) Image display element and image display device
JP2638713B2 (ja) アクティブマトリックス液晶表示装置
JPH08240816A (ja) アクティブマトリクス表示装置
JPH04100022A (ja) 液晶表示装置及びその駆動方法
JPH09244044A (ja) 液晶表示装置
US20240055440A1 (en) Array substrate and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 14