KR100442936B1 - Regulator circuit for generating of stability voltage - Google Patents

Regulator circuit for generating of stability voltage Download PDF

Info

Publication number
KR100442936B1
KR100442936B1 KR1020030080796A KR20030080796A KR100442936B1 KR 100442936 B1 KR100442936 B1 KR 100442936B1 KR 1020030080796 A KR1020030080796 A KR 1020030080796A KR 20030080796 A KR20030080796 A KR 20030080796A KR 100442936 B1 KR100442936 B1 KR 100442936B1
Authority
KR
South Korea
Prior art keywords
transistor
base
output
collector
transistors
Prior art date
Application number
KR1020030080796A
Other languages
Korean (ko)
Inventor
김기호
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Priority to KR1020030080796A priority Critical patent/KR100442936B1/en
Application granted granted Critical
Publication of KR100442936B1 publication Critical patent/KR100442936B1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit

Abstract

PURPOSE: A constant voltage generation circuit is provided to improve stability of the constant voltage circuit and to set a desired output level of 2.5V - 36V by controlling an external resistor. CONSTITUTION: According to the constant voltage generation circuit, a reference voltage generation unit(10) generates a reference voltage by selecting an output voltage level by a transistor and a number of trimming resistors. A bias voltage generation unit(20) generates a stable bias voltage by differentially amplifying an input voltage, by controlling a bias current source by the reference voltage. A differential amplification unit(30) amplifies the input voltage by controlling a common emitter bias of a differential amplifier transistor by the bias voltage, and by controlling a base current source of the differential amplifier transistor by the reference voltage. A filter unit(40) smooths the output of the differential amplification unit and also removes noise by controlling the current source of the reference voltage generation unit. And an output unit(50) controls output bias by the output of the filter unit, and outputs a constant voltage through an output transistor by receiving a control voltage through a zener diode.

Description

정전압 발생회로{Regulator circuit for generating of stability voltage}Regulator circuit for generating of stability voltage

본 발명은 정전압 발생 회로에 관한 것으로, 특히 입력전압의 변동이나 부하의 변동에 상관없이 안정된 전압레벨을 유지할 수 있도록 한 정전압 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant voltage generator circuit, and more particularly, to a constant voltage generator circuit capable of maintaining a stable voltage level regardless of fluctuations in input voltage or load.

일반적으로 정전압 회로는 각종 전자제품의 전원장치에 있어서, 안정된 전원 레벨을 확보하기 위해 기본적으로 필요한 회로로서 단일 소자로서 제품화되어 거의 모든 저전압 전원 회로에 사용되고 있다.In general, constant voltage circuits are basically necessary circuits for securing a stable power level in power supply devices of various electronic products and are commercialized as a single element and are used in almost all low voltage power supply circuits.

최근들어 정전압 발생회로는 단일 소자로서 패키지화되어 제공되고 있는데, 통상 전원 입력단자인 기준전압단자(Ref)와, 정전압 출력단자인 캐소드(Cathode),애노드(Anode)단자가 구비된 3핀 소자로서 제품화되어 있다.Recently, the constant voltage generation circuit has been packaged and provided as a single device, and commercialized as a 3-pin device having a reference voltage terminal (Ref), which is a power input terminal, and a cathode and anode terminal, which are constant voltage output terminals. It is.

그런데, 기존 정전압 소자는 입력전원 레벨에 의해 출력레벨을 조절하는 범위가 제한적이고, 외부전압 변동시 내부회로의 바이어스 안정성이 떨어질 수 있다는 문제점이 있었다.However, the conventional constant voltage device has a problem in that the range of adjusting the output level by the input power level is limited, and the bias stability of the internal circuit may be reduced when the external voltage changes.

따라서 본 발명은 정전압 회로의 안정성을 향상시키고 외부 저항의 조절에 의해 2.5V - 36V까지 원하는 출력레벨을 설정할 수 있도록 한 정전압 회로를 제공하기 위한 것이다.Accordingly, an object of the present invention is to provide a constant voltage circuit capable of improving the stability of the constant voltage circuit and setting a desired output level up to 2.5V-36V by adjusting an external resistor.

또한 본 발명은 내부 회로의 기준전압 발생용 저항들의 안정성을 확보하도록 테스트시 트리밍(trimming) 할수 있도록 설계하고, 내부 차동증폭회로의 반전 입력단자에 연결하여 비반전 단자의 전압 레벨을 제어할 수 있도록 하기 위한 것이다.In addition, the present invention is designed to trim the test (trimming) to ensure the stability of the resistance for generating the reference voltage of the internal circuit, connected to the inverting input terminal of the internal differential amplifier circuit to control the voltage level of the non-inverting terminal It is to.

도 1은 본 발명에 의한 정전압 발생 회로도.1 is a constant voltage generation circuit diagram according to the present invention.

〈도면의 부요부분에 대한 부호의 설명〉<Explanation of symbols for important parts of drawing>

10 : 기준전압 발생부 20 : 바이어스 전압 발생부10: reference voltage generator 20: bias voltage generator

30 : 자동증폭부 40 : 필터부30: auto amplifier 40: filter

50 : 출력부50: output unit

이와 같은 목적을 달성하기 위한 본 발명에 의한 정전압 발생회로는, 입력전압을 트랜지스터와 다수의 트리밍 저항에 의해 출력전압 레벨을 선택하여 소정의 기준전압으로 발생하는 기준전압 발생부와, 그 기준전압 발생부의 기준전압에 의해 바이어스 전류원이 제어되어 차동증폭하여 안정된 바이어스 전압을 발생시키는 바이어스 전압 발생부와, 그 바이어스 전압 발생부의 바이어스 전압에 의해 차동증폭부의 바이어스를 제어하고, 상기 기준전압 발생부의 기준전압에 의해 바이어스의 전류원을 제어하여 차동증폭하는 차동증폭부와, 그 차동증폭부의 출력을 평활시킴과 아울러 전류원 제어에 의해 잡음을 제거하는 필터부와, 그 필터부의 출력에 의해 출력 바이어스를 제어하고 다단의 레벨 안정용 제너다이오드를 통해 제어전압을 입력받아 출력용 트랜지스터를 통해 설정된 소정 레벨의 정전압을 출력하는 출력부로 구성된 것을 특징으로 한다.The constant voltage generation circuit according to the present invention for achieving the above object comprises a reference voltage generator for generating an input voltage at a predetermined reference voltage by selecting an output voltage level by a transistor and a plurality of trimming resistors, and generating the reference voltage. The bias voltage source is controlled by the negative reference voltage to differentially amplify and generate a stable bias voltage, and the bias voltage generator controls the bias of the differential amplifier by the bias voltage of the bias voltage generator. A differential amplifier which differentially amplifies and controls the current source of the bias, a filter section that smoothes the output of the differential amplifier and removes noise by current source control, and an output bias is controlled by the output of the filter section. Control voltage is input through the level stabilizer zener diode And an output unit for outputting a constant voltage of a predetermined level set through the transistor for the device.

이하 본 발명의 실시예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 의한 정전압 발생회로도이다.1 is a constant voltage generation circuit diagram according to the present invention.

본 발명의 정전압 회로는 크게 5개의 블록으로 나눌 수 있다. 입력전압을 트랜지스터와 다수의 트리밍 저항에 의해 출력전압 레벨을 선택하여 소정의 기준전압으로 발생하는 기준전압 발생부(10)와, 그 기준전압 발생부(10)의 기준전압에 의해 바이어스 전류원이 제어되어 차동증폭하여 안정된 바이어스 전압을 발생시키는 바이어스 전압 발생부(20)와, 그 바이어스 전압 발생부(20)의 바이어스 전압에 의해 차동증폭부의 바이어스를 제어하고, 상기 기준전압 발생부(10)의 기준전압에 의해 바이어스의 전류원을 제어하여 차동증폭하는 차동증폭부(30)와, 그 차동증폭부(30)의 출력을 평활시킴과 아울러 전류원 제어에 의해 잡음을 제거하는 필터부(40)와, 그 필터부(40)의 출력에 의해 출력 바이어스를 제어하고 다단의 레벨 안정용 제너다이오드를 통해 제어전압을 입력받아 출력용 트랜지스터를 통해 설정된 소정 레벨의 정전압을 출력하는 출력부(50)로 구성된다.The constant voltage circuit of the present invention can be largely divided into five blocks. The bias current source is controlled by the reference voltage generator 10 which generates an input voltage at a predetermined reference voltage by selecting an output voltage level by a transistor and a plurality of trimming resistors, and the reference voltage of the reference voltage generator 10. And a bias voltage generator 20 which differentially amplifies and generates a stable bias voltage, and controls the bias of the differential amplifier by the bias voltage of the bias voltage generator 20, and the reference of the reference voltage generator 10 A differential amplifier 30 for differentially amplifying and controlling a bias current source by a voltage, a filter unit 40 for smoothing the output of the differential amplifier 30 and removing noise by current source control; The output bias is controlled by the output of the filter unit 40, and the control voltage is input through a multi-stage stabilizing zener diode to receive a predetermined level set by the output transistor. It consists of an output part 50 which outputs a constant voltage.

상기 기준전압 발생부(10)는, 입력전압을 베이스에 입력받고 에미터 출력이 기준전압 발생을 위한 다단의 저항(R1 - R7)에 연결되는 입력트랜지스터(T1)와, 그 입력트랜지스터(T1)의 에미터 출력을 베이스에 입력받는 트랜지스터(T2)와, 그 트랜지스터(T2)의 콜렉터가 저항(R8)을 통해서 피엔피 트랜지스터(T3)의 베이스에 연결되고, 에미터가 캐소드와 연결된 그 피엔피 트랜지스터(T3)의 콜렉터와 상기 트랜지스터(T2)의 에미터가 공통으로 저항(R9)을 통해서 애노드단에 연결되어 구성된다.The reference voltage generator 10 receives an input voltage to the base and an emitter output is connected to a multi-stage resistor (R1-R7) for generating a reference voltage, and the input transistor (T1). A transistor T2 receiving the emitter output of the transistor and a collector of the transistor T2 connected to the base of the PNP transistor T3 through a resistor R8, and an emitter connected to the cathode thereof. The collector of transistor T3 and the emitter of transistor T2 are commonly connected to the anode terminal via resistor R9.

상기 바이어스 전압 발생부(20)는, 2개의 피엔피 트랜지스터(T4, T4a)의 에미터가 상기 캐소드단에 연결되고 베이스가 공통으로 상기 기준전압 발생부(10)의 피엔피 트랜지스터(T3)의 베이스에 연결되며, 2개의 엔피엔 트랜지스터(T5, T7)가 상기 피엔피 트랜지스터(T4, T4a)의 콜렉터와 각각의 콜렉터가 연결되며, 상기 피엔피 트랜지스터(T4, T4a)의 공통 베이스가 상기 트랜지스터(T4a, T7)의 공통 콜렉터에 접속되며, 상기 두개의 앤피엔 트랜지스터(T5, T7)의 공통 베이스가 상기 트랜지스터(T4, T5)의 공통 콜렉터에 연결되며, 상기 기준전압 발생부(10)의 저항(R1)의 후단 출력을 베이스에 접속한 피엔피 트랜지스터(T6)의 에미터가 상기 트랜지스터(T5, T7)의 공통 베이스에 연결되고, 그 트랜지스터(T6)의 콜렉터와 상기 트랜지스터(T5, T7)의 에미터가 직접 및 저항(R10)을 통해서 애노우드단에 연결되어 구성된다.The bias voltage generator 20 includes emitters of two PNP transistors T4 and T4a connected to the cathode terminal and a base of the PNP transistor T3 of the reference voltage generator 10. It is connected to the base, and the two NPI transistors T5 and T7 are connected to the collectors of the PNP transistors T4 and T4a and the respective collectors, and the common base of the PNP transistors T4 and T4a is connected to the transistors. A common base of the two AND transistors T5 and T7 is connected to a common collector of the transistors T4 and T5 and connected to the common collector of T4a and T7. The emitter of the PNP transistor T6 having the rear end output of the resistor R1 connected to the base is connected to the common base of the transistors T5 and T7, and the collector of the transistor T6 and the transistors T5 and T7. ) Emitter directly and via resistor (R10) And connected to the anode stage.

상기 차동증폭부(30)는, 에미터가 각각 케소드에 연결된 2개의 피엔피 트랜지스터(T8, T8a)의 공통 베이스가 상기 바이어스 전압 발생부(20)의 피엔피트랜지스터(T4, T4a)의 공통 베이스에 연결되고, 상기 트랜지스터(T8)의 콜랙터는 상기 기준전압 발생부(10)의 저항(R1) 후단의 출력을 베이스에 인가받는 피엔피 트랜지스터(T9)의 에미터에 접속되며, 상기 트랜지스터(T8a)의 콜렉터는 상기 기준전압 발생부(10)의 저항(R2)의 후단 출력을 베이스에 인가받는 피엔피 트랜지스터(T14)의 에미터에 접속되며, 에미터가 상기 캐소드단에 연결된 2개의 피엔피 트랜지스터(T10, T10a)의 베이스가 공통으로 연결되어 그 피엔피 트랜지스터(T10)의 콜렉터에 연결되며, 그 2개의 피엔피 트랜지스터(T10, T10a)의 각 콜렉터와 각각의 콜렉터가 연결된 2개의 엔피엔 트랜지스터(T11, T13)의 에미터가 공통으로 트랜지스터(T12)의 콜렉터에 연결되고, 그 트랜지스터(T12)의 베이스에 상기 바이어스 전압발생부(20)의 트랜지스터(T5, T7)의 공통베이스에 연결되며, 상기 트랜지스터(T11)의 베이스는 상기 트랜지스터(T8)의 콜렉터와 트랜지스터(T9)의 에미터접속점에 접속되고, 상기 트랜지스터(T13)의 베이스는 상기 피엔피 트랜지스터(T8a)의 콜렉터와 상기 피엔피 트랜지스터(T14)의 에미터 접속점이 접속되어 구성된다.The differential amplifier 30 has a common base of two PNP transistors T8 and T8a having emitters connected to the cathodes, respectively, of the PNP transistors T4 and T4a of the bias voltage generator 20. The collector of the transistor T8 is connected to an emitter of a PNP transistor T9 to which the output of the rear end of the resistor R1 of the reference voltage generator 10 is applied to the base. The collector of T8a) is connected to the emitter of the PNP transistor T14, which receives the output of the rear end of the resistor R2 of the reference voltage generator 10 to the base, and the two emitters connected to the cathode terminal. The bases of the N-P transistors T10 and T10a are connected in common and connected to the collectors of the P-P transistors T10, and two N-Ps connected to each collector of the two P-P transistors T10 and T10a and the respective collectors. Of the transistors T11 and T13 The meter is commonly connected to the collector of the transistor T12, and is connected to the common base of the transistors T5 and T7 of the bias voltage generator 20 at the base of the transistor T12. A base is connected to the collector connection point of the transistor T8 and the emitter connection point of the transistor T9, and the base of the transistor T13 is the collector of the PNP transistor T8a and the emitter of the PNP transistor T14. The connection point is connected and comprised.

상기 필터부(40)는, 상기 차동증폭부(30)의 차동증폭 출력단인 트랜지스터 (T10a)와 트랜지스터(T13)의 공통 콜렉터 출력단의 콘덴서(C1)와 피엔피 트랜지스터(T15)의 베이스에 접속되고, 콘덴서(C1)의 타단은 애노우드에, 상기 피엔피 트랜지스터(T15)의 에미터는 캐소드단에 접속되고, 그 피엔피 트랜지스터(T15)의 콜렉터가 공통으로 베이스에 접소된 2개의 엔피엔트랜지스터(T16, T19)의 에미터는 각각 저항(R11)을 통해서 및 직접 애노우드단에 접속되고, 상기 트랜지스터(T16)의 콜렉터는 그들의 공통 베이스에 직접 접속되고, 상기 트랜지스터(T19)의 콜렉터는 콘덴서(C2)를 통해서 공통 베이스에 접속되며, 그들의 공통 베이스에 에미터가 접속되고 콜렉터가 애노우드단에 접속된 피엔피 트랜지스터(T17)의 베이스는 상기 기준전압 발생부(10)의 저항(R1)의 출력단이 연결되어 구성된다.The filter unit 40 is connected to the base of the capacitor C1 and the PNP transistor T15 at the common collector output terminal of the transistor T10a and the transistor T13, which are the differential amplifying output terminal of the differential amplifier 30. The other end of the capacitor C1 is connected to the anode, and the emitter of the PNP transistor T15 is connected to the cathode, and the collector of the PNP transistor T15 is commonly connected to the base. The emitters of T16 and T19 are respectively connected via the resistor R11 and directly to the anode end, the collector of the transistor T16 is connected directly to their common base, and the collector of the transistor T19 is the capacitor C2. Is connected to a common base, and the base of the PNP transistor T17 having the emitter connected to the common base and the collector connected to the anode stage is an output terminal of the resistor R1 of the reference voltage generator 10. This It is composed of the results.

상기 출력부(50)는, 저항(R12)을 통해서 및 직접 캐소드 단에 에미터가 연결된 2개의 피엔피 트랜지스터(T18, T20)의 공통 베이스가 저항(R13)을 통해 상기 캐소드단에 접속됨과 아울러 상기 트랜지스터(T18)의 콜렉터에 접속되어 상기 필터부(40)의 트랜지스터(T19)의 콜렉터에 접속되며, 상기 피엔피 트랜지스터(T20)의 콜렉터는 출력 트랜지스터(T21)의 베이스에 접속됨과 아울러 저항(R14)을 통해서 애노우드단에 접속되며, 그 출력트랜지스터(T21)의 베이스에는 다단의 제너 다이오드(D1 - D3)을 통해 캐소드단이 연결되고, 그 트랜지스터(T21)의 콜렉터가 캐소드 출력단에, 에미터가 애노드 공통단에 접속되어 구성된다.The output unit 50 has a common base of two PNP transistors T18 and T20 having an emitter connected directly to the cathode terminal through a resistor R12 and connected to the cathode terminal through a resistor R13. It is connected to the collector of the transistor T18 is connected to the collector of the transistor T19 of the filter unit 40, the collector of the PNP transistor T20 is connected to the base of the output transistor T21 and the resistance ( R14) is connected to the anode stage, and the cathode of the transistor T21 is connected to the base of the output transistor T21 through multiple zener diodes D1-D3. The rotor is connected to the anode common end and configured.

이와 같이 구성된 본 발명의 정전압 회로는, 입력전압이 입력트랜지스터(T1)에 입력되면, 그 트랜지스터(T1)의 에미터 출력dl 트랜지스터(T2)의 베이스를 제어하고, 그 트랜지스터(T2)에 의해 피엔피 트랜지스터(T3)가 제어되면서 그 트랜지스터(T2) 자신의 에미터 바이어스가 제어되어 저항(R9)을 통해 애노우드단에 바이패스되고 이때 상기 트랜지스터(T2)콜렉터단 출력이 저항(R8)을 통해서 상기 바이어스 전압 발생부(20)의 차동증폭 트랜지스터(T4, T4a)의 공통 베이스와, 상기 차동증폭부(30)의 차동증폭트랜지스터(T8, T8a)의 공통 베이스 바이어스를 제어하게 된다.In the constant voltage circuit according to the present invention configured as described above, when an input voltage is input to the input transistor T1, the base of the emitter output dl transistor T2 of the transistor T1 is controlled and is controlled by the transistor T2. While the N-transistor T3 is controlled, the emitter bias of the transistor T2 itself is controlled to bypass the anode stage through the resistor R9, and the output of the transistor T2 collector stage is passed through the resistor R8. The common base of the differential amplifiers T4 and T4a of the bias voltage generator 20 and the common base bias of the differential amplifier transistors T8 and T8a of the differential amplifier 30 are controlled.

그리고, 상기 입력트랜지스터(T1)의 에미터 출력이 제1저항(R1)을 통한후 상기 바이어스 전압 발생부(20)의 차동증폭 트랜지스터(T5, T7)의 공통 베이스 전류원용 피엔피 트랜지스터(T6)의 베이스를 제어하고, 차동증폭부(30)의 상기 트랜지스터(T9)의 베이스를 제어하며, 아울러 상기 필터부(40)의 피엔피 트랜지스터(T17)의 베이스를 제어하게 된다. 따라서 기준전압발생부(10)는 트랜지스터(T1, T2)와 저항들에 의해 바이어스 전압 발생부(20)와 차동증폭부(30) 및 필터부(40)에 각각의 바이어스용 기준전압을 발생시켜 공급하게 된다.After the emitter output of the input transistor T1 passes through the first resistor R1, the PNP transistor T6 for the common base current source of the differential amplification transistors T5 and T7 of the bias voltage generator 20 is used. The base of the transistor T9 of the differential amplifier 30 is controlled, and the base of the PNP transistor T17 of the filter unit 40 is controlled. Accordingly, the reference voltage generator 10 generates bias voltages for the bias voltage generator 20, the differential amplifier 30, and the filter 40 by the transistors T1 and T2 and the resistors. Will be supplied.

그러므로, 상기 바이어스 전압 발생부(20)는 상기 트랜지스터(T2)의 콜랙터 출력에 의해 공통 베이스가 제어되는 차동증폭 트랜지스터(T4, T4a)의 콜렉터들과 상기 저항(R1)의 출력에 의해 공통 베이스 전류원 트랜지스터(T6)가 제어되는 차동증폭 트랜지스터(T5, T7)의 전류 흐름에 의거하여 트랜지스터(T4, T5)의 공통 콜렉터를 통해서 바이어스 전압을 출력하게 된다.Therefore, the bias voltage generation unit 20 is connected to the common base by the collectors of the differential amplifiers T4 and T4a whose common base is controlled by the collector output of the transistor T2 and the output of the resistor R1. The bias voltage is output through the common collector of the transistors T4 and T5 based on the current flow of the differential amplification transistors T5 and T7 in which the current source transistor T6 is controlled.

그 바이어스 전압 발생부(20)에서 출력되는 바이어스 전압은 차동증폭부(30)의 메인 차동증폭 트랜지스터(T11, T13)의 공통 에미터 전류원 트렌지스터(T12)를 제어하게 되고, 그 트랜지스터(T11, T13)의 베이스는 각각 상기 기준전압 발생부(10)의 제1저항(R1), 제2저항의 출력에 의해 바이어스가 제어되는 상기 차동증폭 트랜지스터(T8, T8a)의 콜렉터 출력에 의해 제어를 받게 되므로, 기준전압 발생부(10)만으로 차동증폭부(30)의 바이어스를 조절하는 것이 아니라 별도의 바이어스 전압 발생부(20)에 의해 메인 차동증폭 트랜지스터(T11, T13)의 콩통 에미터 전류원 트랜지스터(T12)를 제어하게되어 더욱 안정된 전압을 발생할 수 있게 된다.The bias voltage output from the bias voltage generator 20 controls the common emitter current source transistor T12 of the main differential amplifiers T11 and T13 of the differential amplifier 30, and the transistors T11 and T13. Since the base of the reference signal generator 10 is controlled by the collector outputs of the differential amplifiers T8 and T8a, the bias of which is controlled by the outputs of the first resistor R1 and the second resistor of the reference voltage generator 10, respectively. The bean emitter current source transistor T12 of the main differential amplifiers T11 and T13 is controlled by a separate bias voltage generator 20 instead of controlling the bias of the differential amplifier 30 only by the reference voltage generator 10. ) To generate a more stable voltage.

상기 차동증폭부(30)의 출력은, 콘덴서(C1)에 의해 평활시키고, 상기 기준전압 발생부(10)의 제어를 받는 트랜지스터(T17)에 의해 트랜지스터(T16, T19)의 공통 베이스가 제어되고, 아울러 상기 콘덴서(C1)에 의해 잡음이 제거된 출력전압을 베이스에 입력받는 트랜지스터(T15)의 콜렉터 출력을 제어한다.The output of the differential amplifier 30 is smoothed by the capacitor C1, and the common base of the transistors T16 and T19 is controlled by the transistor T17 under the control of the reference voltage generator 10. In addition, the collector output of the transistor T15 that receives the output voltage from which the noise is removed by the capacitor C1 to the base is controlled.

이와 같이 제어되는 필터부(40)의 출력은 출력부(50)의 2개의 피엔피트랜지스터(T18, T20)의 공통 베이스와 상기 피엔피 트랜지스터(T18)의 콜렉터를 제어하게 되고, 이에 응답하는 피엔피 트랜지스터(T20)의 콜렉터 출력전압이 출력 트랜지스터(T21)의 베이스를 제어하며, 그 베이스에는 다단의 제너다이오드(D1-D3)에 의해 캐소드 전압이 인가되어 최종적으로 출력트랜지스터(T21)의 콜렉터를 통해 캐소드단자에 출력하게 안정된 정전압을 출력하게 되는 것이다.The output of the filter unit 40 controlled as described above controls the common base of the two PNP transistors T18 and T20 of the output unit 50 and the collector of the PNP transistor T18 and responds thereto. The collector output voltage of the N-transistor T20 controls the base of the output transistor T21, and a cathode voltage is applied to the base by multiple zener diodes D1-D3, and finally the collector of the output transistor T21 is applied. Through this, the stable voltage is outputted to the cathode terminal.

이상에서 상세히 설명한 바와 같이 본 발명은 기분전압 발생부 이외에 바이어스 전압 발생부를 더 구성하여 차동증폭부의 바이어스를 제어하도록 함으로써 더욱 안정적인 정전압을 발생시킬 수 있고, 필터부에 의해 입력변동이나 부하변동등에서도 안정된 정전압을 유지할수 이는 효과가 있다. 또한, 빠른 응답성을 가지고, 낮은 출력 다이나믹 출력 임피던스, 낮은 출력 노이즈를 가지게 되는 효과가 있다.As described in detail above, the present invention can generate a more stable constant voltage by further configuring a bias voltage generator in addition to the mood voltage generator to control the bias of the differential amplifier, and is stable even in input fluctuations or load fluctuations by the filter part. This can be effective. In addition, there is an effect of having a quick response, low output dynamic output impedance, low output noise.

Claims (3)

정전압 발생회로에 있어서,In the constant voltage generation circuit, 입력전압을 트랜지스터와 다수의 트리밍 저항에 의해 출력전압 레벨을 선택하여 소정의 기준전압으로 발생하는 기준전압 발생부와,A reference voltage generator which selects an output voltage level using a transistor and a plurality of trimming resistors to generate a predetermined reference voltage; 그 기준전압 발생부의 기준전압에 의해 바이어스 전류원이 제어되어 입력전압을 차동증폭하여 안정된 바이어스 전압을 발생시키는 바이어스 전압 발생부와,A bias voltage generator for controlling the bias current source by the reference voltage of the reference voltage generator to differentially amplify the input voltage to generate a stable bias voltage; 그 바이어스 전압 발생부의 바이어스 전압에 의해 차동증폭 트랜지스터의 공통에미터 바이어스를 제어하고, 상기 기준전압 발생부의 기준전압에 의해 상기 차동증폭 트랜지스터의 베이스 전류원을 제어하여 입력전압을 차동 증폭하는 차동증폭부와,A differential amplifier which controls the common emitter bias of the differential amplifier by the bias voltage of the bias voltage generator, and differentially amplifies the input voltage by controlling the base current source of the differential amplifier by the reference voltage of the reference voltage generator; , 그 차동증폭부의 출력을 평활시킴과 아울러 상기 기준전압발생부의 전류원 제어에 의해 잡음을 제거하는 필터부와,A filter section for smoothing the output of the differential amplifier section and removing noise by controlling the current source of the reference voltage generator section; 그 필터부의 출력에 의해 출력 바이어스를 제어하고 다단의 레벨 안정용 제너다이오드를 통해 제어전압을 입력받아 출력용 트랜지스터를 통해 설정된 소정 레벨의 정전압을 출력하는 출력부로 구성된 것을 특징으로 하는 정전압 발생회로.And an output unit for controlling the output bias by the output of the filter unit and receiving a control voltage through multiple stage stabilizing zener diodes and outputting a constant voltage of a predetermined level set through the output transistor. 제 1 항에 있어서, 상기 기준전압 발생부와, 상기 바이어스 전압 발생부는,The method of claim 1, wherein the reference voltage generator and the bias voltage generator, 상기 기준전압 발생부는,The reference voltage generator, 입력전압을 베이스에 입력받고 에미터 출력이 기준전압 발생을 위한 다단의저항(R1 - R7)에 연결되는 입력트랜지스터(T1)와, 그 입력트랜지스터(T1)의 에미터 출력을 베이스에 입력받는 트랜지스터(T2)와, 그 트랜지스터(T2)의 콜렉터가 저항(R8)을 통해서 피엔피 트랜지스터(T3)의 베이스에 연결되고, 에비터가 캐소드와 연결된 그 피엔피 트랜지스터(T3)의 콜렉터와 상기 트랜지스터(T2)의 에미터가 공통으로 저항(R9)을 통해서 애노드단에 연결되어 구성되고,A transistor for inputting an input voltage to the base and an emitter output connected to a multi-stage resistor (R1-R7) for generating a reference voltage and an emitter output of the input transistor (T1) to the base. (T2), the collector of the transistor T2 is connected to the base of the PNP transistor T3 through the resistor R8, and the collector of the PNP transistor T3 connected with the cathode and the transistor ( The emitter of T2) is commonly connected to the anode end via a resistor (R9), 상기 바이어스 전압 발생부는,The bias voltage generator, 2개의 피엔피 트랜지스터(T4, T4a)의 에미터가 상기 캐소드단에 연결되고 베이스가 공통으로 상기 기준전압 발생부(10)의 피엔피 트랜지스터(T3)의 베이스에 연결되며, 2개의 엔피엔 트랜지스터(T5, T7)가 상기 피엔피 트랜지스터(T4, T4a)의 콜렉터와 각각의 콜렉터가 연결되며, 상기 피엔피 트랜지스터(T4, T4a)의 공통 베이스가 상기 트랜지스터(T4a, T7)의 공통 콜렉터에 접속되며, 상기 두개의 앤피엔 트랜지스터(T5, T7)의 공통 베이스가 상기 트랜지스터(T4, T5)의 공통 콜렉터에 연결되며, 상기 기준전압 발생부(10)의 저항(R1)의 후단 출력을 베이스에 접속한 피엔피 트랜지스터(T6)의 에미터가 상기 트랜지스터(T5, T7)의 공통 베이스에 연결되고, 그 트랜지스터(T6)의 콜렉터와 상기 트랜지스터(T5, T7)의 에미터가 직접 및 저항(R10)을 통해서 애노우드단에 연결되어 구성된 것을 특징으로 하는 정전압 발생회로.Emitters of two PNP transistors T4 and T4a are connected to the cathode terminal, and a base is connected to the base of PNP transistor T3 of the reference voltage generator 10 in common, and two NP transistors (T5, T7) are connected to the collector of the PNP transistors T4, T4a and their respective collectors, and the common base of the PNP transistors T4, T4a is connected to the common collector of the transistors T4a, T7. The common base of the two NNP transistors T5 and T7 is connected to the common collector of the transistors T4 and T5, and the output of the rear end of the resistor R1 of the reference voltage generator 10 is connected to the base. The emitter of the connected PNP transistor T6 is connected to the common base of the transistors T5 and T7, and the collector of the transistor T6 and the emitters of the transistors T5 and T7 are directly and the resistor R10. Connected to the anode stage through Constant voltage generating circuit characterized in that. 제 2항에 있어서, 상기 차동증폭부는,The method of claim 2, wherein the differential amplifier, 에미터가 각각 케소드에 연결된 2개의 피엔피 트랜지스터(T8, T8a)의 공통베이스가 상기 바이어스 전압 발생부(20)의 피엔피트랜지스터(T4, T4a)의 공통 베이스에 연결되고, 상기 트랜지스터(T8)의 콜랙터는 상기 기준전압 발생부(10)의 저항(R1) 후단의 출력을 베이스에 인가받는 피엔피 트랜지스터(T9)의 에미터에 접속되며, 상기 트랜지스터(T8a)의 콜렉터는 상기 기준전압 발생부(10)의 저항(R2)의 후단 출력을 베이스에 인가받는 피엔피 트랜지스터(T14)의 에미터에 접속되며, 에미터가 상기 캐소드단에 연결된 2개의 피엔피 트랜지스터(T10, T10a)의 베이스가 공통으로 연결되어 그 피엔피 트랜지스터(T10)의 콜렉터에 연결되며, 그 2개의 피엔피 트랜지스터(T10, T10a)의 각 콜렉터와 각각의 콜렉터가 연결된 2개의 엔피엔 트랜지스터(T11, T13)의 에미터가 공통으로 트랜지스터(T12)의 콜렉터에 연결되고, 그 트랜지스터(T12)의 베이스에 상기 바이어스 전압 발생부(20)의 트랜지스터(T5, T7)의 공통베이스에 연결되며, 상기 트랜지스터(T11)의 베이스는 상기 트랜지스터(T8)의 콜렉터와 트랜지스터(T9)의 에미터접속점에 접속되고, 상기 트랜지스터(T13)의 베이스는 상기 피엔피 트랜지스터(T8a)의 콜렉터와 상기 피엔피 트랜지스터(T14)의 에미터 접속점이 접속되어 구성되고,A common base of two PNP transistors T8 and T8a having emitters respectively connected to a cathode is connected to a common base of PNP transistors T4 and T4a of the bias voltage generator 20, and the transistor T8. Collector is connected to the emitter of the PNP transistor T9 to which the output of the rear end of the resistor R1 of the reference voltage generator 10 is applied to the base, and the collector of the transistor T8a generates the reference voltage. Bases of the two PNP transistors T10 and T10a connected to the emitters of the PNP transistor T14 to which the rear end output of the resistor R2 of the unit 10 is applied to the base, and the emitter is connected to the cathode terminal. Are connected in common and connected to the collector of the PNP transistor T10, and each collector of the two PNP transistors T10 and T10a and the EMI of the two NP transistors T11 and T13 to which each collector is connected. Commuter common A base of the transistor T12 and a common base of the transistors T5 and T7 of the bias voltage generator 20, and a base of the transistor T11 to the base of the transistor T12. The collector of T8 and the emitter connection point of the transistor T9, and the base of the transistor T13 is connected to the collector of the PNP transistor T8a and the emitter connection point of the PNP transistor T14. Composed, 상기 필터부는,The filter unit, 상기 차동증폭부(30)의 차동증폭 출력단인 트랜지스터(T10a)와 트랜지스터 (T13)의 공통 콜렉터 출력단의 콘덴서(C1)와 피엔피 트랜지스터(T15)의 베이스에 접속되고, 콘덴서(C1)의 타단은 애노우드에, 상기 피엔피 트랜지스터(T15)의 에미터는 캐소드단에 접속되고, 그 피엔피 트랜지스터(T15)의 콜렉터가 공통으로 베이스에 접소된 2개의 엔피엔 트랜지스터(T16, T19)의 에미터는 각각 저항(R11)을 통해서 및 직접 애노우드단에 접속되고, 상기 트랜지스터(T16)의 콜렉터는 그들의 공통 베이스에 직접 접속되고, 상기 트랜지스터(T19)의 콜렉터는 콘덴서(C2)를 통해서 공통 베이스에 접속되며, 그들의 공통 베이스에 에미터가 접속되고 콜렉터가 애노우드단에 접속된 피엔피 트랜지스터(T17)의 베이스는 상기 기준전압 발생부(10)의 저항(R1)의 출력단이 연결되어 구성된 것을 특징으로 하는 정전압 발생회로.The other end of the capacitor C1 is connected to the base of the capacitor C1 and the PNP transistor T15 at the common collector output terminal of the transistor T10a and the transistor T13 which are the differential amplifying output terminals of the differential amplifier 30. In the anode, the emitters of the PNP transistor T15 are connected to the cathode terminal, and the emitters of the two NPI transistors T16 and T19 having the collector of the PNP transistor T15 commonly connected to the base are respectively. Connected via resistor R11 and directly to the anode end, the collector of transistor T16 is directly connected to their common base, and the collector of transistor T19 is connected to the common base through capacitor C2; The base of the PNP transistor T17 having emitters connected to their common bases and collectors connected to the anode stages is connected to an output terminal of the resistor R1 of the reference voltage generator 10. Constant voltage generating circuit, characterized in that.
KR1020030080796A 2003-11-14 2003-11-14 Regulator circuit for generating of stability voltage KR100442936B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030080796A KR100442936B1 (en) 2003-11-14 2003-11-14 Regulator circuit for generating of stability voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030080796A KR100442936B1 (en) 2003-11-14 2003-11-14 Regulator circuit for generating of stability voltage

Publications (1)

Publication Number Publication Date
KR100442936B1 true KR100442936B1 (en) 2004-08-05

Family

ID=37357627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030080796A KR100442936B1 (en) 2003-11-14 2003-11-14 Regulator circuit for generating of stability voltage

Country Status (1)

Country Link
KR (1) KR100442936B1 (en)

Similar Documents

Publication Publication Date Title
JP4680447B2 (en) Linear regulator
US8841969B2 (en) Automatic gain control feedback amplifier
JP3697679B2 (en) Stabilized power circuit
KR20080049613A (en) Gain variable amplification circuit
KR100442936B1 (en) Regulator circuit for generating of stability voltage
JP3532782B2 (en) Signal input circuit and variable gain amplifier using the same
US4274061A (en) Reference voltage source, in particular for amplifier circuits
US8610484B2 (en) Bipolar transistor anti-saturation clamp using auxiliary bipolar stage, and method
JP3852866B2 (en) High frequency power amplifier
KR20190076542A (en) Bias circuit and power amplifier circuit for linearity improvement
JP2003150255A (en) Power circuit
KR200323428Y1 (en) Regulator circuit for generating of stability voltage
JPS631768B2 (en)
KR20040102314A (en) Regulator circuit for generating of stability voltage
RU2472203C1 (en) Compensation stabiliser of dc voltage
CN114296502B (en) Voltage stabilizing circuit, device and power device driving system
US8421538B2 (en) Feedback amplifier
JP2007206997A (en) Power supply circuit
KR20130061606A (en) Difference amplifier that damping resistance is established
CN201341116Y (en) High-precision current amplifier
RU2314558C1 (en) Compensating stabilizer of constant voltage
KR100529410B1 (en) fully-differential bipolar current-controlled current amplifier
JP2623954B2 (en) Variable gain amplifier
CN117478086A (en) Variable gain amplifier and communication device
JP4411756B2 (en) Saturation detection circuit and output control circuit using the same

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160609

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170706

Year of fee payment: 14