KR100440388B1 - A power factor correction digital controller with a variable gain - Google Patents
A power factor correction digital controller with a variable gain Download PDFInfo
- Publication number
- KR100440388B1 KR100440388B1 KR10-2001-0011815A KR20010011815A KR100440388B1 KR 100440388 B1 KR100440388 B1 KR 100440388B1 KR 20010011815 A KR20010011815 A KR 20010011815A KR 100440388 B1 KR100440388 B1 KR 100440388B1
- Authority
- KR
- South Korea
- Prior art keywords
- gain
- current
- input
- value
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/70—Regulating power factor; Regulating reactive current or power
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
본 발명은 입력전압 크기변화에 따라 전류 루프의 이득을 불연속 또는 연속적으로 가변시켜 전체 개루프 이득을 보상해 주도록 한 가변 이득을 가지는 역률 개선 디지털 제어기에 관한 것으로, 단상, 삼상의 교류/직류 컨버터의 디지털 제어기에서, 상기 교류/직류 컨버터의 전압/전류를 검출하여 디지털 값으로 변환하여 상기 디지털 제어기로 입력하는 신호처리수단; 및 상기 디지털 제어기로 입력되는 전압 또는 전류의 값을 기준으로 하여 연속 또는 불연속으로 변하는 시간영역에서의 이득을 산출하고, 그 산출된 이득을 전류 제어루프의 가변이득으로 하여 상기 신호처리수단으로 제공하는 가변이득 제공수단을 구비하여, 개루프의 이득이 변화되는 시스템에 제어기의 이득을 연속적 또는 불연속적으로 변화시키므로 입력전압이 낮은 부분과 높은 부분에서도 향상된 역률 개선( Power Factor Correction )특성을 가지게 된다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a power factor correction digital controller having a variable gain that compensates the total open loop gain by discontinuously or continuously varying the gain of the current loop in response to the magnitude of the input voltage. Signal processing means for detecting the voltage / current of the AC / DC converter and converting the digital value into a digital value and inputting the digital value to the digital controller; And calculating a gain in a time domain that is continuously or discontinuously changed based on the value of the voltage or current input to the digital controller, and providing the calculated gain to the signal processing means as a variable gain of the current control loop. With variable gain providing means, the gain of the controller is continuously or discontinuously changed in a system in which the gain of the open loop is changed, so that it has an improved power factor correction characteristic even in a portion where the input voltage is low and in a high portion.
Description
본 발명은 가변 이득을 가지는 역률 개선 디지털 제어기에 관한 것으로, 보다 상세하게는 입력전압의 크기에 따라 연속적으로 혹은 불연속적으로 가변되는 이득을 제공하는 역률 개선 디지털 제어기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power factor correction digital controller having a variable gain, and more particularly, to a power factor improvement digital controller that provides a gain that is continuously or discontinuously varied according to the magnitude of an input voltage.
교류(AC)/직류(DC) 컨버터는 산업계에서 널리 사용되고 있는 전력변환회로이다. 특히 통신용 정류기나 인버터의 전단, 각종 직류전원이 필요한 분야에 다양하게 응용되고 있다.An AC / DC converter is a power conversion circuit widely used in the industry. In particular, various applications have been applied to the front end of rectifiers and inverters for communication and various DC power supplies.
일반적으로, 전력회로에 대한 국제규제법규에 따른 추세는 입력전류의 각 주파수에 해당하는 고주파에 대해 허용 가능한 최대 전류 한계값을 설정하고 있다. 최근 IEC555-2, IEEE 519와 같은 국제규제법규에 의해 고조파에 대한 기준이 정해지면서 입력측의 전압, 전류의 고조파 저감 기술과 고역률 보상회로에 대한 관심이 증대되고 있다.In general, the trend in accordance with international regulatory regulations for power circuits sets the maximum allowable current limit for high frequencies corresponding to each frequency of the input current. Recently, international standards such as IEC555-2 and IEEE 519 have established standards for harmonics, and interest in harmonics reduction technology and high power factor correction circuits on the input side has increased.
따라서, 교류-직류 에너지 변환 장치(AC/DC Converter)에서 입력 역률 개선장치(Power Factor Correction)의 적용이 보편화되어 가고 있고, 이러한 이유로 인해 많은 산업현장에서는 입력 역률 개선장치의 전용소자들(Microlinear ML4812, Unitrode UC3854, Motorola MC34261 등)을 사용하여 제어기를 구성하고 있는 것이 일반적인 추세이다.Therefore, the application of power factor correction in AC / DC converters is becoming more common, and for this reason, many industrial sites have dedicated devices for input power factor correction (Microlinear ML4812). It is a general trend to configure the controller using Unitrode UC3854, Motorola MC34261, etc.).
교류/직류 컨버터는 다양한 응용분야를 가지고 있는 장치로서, 그 교류/직류 컨버터에는 많은 종류의 제어기가 적용되고 있다. 각종 고조파나 전력의 품질이 강조되는 상황에서 교류/직류 컨버터의 PF(Power Factor) 중요도가 점차 강조되고 있다.AC / DC converters have various applications, and many kinds of controllers are applied to the AC / DC converters. The importance of the power factor (PF) of AC / DC converters is being emphasized in the situation where various harmonics and power quality are emphasized.
가장 많이 응용되고 있는 제어기는 단일 칩 형태의 제어기로서, 가격적인 면이나 적용의 편리성 때문에 산업현장에서 많은 사용하고 있다.The most widely used controller is a single chip type controller, which is frequently used in industrial fields due to its cost and convenience of application.
가장 일반적으로 적용되고 있는 단일 칩 형태의 제어기를 설명하면 다음과 같다.The most common single-chip controller is described as follows.
그 단일 칩 형태의 제어기는 크게 두 개의 제어루프를 가지고 있는데, 바깥쪽 제어루프는 전압을 제어하는 제어루프이고, 안쪽 루프는 전류를 제어하는 제어루프이다. 여기서, 그 전류 제어루프가 PF에 직접적으로 영향을 미친다.The single chip type controller has two control loops. The outer control loop is the voltage control loop and the inner loop is the current control loop. Here, the current control loop directly affects the PF.
그 전류 제어루프의 이득은 일반적인 제어기에서는 모든 주파수에 일정한 이득을 가지는 비례이득을 준다. 특히 전류 제어루프는 AC기준치를 가지고 있는데, 이 전류 제어루프에서 시간지연은 제어기의 성능에 아주 직접적인 악영향을 초래한다.The gain of the current control loop gives a proportional gain with a constant gain at all frequencies in a typical controller. In particular, the current control loop has an AC reference value. In this current control loop, time delay causes a very direct adverse effect on the performance of the controller.
전류 제어루프의 AC기준치는 입력전압으로부터 생성하게 되는데, 이 값은 전압루프 제어기의 오차신호와의 곱으로 만들고, 피드백 되어오는 전류신호와의 차로 전류에러신호를 생성하게 된다.The AC reference value of the current control loop is generated from the input voltage, and this value is multiplied by the error signal of the voltage loop controller and generates a current error signal by a difference from the feedback current signal.
전압 제어루프는 일반적으로 비례이득과 적분이득으로 구성되는 부분의 제어기의 동특성이 늦기 때문에 PFC(Power Factor Correction)에는 영향을 직접적으로끼치지 않는다.The voltage control loop generally does not directly affect power factor correction (PFC) because the controller's dynamic characteristics of the part consisting of proportional gain and integral gain are slow.
상술한 단일 칩 형태의 제어기의 특징으로는 입력전압에 따라 시스템 개루프이득이 변화하게 되는데, 전압의 첨두치에 가장 크게 나타나고 입력전압이 낮은 부분에서는 이득을 충분하게 확보하는 것이 어렵다. 그에 따라, 정밀하게 이득을 튜닝하지 않으면 제로크로싱부분에서 전류의 왜곡을 초래하게 되어 PF가 나빠지게 될 뿐만 아니라 튜닝하기가 상당히 까다롭다.As a feature of the single chip type controller described above, the system open loop gain is changed according to the input voltage, and it is difficult to sufficiently secure the gain at the peak of the voltage peak and at the low input voltage. As a result, not tuning the gain precisely will result in distortion of the current in the zero-crossing portion, resulting in poor PF and difficult tuning.
특히, 통신과 연계 및 통합된 제어기로 구성되기를 바라는 요구가 응용되는 분야에 디지털 제어기를 구성할 경우에 제어기의 안정도가 샘플링으로 인한 시간지연요소 때문에 나빠지는 문제가 발생하게 된다. 이로 인하여 제어기 설계 및 튜닝이 아날로그 제어기 형태인 단일 칩 제어기보다 더욱더 어려워진다. 또한, 충분히 디지털 제어기의 높은 이득을 설정하지 못하여 제어기의 성능을 악화시킨다.In particular, when a digital controller is configured in an application in which a request to be configured and integrated with communication is applied, a problem arises that the stability of the controller becomes worse due to a time delay factor due to sampling. This makes controller design and tuning more difficult than single-chip controllers in the form of analog controllers. In addition, the high gain of the digital controller is not set sufficiently, which degrades the performance of the controller.
또한 상기 디지털 제어기는 상술한 단일 칩 아날로그 제어기에서 나타나는 문제점도 고스란히 가지고 있어 제어기 설계가 아날로그 제어기보다 훨씬 더 어렵게 된다.In addition, the digital controller also has problems in the single-chip analog controller described above, making the controller design much more difficult than the analog controller.
상술한 아날로그 제어기의 문제점인 입력전압이 AC이므로 전체시스템이득이 입력전압에 따라 변화하게 되는데, 이 때문에 전체 시스템의 이득을 선정하기가 어려워지고 또한 부하변동에 따른 제어특성이 나빠진다.Since the input voltage, which is a problem of the analog controller described above, is AC, the overall system gain changes according to the input voltage, which makes it difficult to select the gain of the entire system and worsens the control characteristics according to the load variation.
특히, 전류제어기는 전류를 직접 제어하는데, 이 제어기의 성능에 따라 PFC의 특성이 결정되고 전체시스템의 특성을 직접 결정하게 된다. 전류제어기의 기준값이 AC이므로 일반적인 PI(Propagation and Integration )제어기를 사용할 수 없어 P(Propagation)이득만을 가지는 제어기로 구성하여 제어한다. 그로 인해 고성능을 가지는 제어기 구성과 튜닝의 문제가 발생하게 된다.In particular, the current controller directly controls the current. The performance of the controller determines the characteristics of the PFC and directly determines the characteristics of the entire system. Since the reference value of the current controller is AC, general PI (Propagation and Integration) controllers cannot be used, so the controller is configured with a controller having only P (Propagation) gain. As a result, there is a problem of controller configuration and tuning having high performance.
이와 같이 역률개선 제어기를 디지털로 구성할 때에는 상술한 문제점을 더욱 악화시키는 효과를 가져와 제어기 설계가 더욱 어려워진다.As described above, when the power factor improvement controller is digitally configured, the above-described problems are exacerbated, and the controller design becomes more difficult.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로, 입력전압 크기변화에 따라 전류 루프의 이득을 불연속 또는 연속적으로 가변시켜 전체 개루프 이득을 보상해 주도록 한 역률 개선 디지털 제어기를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and provides a power factor improving digital controller for compensating the total open loop gain by discontinuously or continuously varying the gain of the current loop according to the change of the input voltage. There is a purpose.
도 1은 본 발명의 실시예에 따른 가변이득을 가지는 역률 개선 디지털 제어기를 채용한 교류/직류 컨버터의 개략도,1 is a schematic diagram of an AC / DC converter employing a power factor improving digital controller having a variable gain according to an embodiment of the present invention;
도 2a는 도 1의 설명에 채용되는 입력 전압, 전류의 파형도,2A is a waveform diagram of input voltage and current employed in the description of FIG. 1;
도 2b는 도 1의 설명에 채용되는 입력 전류의 고조파 분석 파형도,2B is a harmonic analysis waveform diagram of an input current employed in the description of FIG. 1;
도 3은 도 1에서의 입력 전압원을 단상 교류전압원으로 한 경우의 교류/직류 컨버터의 구성도,3 is a configuration diagram of an AC / DC converter when the input voltage source in FIG. 1 is used as a single phase AC voltage source;
도 4는 도 1에서의 입력 전압원을 삼상 교류전압원으로 한 경우의 교류/직류 컨버터의 구성도,4 is a configuration diagram of an AC / DC converter when the input voltage source in FIG. 1 is a three-phase AC voltage source;
도 5a∼도 5c는 도 1과 도 3 및 도 4의 가변이득 제공부의 내부 구성예들이다.5A through 5C are internal configuration examples of the variable gain providing unit of FIGS. 1, 3, and 4.
※ 도면의 주요부분에 대한 부호의 설명※ Explanation of code for main part of drawing
5 : 입력 전압 센서단 6 : 입력 전류 센서단5 input voltage sensor stage 6 input current sensor stage
7 : 출력 전압 센서단 10 : 부하(load)7: output voltage sensor stage 10: load
12 : 제 1A/D컨버터 14 : 제 1이득 제공부12: 1st A / D converter 14: 1st gain providing unit
16 : 제 1연산기 18 : 비례 적분 제어기16: first operator 18: proportional integral controller
20 : 입력 전압원 22 : 제 2A/D컨버터20: input voltage source 22: second A / D converter
24 : 제 1필터 26 : 제 2필터24: first filter 26: second filter
28 : 제 2이득 제공부 30 : 제 2연산기28: second gain providing unit 30: second operator
32 : 제 3A/D컨버터 34 : 제 3이득 제공부32: third A / D converter 34: third gain providing unit
36 : 제 3연산기 38 : 가변이득 제공부36: third operator 38: variable gain providing unit
40 : 제 4연산기 42 : 펄스폭 변조 발생기40: fourth operation 42: pulse width modulation generator
44 : 게이트 드라이버 46 : 스위칭부44: gate driver 46: switching unit
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 가변 이득을 가지는 역률 개선 디지털 제어기는, 단상, 삼상의 교류/직류 컨버터의 디지털 제어기에 있어서,In order to achieve the above object, a power factor improving digital controller having a variable gain in accordance with a preferred embodiment of the present invention, in a digital controller of a single-phase, three-phase AC / DC converter,
상기 교류/직류 컨버터의 전압/전류를 검출하여 디지털 값으로 변환하여 상기 디지털 제어기로 입력하는 신호처리수단; 및 상기 디지털 제어기로 입력되는 전압 또는 전류의 값을 기준으로 하여 연속 또는 불연속으로 변하는 시간영역에서의 이득을 산출하고, 그 산출된 이득을 전류 제어루프의 가변이득으로 하여 상기 신호처리수단으로 제공하는 가변이득 제공수단을 구비하는 것을 특징으로 한다.Signal processing means for detecting the voltage / current of the AC / DC converter and converting the voltage / current into a digital value and inputting the digital value to the digital controller; And calculating a gain in a time domain that is continuously or discontinuously changed based on the value of the voltage or current input to the digital controller, and providing the calculated gain to the signal processing means as a variable gain of the current control loop. A variable gain providing means is provided.
이하, 본 발명의 실시예에 따른 가변 이득을 가지는 역률 개선 디지털 제어기에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a power factor improving digital controller having a variable gain according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 가변 이득을 가지는 역률 개선 디지털 제어기를 이용한 교류/직류 컨버터의 개략도로서, 스위칭부(46)를 통해 출력단의 부하(10)에 가해지는 아날로그 성분의 출력전압이 출력 전압 센서단(7)에서 센싱되어 제공됨에 따라 그 입력된 아날로그 성분의 출력전압을 디지털화시키는 제 1A/D컨버터(12); 그 제 1A/D컨버터(12)의 출력값에 소정의 제 1이득을 제공하여 정규화시켜서 소정의 직류 전압(Vdc)의 값을 출력하는 제 1이득 제공부(14); 입력되는 정규화된 기준 직류 전압(Vdc_ref)의 값 및 상기 제 1이득 제공부(14)로부터의 직류 전압(Vdc)의 값을 입력받아 연산처리하는 제 1연산기(16); 그 제 1연산기(16)로부터 입력되는 직류전압에 대하여 비례 적분을 수행하여 소정의 직류 전압 에러 신호(Vdc_error)를 출력하는 비례 적분 제어기(18); 삼상 또는 단상의 입력 전압원(20)으로부터의 아날로그 성분의 전압이 입력 전압 센서단(5)에서 센싱되어 제공됨에 따라 그 입력된 아날로그 성분의 입력전압을 디지털변환하는 제 2A/D컨버터(22); 그 제 2A/D컨버터(22)로부터 입력되는 디지털성분의 전압의 크기에 존재하는 왜곡을 제거하여 완전한 정현파를 만드는 제 1필터(24); 그 제 1필터(24)에서 발생한 위상지연을 보상해 주는 제 2필터(26); 그 제 2필터(26)의 출력값에 소정의 제 2이득을 제공하여 정규화시켜서 소정의 입력 전압(Vin)을 출력하는 제 2이득 제공부(28); 상기 비례 적분 제어기(18)에서 출력되는 신호(Vdc_error) 및 상기 제 2이득 제공부(28)에서 출력되는 입력 전압(Vin)을 입력받아 연산하여 소정의 기준 전류치(Iref)를 출력하는 제 2연산기(30); 입력 전압을 전류원으로 변화시키는 인덕터(Lin)로부터의 아날로그 전류가 입력 전류 센서단(6)에서 센싱되어 제공됨에 따라 그 입력된 아날로그 성분의 입력 전류를 디지털변환하는 제 3A/D컨버터(32); 그 제 3A/D컨버터(32)의 출력값에 소정의 제 3이득을 제공하여 정규화시켜서 소정의 입력 전류(Iin)를 출력하는 제 3이득 제공부(34); 상기 제 2연산기(30)에서 출력되는 신호(Iref) 및 상기 제 3이득 제공부(34)에서 출력되는 입력 전류(Iin)를 입력받아 연산하여 소정의 전류 에러신호(Ierror)를 출력하는 제 3연산기(36); 상기 입력 전압(Vin), 입력 전류(Iin) 및 상기 전류 에러신호(Ierror)의 값을 근거로 연산처리하여 연속 및 불연속으로 변하는 시간영역에서 변화하는 가변이득(Ierror*)을 출력하는 가변이득 제공부(38); 상기 제 3연산기(36)에서 출력되는 전류 에러신호(Ierror) 및 상기 가변이득 제공부(38)에서 출력되는 가변이득(Ierror*)을 입력받아 연산하고, 그 결과값을 출력하는 제 4연산기(40); 그 제 4연산기(40)로부터의 신호를 입력받아 펄스폭 변조하여 출력하는 펄스폭 변조 발생기(42); 및 그 펄스폭 변조 발생기(42)에서 출력되는 신호에 근거하여 상기 스위칭부(46)를 구동시키는 게이트 드라이버(44)를 구비한다.1 is a schematic diagram of an AC / DC converter using a power factor improving digital controller having a variable gain according to an exemplary embodiment of the present invention, in which an output voltage of an analog component applied to a load 10 of an output terminal through a switching unit 46 A first A / D converter 12 for digitizing the output voltage of the input analog component as sensed and provided by the output voltage sensor stage 7; A first gain providing unit (14) for outputting a value of a predetermined DC voltage (Vdc) by providing a predetermined first gain to the output value of the first A / D converter (12) and normalizing it; A first operator 16 which receives an input value of the normalized reference DC voltage Vdc_ref and a value of the DC voltage Vdc from the first gain providing unit 14 and processes the input value; A proportional integration controller 18 that performs proportional integration on the DC voltage input from the first operator 16 and outputs a predetermined DC voltage error signal Vdc_error; A second A / D converter 22 for digitally converting the input voltage of the input analog component as the voltage of the analog component from the three-phase or single-phase input voltage source 20 is sensed and provided at the input voltage sensor stage 5; A first filter (24) for removing a distortion present in the magnitude of the voltage of the digital component input from the second A / D converter (22) to produce a complete sine wave; A second filter 26 for compensating for the phase delay occurring in the first filter 24; A second gain providing unit (28) for providing a predetermined second gain to the output value of the second filter (26) to normalize and outputting a predetermined input voltage (Vin); A second operator for receiving and calculating a signal Vdc_error output from the proportional integration controller 18 and an input voltage Vin output from the second gain providing unit 28 to output a predetermined reference current value Iref. 30; A third A / D converter 32 for digitally converting the input current of the input analog component as the analog current from the inductor Lin which changes the input voltage to the current source is sensed and provided at the input current sensor stage 6; A third gain providing unit 34 for supplying a predetermined third gain to the output value of the third A / D converter 32 to normalize it and outputting a predetermined input current Iin; A third outputting a predetermined current error signal Ierror by receiving and calculating a signal Iref output from the second operator 30 and an input current Iin output from the third gain providing unit 34. Arithmetic unit 36; The variable gain agent outputs a variable gain (Ierror *) that changes in a time domain that is continuously and discontinuously by performing arithmetic processing based on the values of the input voltage Vin, the input current Iin, and the current error signal Ierror. Study 38; A fourth operator for receiving and calculating a current error signal Ierror output from the third operator 36 and a variable gain Ierror * output from the variable gain providing unit 38 and outputting the resultant value ( 40); A pulse width modulation generator 42 for receiving a signal from the fourth operator 40 and outputting the pulse width modulation; And a gate driver 44 for driving the switching unit 46 based on the signal output from the pulse width modulation generator 42.
상기 제 1필터(24)는 본 발명의 디지털 제어기에서 필요로 하는 기준 전류값을 생성하기 위해 사용되는 필터이고, 상기 제 2필터(26)에서 행해지는 위상지연 보상동작에서 상기 제 1필터(24)를 통과한 입력 전압의 크기는 변화하지 않는다.The first filter 24 is a filter used to generate the reference current value required by the digital controller of the present invention, and the first filter 24 in the phase delay compensation operation performed by the second filter 26. The magnitude of the input voltage passed through) does not change.
그리고, 상기 제 1A/D컨버터(12)에서 출력되는 신호, 제 2A/D컨버터(22)에서 출력되는 신호, 제 3A/D컨버터(32)에서 출력되는 신호들은 모두 같은 범위의 값들이 아니기 때문에 정규화시켜야 본 발명의 역률 개선 디지털 제어기에서 사용가능하므로, 상기 제 1이득과 제 2이득 및 제 3이득을 이용하여 정규화시키는 것이다.Since the signal output from the first A / D converter 12, the signal output from the second A / D converter 22, and the signal output from the third A / D converter 32 are not all in the same range. Since normalization is only available in the power factor improving digital controller of the present invention, it is normalized using the first gain, the second gain, and the third gain.
상기 비례 적분 제어기(18)는 상기 제 1연산기(16)에서 출력되는 전압에 대하여 응답속도와 오차를 고려하여 디지털로 구성시킨 제어기이다.The proportional integral controller 18 is a controller configured digitally in consideration of the response speed and the error with respect to the voltage output from the first operator 16.
상기 펄스폭 변조 발생기(42)는 디지털 카운터를 사용하여 펄스를 생성하고 상기 제 4연산기(40)로부터의 최종 제어값(즉, Ierror*)으로 그 펄스의 폭을 조정하여 상기 게이트 드라이버(44)로 전송한다. 상기 펄스폭 변조 발생기(42)에서 출력되는 신호는 로직레벨의 신호이다.The pulse width modulation generator 42 generates a pulse using a digital counter and adjusts the width of the pulse to the final control value (i.e., Ierror *) from the fourth operator 40 so that the gate driver 44 To send. The signal output from the pulse width modulation generator 42 is a logic level signal.
상기 게이트 드라이버(44)는 상기 펄스폭 변조 발생기(42)의 출력신호(로직레벨의 신호)를 전력회로에 적합한 신호로 변화시켜 상기 스위칭부(46)를 구동시킨다.The gate driver 44 drives the switching unit 46 by changing the output signal (logic level signal) of the pulse width modulation generator 42 into a signal suitable for a power circuit.
상술한 도 1에서, 제 1∼제 3이득 제공부(14, 28, 34), 제 1∼제 4연산기(16, 30, 36, 40), 비례 적분 제어기(18) 및, 펄스폭 변조 발생기(42)를 통상적인 디지털 제어기라고 할 수 있다. 그리고 상술한 도 1에서, 제 1∼제 3A/D컨버터(12, 22, 32), 제 1∼제 2필터(24, 26)를 교류/직류 컨버터의 전압/전류를 검출하여 디지털 값으로 변환하여 상기 디지털 제어기로 입력하는 신호처리수단이라고 할 수 있다.1, the first to third gain providing units 14, 28, and 34, the first to fourth operators 16, 30, 36, and 40, the proportional integral controller 18, and the pulse width modulation generator Reference numeral 42 can be referred to as a conventional digital controller. In FIG. 1, the first to third A / D converters 12, 22, and 32 and the first to second filters 24 and 26 detect voltage / current of an AC / DC converter and convert them into digital values. It can be said that the signal processing means input to the digital controller.
도 2a는 도 1의 설명에 채용되는 입력 전압, 전류의 파형도로서, 상기 제 2연산기(30)로 입력되는 입력 전압(Vin)의 파형, 상기 제 4연산기(40)로 입력되는전류 에러신호(Ierror)의 파형, 상기 제 1연산기(16)로 입력되는 직류 전압(Vdc)의 파형 및, 상기 제 3연산기(36)로 입력되는 입력 전류(Iin)의 파형을 각기 나타내고, 양호한 특성을 가짐을 알 수 있다.FIG. 2A is a waveform diagram of input voltage and current employed in the description of FIG. 1. The waveform of the input voltage Vin input to the second operator 30 and the current error signal input to the fourth operator 40 are shown in FIG. The waveform of Ierror, the waveform of the DC voltage Vdc input to the first operator 16, and the waveform of the input current Iin input to the third operator 36 are respectively shown, and have good characteristics. It can be seen.
도 2b는 도 1의 설명에 채용되는 입력 전류의 고조파 분석 파형도로서, 상기 입력 전류(Iin)의 고조파를 확인한 실험 파형인데 3%미만의 양호한 동작 특성을 확인하였다.FIG. 2B is a harmonic analysis waveform diagram of the input current employed in the description of FIG. 1, which is an experimental waveform confirming harmonics of the input current Iin, and has confirmed good operating characteristics of less than 3%.
도 3은 도 1에서의 입력 전압원을 단상 교류전압원으로 한 경우의 교류/직류 컨버터의 구성도로서, 상술한 도 1의 구성과는 별 다른 차이가 없고, 단지 스위칭부(46)의 구성이 상세히 도시되었다는 점이 차이난다.FIG. 3 is a configuration diagram of the AC / DC converter in the case where the input voltage source in FIG. 1 is a single-phase AC voltage source, and there is no difference from the configuration of FIG. 1 described above, and only the configuration of the switching unit 46 is detailed. The difference is that it is shown.
즉, 도 3에서의 스위칭부(46)는 상기 인덕터(Lin)의 일단을 사이에 두고 상호 접속된 트랜지스터(Q1, Q2) 및, 상기 입력 전압원(20)의 일단(즉, 인덕터(Lin)의 타단이라고 할 수 있음)을 사이에 두고 상호 접속된 다이오드(D1, D2)를 구비한다. 상기 트랜지스터(Q1, Q2)는 게이트 드라이버(44)로부터의 구동신호에 의해 구동된다. 그리고, 상기 트랜지스터(Q1)의 컬렉터와 상기 다이오드(D1)의 캐소드가 상호 접속되고, 상기 트랜지스터(Q2)의 에미터와 상기 다이오드(D2)의 애노드가 상호 접속된다.That is, the switching unit 46 in FIG. 3 includes the transistors Q1 and Q2 interconnected with one end of the inductor Lin interposed therebetween, and one end of the input voltage source 20 (that is, the inductor Lin). Diodes D1 and D2 interconnected with each other). The transistors Q1 and Q2 are driven by a drive signal from the gate driver 44. The collector of the transistor Q1 and the cathode of the diode D1 are interconnected, and the emitter of the transistor Q2 and the anode of the diode D2 are interconnected.
그리고, 도 3에서, 입력 전압측의 캐패시터는 전력회로소자의 스위칭시에 발생하는 스위칭노이즈를 제거하기 위해 입력 전압원(20)의 양단에 접속되고, 상기 다이오드(D1, D2)는 FRD(Fast Recovery Diode)가 아닌 일반 정류 다이오드를 사용하여 구성할 수 있다.In Fig. 3, the capacitor on the input voltage side is connected to both ends of the input voltage source 20 to remove switching noise generated when switching the power circuit elements, and the diodes D1 and D2 are fast recovery (FRD). It can be configured using a general rectifier diode, not a diode.
도 4는 도 1에서의 입력 전압원을 삼상 교류전압원으로 한 경우의 교류/직류 컨버터의 구성도로서, 상술한 도 1의 구성과는 별 다른 차이가 없고, 단지 스위칭부(46)의 구성이 상세히 도시되었다는 점이 차이난다. 즉, 도 4에서의 스위칭부(46)는 다수의 트랜지스터를 상호 접속시킨 구성이다.FIG. 4 is a configuration diagram of the AC / DC converter in the case where the input voltage source in FIG. 1 is a three-phase AC voltage source, and there is no difference from the configuration of FIG. 1 described above, and only the configuration of the switching unit 46 is detailed. The difference is that it is shown. In other words, the switching section 46 in Fig. 4 has a configuration in which a plurality of transistors are interconnected.
도 5a∼도 5c는 도 1과 도 3 및 도 4의 가변이득 제공부의 내부 구성예들이다.5A through 5C are internal configuration examples of the variable gain providing unit of FIGS. 1, 3, and 4.
도 5a의 가변이득 제공부(38)는 상기 제 3연산기(36)에서 출력되는 소정의 전류 에러신호(Ierror)에 대하여 일정한 제 1이득(Kp1)을 발생하는 제 1이득 발생부(50); 일정한 제 2이득(Kp2)을 상기 입력 전압(Vin)값의 절대치(즉, abs(Vin))의 소정 배수값(즉, abs(Vin)n, n; 양의 유리수)으로 나누어 출력하는 제 2이득 발생부(52); 상기 제 1 및 제 2이득 발생부(50, 52)로부터의 출력신호를 입력받아 연산처리하는 연산처리부(54); 및 상기 연산처리부(54)에서 출력되는 신호에 대해 일정한 제 3이득(Kp3)을 발생하여 생성된 값(Ierror*)을 상기 제 4연산기(40)로 제공하는 제 3이득 발생부(56)를 구비한다.The variable gain providing unit 38 of FIG. 5A includes a first gain generating unit 50 for generating a constant first gain Kp1 with respect to a predetermined current error signal Ierror output from the third operator 36; A second output of dividing the constant second gain Kp2 by a predetermined multiple of the absolute value of the input voltage Vin (that is, abs (Vin)) (that is, abs (Vin) n , n; positive rational number) A gain generator 52; An arithmetic processing unit (54) which receives arithmetic output signals from the first and second gain generating units (50, 52); And a third gain generator 56 which provides the fourth operator 40 with a value Ierror * generated by generating a constant third gain Kp3 with respect to the signal output from the operation processor 54. Equipped.
도 5b의 가변이득 제공부(38)는 상기 제 3연산기(36)에서 출력되는 소정의 전류 에러신호(Ierror)에 대하여 일정한 제 1이득(Kp1)을 발생하는 제 1이득 발생부(50); 일정한 제 2이득(Kp2)을 상기 입력 전압(Vin)값의 소정 배수값(즉, (Vin)n, n; 양의 유리수)으로 나누어 출력하는 제 2이득 발생부(58); 상기 제 1 및 제 2이득 발생부(50, 58)로부터의 출력신호를 입력받아 연산처리하는 연산처리부(54); 및 상기 연산처리부(54)에서 출력되는 신호에 대해 일정한 제 3이득(Kp3)을 발생하여 생성된 값(Ierror*)을 상기 제 4연산기(40)로 제공하는 제 3이득 발생부(56)를 구비한다.The variable gain providing unit 38 of FIG. 5B includes a first gain generating unit 50 for generating a constant first gain Kp1 with respect to a predetermined current error signal Ierror output from the third operator 36; A second gain generator 58 for dividing and outputting a constant second gain Kp2 by a predetermined multiple of the input voltage Vin value (that is, Vin n , n; positive rational numbers); An arithmetic processing unit (54) which receives arithmetic output signals from the first and second gain generating units (50, 58); And a third gain generator 56 which provides the fourth operator 40 with a value Ierror * generated by generating a constant third gain Kp3 with respect to the signal output from the operation processor 54. Equipped.
도 5c의 가변이득 제공부(38)는 상기 제 3연산기(36)에서 출력되는 소정의 전류 에러신호(Ierror)에 대하여 일정한 제 1이득(Kp1)을 발생하는 제 1이득 발생부(50); 상기 입력 전압값(Vin) 및 전류값(Iin)에 근거하여 시간영역에서의 이득을 구해서 출력하는 제 2이득 발생부(60); 상기 제 1 및 제 2이득 발생부(50, 60)로부터의 출력신호를 입력받아 연산처리하는 연산처리부(54); 및 상기 연산처리부(54)에서 출력되는 신호에 대해 일정한 제 3이득(56)을 발생하여 생성된 값(Ierror*)을 상기 제 4연산기(40)로 제공하는 제 3이득 발생부(56)를 구비한다.The variable gain providing unit 38 of FIG. 5C includes a first gain generation unit 50 for generating a constant first gain Kp1 with respect to a predetermined current error signal Ierror output from the third operator 36; A second gain generator 60 for obtaining and outputting a gain in the time domain based on the input voltage value Vin and the current value Iin; An arithmetic processing unit (54) for receiving and arithmetic processing output signals from the first and second gain generating units (50, 60); And a third gain generator 56 which provides a value Ierror * generated by generating a constant third gain 56 with respect to the signal output from the operation processor 54 to the fourth operator 40. Equipped.
이어, 본 발명의 실시예에 따른 가변이득을 제공하는 디지털 제어기의 동작에 대해 도 3의 도면을 참조하여 설명하면 다음과 같다. 도 1 및 도 4의 구성에서도 동일한 동작을 수행하므로 도 3의 도면을 참조하여 설명하는 것이다.Next, an operation of the digital controller for providing a variable gain according to an exemplary embodiment of the present invention will be described with reference to the drawings of FIG. 3. Since the same operation is performed in the configuration of FIGS. 1 and 4, the description will be given with reference to the drawings of FIG. 3.
입력 전압 센서단(5)에서 센싱된 입력 전압(Vin)은 제 2A/D컨버터(22)를 통해 디지털변환된다. 그 디지털변환된 값은 제 1필터(24)를 거치면서 완전히 사인파가 된다. 그 제 1필터(24)에서 출력되는 사인파형의 신호는 제 2필터(26)를 통해위상지연이 보상된 왜곡이 없는 정교한 전압파형으로 된다. 그 정교한 전압파형은 제 2이득 제공부(28)를 거침에 의해 전류제어기측의 기준치(즉, 입력 전압(Vin))가 된다. 상기 입력 전압(Vin)은 기준 전류치(Iref)를 생성하기 위해 센싱되어진 입력측 전압이다.The input voltage Vin sensed by the input voltage sensor stage 5 is digitally converted through the second A / D converter 22. The digitally converted value becomes a sine wave completely through the first filter 24. The sinusoidal signal output from the first filter 24 becomes an elaborate voltage waveform without distortion in which phase delay is compensated through the second filter 26. The fine voltage waveform becomes the reference value (i.e., input voltage Vin) at the current controller side by passing through the second gain providing unit 28. The input voltage Vin is an input side voltage sensed to generate a reference current value Iref.
이때, 출력 전압 센서단(7)에서 센싱된 출력 전압이 제 1A/D컨버터(12)를 통해 디지털값으로 변환된 후 제 1이득 제공부(14)를 거쳐 소정의 직류 전압(Vdc)으로 제 1연산기(16)에 입력된다.At this time, the output voltage sensed by the output voltage sensor stage 7 is converted into a digital value through the first A / D converter 12 and then is converted into a predetermined DC voltage Vdc through the first gain providing unit 14. It is input to one operator 16.
그 제 1연산기(16)에서는 정규화된 제어하고자 하는 직류 전압(Vdc_ref)도 입력되므로 상기 입력된 두 개의 직류 전압(Vdc_ref, Vdc)를 연산한 결과값을 비례 적분 제어기(18)로 보낸다. 그 비례 적분 제어기(18)에서는 입력된 값에 대한 비례 적분을 수행하되, 응답속도와 정상상태를 고려하여 그 이득값을 정할 수 있다.Since the DC voltage Vdc_ref to be normalized is also input in the first operator 16, the result of calculating the two DC voltages Vdc_ref and Vdc inputted are transmitted to the proportional integral controller 18. The proportional integral controller 18 performs proportional integration on the input value, but may determine the gain value in consideration of the response speed and the steady state.
상기 비례 적분 제어기(18)에서 출력되는 신호(Vdc_error)는 제 2연산기(30)의 일 입력단으로 입력되는데, 그 제 2연산기(30)의 다른 입력단에는 상기 제 2이득 제공부(28)로부터의 출력신호(Vin)가 입력된다.The signal Vdc_error output from the proportional integral controller 18 is input to one input terminal of the second operator 30, and the other input terminal of the second operator 30 is input from the second gain providing unit 28. The output signal Vin is input.
그에 따라, 그 제 2연산기(30)에서 연산되어 출력되는 기준 전류치(Iref)는 제 3연산기(36)의 일 입력단으로 입력된다. 상기 제 3연산기(36)의 다른 입력단에는 전류 제어기의 피드백값인 입력 전류(Iin)가 입력되는데, 그 입력 전류(Iin)는 입력 전류 센서단(6)에서 센싱된 입력 전류가 제 3A/D컨버터(32)에서 디지털 변환된 후 제 3이득 제공부(34)를 통과함에 따라 형성된 전류이다. 상기 제 3A/D컨버터(32)에서 디지털 변환된 전류값이 디지털 필터를 통과하지 않고 바로 제3이득 제공부(34)로 전송되는 이유는 시간지연요소 또는 시스템 다이나믹스 측면에서 가장 중요한 값이기 때문이다.Accordingly, the reference current value Iref calculated and output by the second operator 30 is input to one input terminal of the third operator 36. The input current Iin, which is a feedback value of the current controller, is input to the other input terminal of the third operator 36, and the input current Iin is the input current sensed at the input current sensor terminal 6 by the third A / D. It is the current formed as it passes through the third gain providing unit 34 after being digitally converted by the converter 32. The reason why the digitally converted current value is directly transmitted to the third gain providing unit 34 without passing through the digital filter is because the third A / D converter 32 is the most important value in terms of time delay element or system dynamics. .
상기 제 3연산기(36)에서 연산되어 출력되는 전류 에러 신호(Ierror)는 제 4연산기(40)의 일 입력단으로 입력되고, 그 제 4연산기(40)의 다른 입력단으로는 가변이득 제공부(38)로부터의 가변이득(Ierror*)이 입력된다. 상기 가변이득 제공부(38)는 상기 입력 전압(Vin), 입력 전류(Iin) 및 상기 전류 에러신호(Ierror)의 값을 근거로 연산처리하여 상기 전류 에러신호(Ierror)에 대해 연속 및 불연속으로 변하는 시간영역에서 변화하는 가변이득(Ierror*)을 제공한다.The current error signal Ierror calculated and output by the third operator 36 is input to one input terminal of the fourth operator 40, and the variable gain providing unit 38 is input to the other input terminal of the fourth operator 40. Variable gain (Ierror *) is inputted. The variable gain providing unit 38 performs arithmetic processing based on the values of the input voltage Vin, the input current Iin, and the current error signal Ierror to continuously and discontinuously the current error signal Ierror. It provides varying gain (Ierror *) in the varying time domain.
그에 따라, 상기 제 4연산기(40)는 그 입력된 전류 에러 신호(Ierror) 및 가변이득(Ierror*)을 연산하여 전력 제어용 신호를 펄스폭 변조 발생기(42)로 보낸다.Accordingly, the fourth operator 40 calculates the input current error signal Ierror and the variable gain Ierror * and sends the power control signal to the pulse width modulation generator 42.
그 결과, 상기 펄스폭 변조 발생기(42)는 그 입력된 전력 제어용 신호에 근거하여 내부적으로 생성된 펄스의 폭을 조정하여 게이트 드라이버(44)로 전송하고, 그 게이트 드라이버(44)에서는 그 펄스폭 변조 발생기(42)로부터의 신호(즉, 로직레벨의 신호)를 전력 회로에 적합한 신호로 변환하여 스위칭부(46)를 구동한다.As a result, the pulse width modulation generator 42 adjusts the width of the internally generated pulse based on the input power control signal, and transmits it to the gate driver 44, and the gate driver 44 transmits the pulse width. The signal from the modulation generator 42 (ie, the logic level signal) is converted into a signal suitable for the power circuit to drive the switching section 46.
다시 말해서, 상술한 도 3 구성은, 바깥 루프는 출력 직류 전압을 제어하는 루프로서 일반적으로 사용하는 PI제어기를 사용하여 응답특성이나 정상 상태(steady state) 오차를 최소화시켰다. 그 출력전압의 오차를 PI제어기를 통과시킨 후 입력전압(Vin)과의 곱에 의해 전류제어루프(안쪽 루프)의 기준치(Iref)를 발생시키고, 그 전류제어루프의 제어기는 가변이득 제공부(38)로부터의가변이득(Ierror*)을 가지게 된다.In other words, the above-described configuration of FIG. 3 minimizes response characteristics or steady state errors by using a PI controller which is generally used as an outer loop to control an output DC voltage. After passing the error of the output voltage through the PI controller, the reference value Iref of the current control loop (inner loop) is generated by multiplying with the input voltage Vin, and the controller of the current control loop has a variable gain providing unit ( 38) has a variable gain (Ierror *).
이상 상세히 설명한 바와 같이 본 발명에 따르면, 개루프의 이득이 변화되는 시스템을 그 이득을 연속적 또는 불연속적으로 변화시키므로 입력전압이 낮은 부분과 높은 부분에서도 양호한 PFC특성을 가지게 된다.As described in detail above, according to the present invention, the system in which the gain of the open loop is changed continuously or discontinuously, thus having a good PFC characteristic even in a portion of low and high input voltage.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술적 사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.On the other hand, the present invention is not limited only to the above-described embodiments and can be carried out by modifications and variations within the scope not departing from the gist of the present invention, the technical idea that such modifications and variations are also within the scope of the claims Must see
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0011815A KR100440388B1 (en) | 2001-03-07 | 2001-03-07 | A power factor correction digital controller with a variable gain |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0011815A KR100440388B1 (en) | 2001-03-07 | 2001-03-07 | A power factor correction digital controller with a variable gain |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020071655A KR20020071655A (en) | 2002-09-13 |
KR100440388B1 true KR100440388B1 (en) | 2004-07-14 |
Family
ID=27696713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0011815A KR100440388B1 (en) | 2001-03-07 | 2001-03-07 | A power factor correction digital controller with a variable gain |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100440388B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH099670A (en) * | 1995-06-20 | 1997-01-10 | Hitachi Ltd | Power-factor improving converter and brushless dc motor controller by use of it |
KR19990086653A (en) * | 1998-05-29 | 1999-12-15 | 김덕중 | Power factor correction controller |
US6034513A (en) * | 1997-04-02 | 2000-03-07 | Lucent Technologies Inc. | System and method for controlling power factor and power converter employing the same |
KR20000031550A (en) * | 1998-11-07 | 2000-06-05 | 윤종용 | 3-phase pulse width modulating converter |
-
2001
- 2001-03-07 KR KR10-2001-0011815A patent/KR100440388B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH099670A (en) * | 1995-06-20 | 1997-01-10 | Hitachi Ltd | Power-factor improving converter and brushless dc motor controller by use of it |
US6034513A (en) * | 1997-04-02 | 2000-03-07 | Lucent Technologies Inc. | System and method for controlling power factor and power converter employing the same |
KR19990086653A (en) * | 1998-05-29 | 1999-12-15 | 김덕중 | Power factor correction controller |
KR20000031550A (en) * | 1998-11-07 | 2000-06-05 | 윤종용 | 3-phase pulse width modulating converter |
Also Published As
Publication number | Publication date |
---|---|
KR20020071655A (en) | 2002-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5631550A (en) | Digital control for active power factor correction | |
Louganski et al. | Current phase lead compensation in single-phase PFC boost converters with a reduced switching frequency to line frequency ratio | |
EP2919374B1 (en) | Duty-ratio controller | |
Xue et al. | Closed-loop SPWM control for grid-connected buck-boost inverters | |
US6507505B2 (en) | Power conversion device | |
US20100109626A1 (en) | Power factor correction power supply unit, and control circuit and control method used in the same | |
US10637370B2 (en) | Apparatus for controlling DC-AC converter to reduce distortions in output current | |
Liao et al. | A high power density power factor correction converter with a multilevel boost front-end and a series-stacked energy decoupling buffer | |
EP0691003A1 (en) | Low cost active power line conditioner | |
US20180309389A1 (en) | Power converter | |
CN112803750B (en) | Power factor correction device and power supply | |
Vodyakho et al. | Comparison of the space vector current controls for shunt active power filters | |
Gonzalez-Espin et al. | Measurement of the loop gain frequency response of digitally controlled power converters | |
Brooks et al. | A digital implementation of pll-based control for the series-stacked buffer in front-end pfc rectifiers | |
KR100440388B1 (en) | A power factor correction digital controller with a variable gain | |
US20060164874A1 (en) | Controller for power converter | |
US7800925B2 (en) | Mitigation of unbalanced input DC for inverter applications | |
JP2004260993A (en) | Switching power supply unit | |
Teng et al. | A PFC strategy of medium-frequency power supply with the suppression of input voltage harmonics | |
CN107748301B (en) | Noise test loading circuit of high-voltage direct-current filter capacitor | |
EP4362308A1 (en) | High harmonic suppression device | |
JP3590195B2 (en) | Control device for current source converter | |
JP3110898B2 (en) | Inverter device | |
JP2000270559A (en) | Variable speed device | |
JPH05292741A (en) | Forward converter for improving higher harmonic characteristics of power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090702 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |