KR100439856B1 - Method of Managing DM Bus in the Exchange - Google Patents
Method of Managing DM Bus in the Exchange Download PDFInfo
- Publication number
- KR100439856B1 KR100439856B1 KR10-2001-0056125A KR20010056125A KR100439856B1 KR 100439856 B1 KR100439856 B1 KR 100439856B1 KR 20010056125 A KR20010056125 A KR 20010056125A KR 100439856 B1 KR100439856 B1 KR 100439856B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- master
- time slot
- slave device
- bus
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/08—Indicating faults in circuits or apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2203/00—Aspects of automatic or semi-automatic exchanges
- H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
본 발명은 교환기에서의 DM 버스 상에 루프 백(Loop-back) 기능을 구현하여 실시간 자가 진단이 가능한 DM 버스 구조를 제공하도록 한 교환기에서 DM 버스 관리 방법에 관한 것이다.The present invention relates to a DM bus management method in an exchange that implements a loop-back function on a DM bus at an exchange to provide a DM bus structure capable of real-time self-diagnosis.
본 발명의 방법은 마스터와 각 슬레이브 디바이스들간의 데이터 송수신 채널을 분리시켜 마스터와 각 슬레이브 디바이스들에게 고유의 타임 슬롯 영역을 할당하는 과정과; 마스터 및 각 슬레이브 디바이스들이 데이터를 자신의 송신 채널을 통해 각각 송신한 후에 다시 수신할 수 있는 루프 백 경로를 설정하는 과정과; 상기 할당된 각 타임 슬롯 영역에서 데이터를 송신한 후에 상기 설정된 루프 백 경로를 통해 데이터를 수신하는 과정과; 상기 송신 데이터와 상기 수신 데이터의 목적지 주소를 비교하여 상기 수신 데이터가 루프 백된 데이터인지를 확인하는 과정과; 상기 수신 데이터가 루프 백된 데이터인 경우에 상기 송신 데이터와 루프 백된 데이터를 비교하여 에러 발생 여부를 검색하는 과정을 포함하여 이루어진 것을 특징으로 한다.The method includes allocating a unique time slot area to the master and each slave device by separating a data transmission / reception channel between the master and each slave device; Setting up a loop back path that the master and each slave device can receive again after transmitting data through their respective transmission channels; Receiving data through the set loop back path after transmitting data in each allocated time slot region; Comparing the transmission data with a destination address of the reception data to determine whether the reception data is loop backed data; And if the received data is loop backed data, comparing the transmitted data with the looped back data to search for an error.
Description
본 발명은 교환기에서 DM 버스 관리 방법에 관한 것으로, 특히 루프 백(Loop-back) 기능을 구현하여 실시간 자가 진단이 가능한 DM 버스 구조를 제공하도록 한 교환기에서 DM 버스 관리 방법에 관한 것이다.The present invention relates to a DM bus management method in an exchange, and more particularly, to a DM bus management method in an exchange that implements a loop-back function to provide a DM bus structure capable of real-time self-diagnosis.
일반적으로, 교환기에서 마스터 디바이스(Master Device)와 다수 개의 슬레이브 디바이스(Slave Device)간의 통신에 있어서, 그 통신 방식 자체가 TDM(Time Division Multiplex)되는 버스의 구조를 가진 DM 버스를 사용하는 구조에서는 루프 백 제공 기능을 지원할 수 없었다.In general, in a communication between a master device and a plurality of slave devices at an exchange, the communication scheme itself uses a DM bus having a bus structure in which time division multiplexing (TDM) is used. Could not support back offer function.
그러면, 종래의 교환기에서 DM 버스의 구조를 살펴보면, 도 1에 도시된 바와 같이, 해당 DM 버스는 타임 슬롯을 기본으로 하여 데이터를 송수신해 주는데, DM 버스 마스터(11)는 동기 신호(FRS), 클럭 신호(CLK) 및 송신 데이터(TXD)를 송신해 주고 수신 데이터(RXD)를 수신하며, 각 슬레이브 디바이스(12-1 ~ 12-n)는 할당되어진 타임 슬롯으로 데이터를 송신하거나 수신하도록 이루어져 있다.Then, looking at the structure of the DM bus in the conventional exchange, as shown in Figure 1, the DM bus transmits and receives data based on the time slot, the DM bus master 11 is a synchronization signal (FRS), Transmit clock signal CLK and transmit data TXD and receive receive data RXD, and each slave device 12-1 to 12-n is configured to transmit or receive data in an assigned time slot. .
여기서, 해당 타임 슬롯은 특정 BPS(Bit Per Second)를 기본으로 하여 동기 신호(FRS)간에 n 개가 제공되며, 각 슬레이브 디바이스(12-1 ~ 12-n) 별로 할당되어지는 타임 슬롯의 수는 가변적이다.Here, n corresponding time slots are provided between synchronization signals (FRS) based on a specific bit per second (BP), and the number of time slots allocated to each slave device 12-1 to 12-n is variable. to be.
그리고, 해당 동기 신호(FRS)는 DM 버스 마스터(11)에 의해 DM 버스 상의 각슬레이브 디바이스(12-1 ~ 12-n)로 공급되는 신호로 타임 슬롯을 기본으로 운영되는 DM 버스의 동기화를 위한 신호이며, 해당 클럭 신호(CLK)는 DM 버스 마스터(11)에 의해 DM 버스 상의 각 슬레이브 디바이스(12-1 ~ 12-n)로 공급되는 신호로 타임 슬롯을 기본으로 운영되는 DM 버스의 직렬 데이터 전송을 위한 클럭 신호이고 가변이 가능하며, 해당 송신 데이터(TXD)는 DM 버스 마스터(11)에서 각 슬레이브 디바이스(12-1 ~ 12-n)로 송신되는 데이터이며, 해당 수신 데이터(RXD)는 각 슬레이브 디바이스(12-1 ~ 12-n)에서 DM 버스 마스터(11)로 수신된 데이터인데, 도 2에 도시된 바와 같은 타이밍으로 공급되어진다.The synchronization signal FRS is a signal supplied to each slave device 12-1 to 12-n on the DM bus by the DM bus master 11 for synchronization of a DM bus operated based on a time slot. The clock signal CLK is a signal supplied by the DM bus master 11 to each slave device 12-1 to 12-n on the DM bus and is serial data of a DM bus operated based on a time slot. It is a clock signal for transmission and variable, and the corresponding transmission data TXD is data transmitted from the DM bus master 11 to each slave device 12-1 to 12-n, and the corresponding reception data RXD is Data received from each slave device 12-1 to 12-n to the DM bus master 11 is supplied at a timing as shown in FIG.
상술된 바와 같은 구성을 가지는 DM 버스 상의 동작을 살펴보면 다음과 같다.The operation on the DM bus having the configuration as described above is as follows.
하나의 마스터(11)와 다수 개의 슬레이브 디바이스들(12-1 ~ 12-n)로 구성되고 해당 마스터(11)는 DM 버스 상에서 동기 신호(FRS)와 클럭 신호(CLK)를 공급하며, 해당 DM 버스는 마스터(11)와 다수 개의 슬레이브 디바이스들(12-1 ~ 12-n)간에 약속에 의해 타임 슬롯 영역을 미리 배정해 놓고 특정 타임 슬롯의 영역 내에서 마스터(11)와 특정 슬레이브 디바이스(12-1 ~ 12-n)간에 데이터 송수신이 이루어진다.It is composed of one master 11 and a plurality of slave devices 12-1 to 12-n, and the master 11 supplies a synchronization signal FRS and a clock signal CLK on a DM bus. The bus pre-assigns a time slot area by appointment between the master 11 and the plurality of slave devices 12-1 to 12-n, and the master 11 and the specific slave device 12 within the area of the specific time slot. Data transmission and reception is performed between -1 to 12-n).
예를 들어, 도 3에 도시된 바와 같이, 제1슬레이브 디바이스(12-1)는 A 영역을 할당받아 마스터(11)와 데이터 송수신을 수행하며, 제2, 제3 및 제4슬레이브 디바이스(12-2 ~ 12-4)도 마찬가지로 B, C 및 D 영역을 각각 할당받아 마스터(11)와 데이터 송수신을 수행한다.For example, as shown in FIG. 3, the first slave device 12-1 is allocated an area A to perform data transmission and reception with the master 11, and the second, third, and fourth slave devices 12. -2 to 12-4 are similarly allocated to the B, C and D regions to perform data transmission and reception with the master (11).
그리고, 마스터(11)는 전 타임 슬롯에 대해 수신이 가능하며, 송신할 경우에는 송신하고자 하는 해당 슬레이브 디바이스(12-1 ~ 12-n)의 영역 타임 슬롯에 데이터를 송신하면 된다.The master 11 can receive all time slots, and when transmitting, data can be transmitted to the area time slots of the slave devices 12-1 to 12-n to be transmitted.
상술한 바와 같이 해당 슬레이브 디바이스(12-1 ~ 12-n)의 영역 타임 슬롯을 사용하여 송수신할 수 있는 매체는 항상 두 개 존재하는데, 즉 마스터(11)와 해당 슬레이브 디바이스(12-1 ~ 12-n)가 동일한 영역을 가지고 데이터를 송수신한다. 예를 들어, A 영역은 마스터(11)와 제1슬레이브 디바이스(12-1)가 같이 데이터를 송수신할 수 있다.As described above, there are always two media that can transmit / receive using the area time slots of the slave devices 12-1 to 12-n, that is, the master 11 and the corresponding slave devices 12-1 to 12. -n) send and receive data with the same area. For example, in area A, the master 11 and the first slave device 12-1 may transmit and receive data together.
그런데, 슬레이브 디바이스 또는 마스터가 송신하는 데이터를 루프 백하여 자신이 모니터링(Monitoring)하려고 하면, 다른 매체의 데이터 송신이 같은 채널에 존재하기 때문에 데이터의 중첩에 의해 손상되므로, 루프 백을 수행하여 자가 진단하기 어려운데, 별도의 로직 없이는 구현이 불가능하다는 단점이 있었다.However, when the slave device or the master attempts to monitor the data transmitted by looping back, the data transmission from another medium is present on the same channel and is damaged by the overlapping of data. Therefore, loopback is performed to perform self-diagnosis. It was difficult to do, but it had a disadvantage that it could not be implemented without separate logic.
다시 말해서, 마스터와 특정 슬레이브 디바이스간의 약속된 타임 슬롯 영역으로 데이터를 송수신할 경우에 해당 특정 영역을 통해 데이터를 송수신할 수 있는 매체는 마스터와 해당 슬레이브 디바이스들이며, 이것은 마스터나 특정 슬레이브 디바이스 입장에서 볼 때에 자신의 송신 데이터를 루프 백하여 모니터링하는 경우에 루프 백 데이터와 마스터의 송신 데이터의 경로가 일치함으로 특별한 로직을 추가하지 않으면 두 데이터의 중첩에 의한 손상을 피할 수 없는데, 즉 종래의 DM 버스 방식에서는 실시간 자가 진단 기능을 제공할 수 없으며, 이로 인해 DM 버스의 신뢰성에서 볼 때에 취약한 부분임이 확실하다.In other words, when data is transmitted / received in the scheduled time slot area between the master and the specific slave device, the media capable of transmitting and receiving data through the specific area are the master and the corresponding slave devices, which are viewed from the viewpoint of the master or the specific slave device. When the loop data is monitored by looping back at the same time, the loop back data and the master transmission data have the same paths, and unless special logic is added, damage due to the overlap of the two data cannot be avoided. Cannot provide real-time self-diagnostics, which makes it a weak point in terms of the reliability of the DM bus.
전술한 바와 같은 문제점을 해결하기 위한 것으로, 본 발명은 DM 버스를 사용하는 구조에서 종래에는 지원할 수 없는 루프 백 기능을 구현하여 실시간 자가 진단이 가능한 DM 버스 구조를 제공해 줌으로써, 자기 자신이 실시간으로 버스 상에서 송수신 기능의 정상 유무를 판단할 수 있어 자가 진단 기능을 가질 수 있고 이로 인해 DM 버스의 신뢰성 및 유지 보수 기능을 향상시키도록 하는데, 그 목적이 있다.In order to solve the problems as described above, the present invention provides a DM bus structure capable of real-time self-diagnosis by implementing a loop back function that can not be conventionally supported in the structure using a DM bus, the bus itself in real time It is possible to determine whether the transmission / reception function is normal on the self-diagnostic function, thereby improving the reliability and maintenance of the DM bus, and its purpose is to.
또한, 본 발명은 DM 버스를 사용하는 구조에서 마스터와 슬레이브 보드들간의 타임 슬롯 할당 방식을 다르게 구현하여 별도의 루프 백 채널이 가능하도록 함으로써 실시간 자가 진단 기능을 제공하도록 하는데, 그 목적이 있다.In addition, the present invention provides a real-time self-diagnostic function by enabling a separate loop back channel by implementing different time slot allocation schemes between master and slave boards in a structure using a DM bus.
또한, 본 발명은 DM 버스를 사용하는 구조에서 마스터와의 데이터 송수신 채널을 공통으로 두고 각 슬레이브 디바이스들에게 별도의 루프 백 타임 슬롯을 할당하며, 마스터와의 송수신 기능 외에 자신이 송신한 데이터를 실시간으로 루프 백하여 자신이 수신하도록 함으로써, DM 버스 상의 송수신 기능을 실시간으로 진단할 수 있게 하여 DM 버스 상의 신뢰성을 높이도록 하는데, 그 목적이 있다.In addition, the present invention, in the structure using the DM bus, the data transmission and reception channel with the master in common, and assigns a separate loop back time slot to each slave device, in addition to the transmission and reception function with the master in real time By looping back and allowing the self to receive, it is possible to diagnose the transmission / reception function on the DM bus in real time to increase the reliability on the DM bus.
도 1은 종래의 교환기에서 DM(Division Multipex) 버스(Bus)의 구조를 나타낸 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a diagram showing the structure of a division multipex (DM) bus in a conventional exchange.
도 2는 도 1에 있어 DM 버스 상의 신호들에 대한 타이밍(Timing)을 나타낸 도면.FIG. 2 shows timing for signals on a DM bus in FIG. 1; FIG.
도 3은 도 1에 있어 DM 버스 타임 슬롯(Time Slot) 배정 방식을 설명하기 위한 도면.FIG. 3 is a view for explaining a DM bus time slot allocation method in FIG. 1; FIG.
도 4는 본 발명의 실시 예에 따른 교환기에서 DM 버스 관리 방법을 나타낸 흐름도.4 is a flowchart illustrating a DM bus management method in an exchange according to an embodiment of the present invention.
도 5는 도 4에 있어 DM 버스의 IPC 구조를 나타낸 도면.FIG. 5 is a diagram showing an IPC structure of a DM bus in FIG. 4; FIG.
도 6은 도 4에 있어 DM 버스 타임 슬롯 배정 방식을 설명하기 위한 도면.FIG. 6 is a view for explaining a DM bus time slot allocation scheme in FIG. 4; FIG.
도 7은 본 발명의 실시 예에 따른 타임 슬롯 할당을 종래의 타임 슬롯 운영 방식과 비교하여 나타낸 도면.7 is a diagram illustrating a time slot allocation in comparison with a conventional time slot operation scheme according to an embodiment of the present invention.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 교환기에서 DM 버스 관리 방법은 마스터와 각 슬레이브 디바이스들간의 데이터 송수신 채널을 분리시켜 마스터와 각 슬레이브 디바이스들에게 고유의 타임 슬롯 영역을 할당하는 과정과; 마스터 및 각 슬레이브 디바이스들이 데이터를 자신의 송신 채널을 통해 각각 송신한 후에 다시 수신할 수 있는 루프 백 경로를 설정하는 과정과; 상기 할당된 각 타임 슬롯 영역에서 데이터를 송신한 후에 상기 설정된 루프 백 경로를 통해 데이터를 수신하는 과정과; 상기 송신 데이터와 상기 수신 데이터의 목적지 주소를 비교하여 상기 수신 데이터가 루프 백된 데이터인지를 확인하는 과정과; 상기 수신 데이터가 루프 백된 데이터인 경우에 상기 송신 데이터와 루프 백된 데이터를 비교하여 에러 발생 여부를 검색하는 과정을 포함하여 이루어진 것을 특징으로 한다.In the switch according to an embodiment of the present invention for achieving the above object, the DM bus management method allocates a unique time slot area to the master and each slave device by separating data transmission / reception channels between the master and each slave device. Process of doing; Setting up a loop back path that the master and each slave device can receive again after transmitting data through their respective transmission channels; Receiving data through the set loop back path after transmitting data in each allocated time slot region; Comparing the transmission data with a destination address of the reception data to determine whether the reception data is loop backed data; And if the received data is loop backed data, comparing the transmitted data with the looped back data to search for an error.
바람직하게는, 상기 타임 슬롯 영역 할당 과정은 마스터가 각 슬레이브 디바이스들에게 공통적으로 송신할 마스터 타임 슬롯 영역을 할당하는 단계와; 각 슬레이브 디바이스들이 마스터에게 각각 송신할 슬레이브 디바이스 타임 슬롯 영역들을 각각 할당하는 단계를 포함하여 이루어진 것을 특징으로 한다. 또한, 상기 마스터 타임 슬롯 영역은 마스터가 데이터를 송신하고 각 슬레이브 디바이스들이 해당 송신 데이터를 수신하는 채널이며, 상기 슬레이브 디바이스 타임 슬롯 영역들은 각 슬레이브 디바이스들이 데이터를 각각 송신하고 마스터가 해당 송신 데이터를 수신하는 채널들인 것을 특징으로 한다.Advantageously, the time slot area allocation process comprises the steps of: allocating a master time slot area for a master to transmit to each slave device in common; And assigning slave device time slot regions to each slave device to transmit to the master, respectively. The master time slot region is a channel through which a master transmits data and each slave device receives corresponding transmission data, and the slave device time slot regions transmit data with each slave device and the master receives corresponding transmission data. Characterized in that the channels.
또한 바람직하게는, 상기 데이터 수신 과정은 마스터가 마스터 타임 슬롯 영역에서 송신 채널을 통해 데이터를 송신한 후에 각 슬레이브 디바이스 타임 슬롯 영역에서 상기 설정된 루프 백 경로를 따라 자신의 수신 채널을 통해 데이터를 수신하는 단계와; 각 슬레이브 디바이스들이 각 슬레이브 디바이스 타임 슬롯 영역에서 송신 채널을 통해 데이터를 각각 송신한 후에 마스터 타임 슬롯 영역에서 상기 설정된 루프 백 경로를 따라 자신의 수신 채널을 통해 데이터를 각각 수신하는 단계를 포함하여 이루어진 것을 특징으로 한다.Also preferably, in the data receiving process, after the master transmits data through a transmission channel in a master time slot region, data is received through its own receiving channel along the set loop back path in each slave device time slot region. Steps; And after each slave device transmits data through a transmission channel in each slave device time slot region, respectively, receiving data through its own reception channel along the set loop back path in a master time slot region. It features.
다르게는, 상술한 바와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 교환기에서 DM 버스 관리 방법은 상기 루프 백 에러가 발생한 경우에 자기 자신을 버스 상에서 격리시킴과 동시에 루프 백 에러의 발생을 통보하여 해당 루프 백 에러를 복구하도록 하는 과정을 더 포함하여 이루어진 것을 특징으로 한다.Alternatively, the DM bus management method in the switch according to the embodiment of the present invention for achieving the above object isolates itself on the bus when the loop back error occurs and at the same time notifies the occurrence of the loop back error. And recovering the loopback error.
종래의 DM 버스에서는 타임 슬롯 상의 슬레이브 디바이스와 마스터 사이의 데이터 송수신 채널이 영역별로 정해져 있고 슬레이브 디바이스가 해당 영역으로 송신한 데이터는 마스터가 수신 가능하지만 송신한 다른 슬레이브 디바이스가 해당 데이터를 수신할 수 없으므로, 버스 상의 데이터 송수신이 제대로 이루어지고 있는지를 실시간으로 알기 힘드는데, 즉 DM 버스의 자가 진단 기능을 제공할 수 없었다. 하지만, 본 발명에서는 마스터와의 데이터 송수신 채널을 공통으로 두고 각 슬레이브 디바이스들에게 별도의 루프 백 타임 슬롯을 할당함으로써 마스터와의 송수신 기능 외에 자신이 송신한 데이터를 실시간으로 루프 백하여 자신이 수신함으로 DM 버스 상의 송수신 기능을 실시간으로 진단할 수 있으며, 이로 인해 DM 버스 상의 자신의 데이터를 감시하다가 루프 백 에러(Lop-back Fail)가 발생하는 경우에 즉시 감지할 수 있고 자신을 DM 버스 상에서 격리 및 후속 조치를 취할 수 있어 DM 버스상의 신뢰도를 높일 수 있도록 한다. 이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.In the conventional DM bus, the data transmission / reception channel between the slave device and the master on the time slot is defined for each area, and the data transmitted by the slave device to the corresponding area can be received by the master, but the other slave device that has transmitted cannot receive the data. As a result, it was difficult to know in real time whether data was properly transmitted and received on the bus, that is, the DM bus could not provide self-diagnosis. However, in the present invention, the data transmission / reception channel with the master is in common, and each slave device is assigned a separate loop back time slot, so that in addition to the transmission / reception function with the master, the data transmitted by the user is looped back in real time to receive the data. Diagnose the transmit and receive functions on the DM bus in real time, which allows you to monitor your data on the DM bus and immediately detect when a loop-back failure occurs and isolate yourself on the DM bus. Follow-up measures can be taken to increase the reliability on the DM bus. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시 예에 따른 교환기에서 DM 버스의 구성은 종래의 기술과 동일하므로 그 설명을 생략하나, 본 발명은 동기 신호(FRS)와 클럭 신호(CLK)를 발생시킬 수 있는 마스터 보드와 다수 개의 슬레이브 보드들간의 타임 슬롯을 기본으로 하여 데이터를 송수신하도록 하는 DM 버스의 IPC(Inter Processor Communication) 구조를 가지는데, 해당 DM 버스의 IPC 구조는 메시지의 기본 구조인 HDLC(High-level Data Link Control) 프로토콜이 사용되고 기본 구조로는 도 5에 도시된 바와 같이, 시작 플래그(Start Flag), PHY 어드레스(Phy_addr), 목적지 어드레스(Dest_addr), SRC 어드레스(src_addr), 정보(Information), CRC(Cyclic Redundancy Check) 및 종료 플래그(End Flag)를 포함하여 이루어진다.In the switch according to the embodiment of the present invention, since the configuration of the DM bus is the same as the conventional technology, the description thereof is omitted, but the present invention provides a master board capable of generating a synchronization signal (FRS) and a clock signal (CLK) and a plurality of master boards. It has an IPC (Inter Processor Communication) structure of the DM bus that transmits and receives data based on time slots between slave boards. The IPC structure of the DM bus has a high-level data link control (HDLC) structure, which is a basic structure of messages. As the protocol is used, as shown in FIG. 5, a start flag, a PHY address (Phy_addr), a destination address (Dest_addr), an SRC address (src_addr), information (Information), and a cyclic redundancy check (CCR) are illustrated. ) And an end flag.
또한, 마스터 보드와 각 슬레이브 보드들간의 송수신 채널이 구분되어 있는데, 즉 마스터 보드가 각 슬레이브 보드들에게 송신하는 채널(각 슬레이브 보드들의 수신 채널)과 각 슬레이브 보드들이 마스터 보드로 송신하는 채널(마스터 보드의 수신 채널)로 구분되어 있다.In addition, the transmission and reception channels between the master board and each slave board are separated, that is, a channel that the master board transmits to each slave board (receive channel of each slave board) and a channel that each slave board transmits to the master board (master Receiving channel of the board).
이렇게 되면, 송수신 채널에서 송신하는 주체는 일정 시간에 하나만 존재하기 때문에 루프 백이 가능하다는 것이며, 이것은 자체 진단이 가능하다는 것이다. 이때, 마스터 보드가 모든 슬레이브 보드들에게 송신 채널을 통해 송신하면 모든 슬레이브 보드들이 수신하지만 상기 IPC 구조에서 목적지 어드레스가 일치하는 디바이스만 메시지를 수신받아서 처리하기 때문에 가능하다.In this case, since only one entity transmitting and receiving in a transmission / reception channel exists at a given time, loop back is possible, which means that self-diagnosis is possible. In this case, when the master board transmits to all slave boards through the transmission channel, all slave boards receive, but only the device having the destination address in the IPC structure receives and processes the message.
그리고, 본 발명의 DM 버스에 있어서, 타임 슬롯 할당을 통해 마스터 보드와 슬레이브 보드들에게 고유한 송신 영역을 할당하며, 해당 마스터 보드가 자신이 실시간으로 송신한 데이터를 루프 백하여 수신하며, 해당 루프 백된 수신 데이터를 가지고 DM 버스 상의 송수신 기능 정상 유무를 진단할 수 있도록 하며, 또한 다수 개의 슬레이브 보드들이 자신이 실시간으로 송신한 데이터를 DM 버스 상에서 루프 백하여 수신하며, 실시간으로 DM 버스 상에서 루프 백된 수신 데이터를 가지고 송수신 기능 정상 유무를 진단할 수 있도록 이루어진다.In the DM bus of the present invention, a unique transmission area is allocated to master boards and slave boards through time slot assignment, and the master board loops back and receives data transmitted in real time, and the corresponding loop. With the received data backed-up, it is possible to diagnose the normal transmission / reception function on the DM bus. Also, a plurality of slave boards loop back the data transmitted in real time on the DM bus and receive the loop back on the DM bus in real time. It is made to diagnose whether the transmission / reception function is normal with data.
그리고, 본 발명에서는 마스터 보드와 다수 개의 슬레이브 보드들간의 데이터 송수신하기 위한 타임 슬롯 배정 방식을 종래와는 다르게 구현하는데, 즉 종래에는 하나의 동기 신호(FRS) 내에 다수 개의 타임 슬롯을 각 슬레이브 디바이스들에게 할당하고 마스터와는 각 슬레이브 디바이스들에게 고유한 영역으로 할당된 영역으로 송수신하였지만, 본 발명에서는 마스터와 슬레이브 디바이스들간 데이터 송수신 채널을 분리시켜 사용하도록 한다.In addition, the present invention implements a time slot allocation scheme for transmitting and receiving data between a master board and a plurality of slave boards differently from the prior art, that is, in the related art, a plurality of time slots are provided in one synchronization signal FRS. In the present invention, the data transmission / reception channel between the master and the slave devices is separated and used.
본 발명의 실시 예에 따른 교환기에서 DM 버스 관리 방법을 도 4의 흐름도를 참고하여 설명하면 다음과 같다.A DM bus management method in an exchange according to an embodiment of the present invention will be described with reference to the flowchart of FIG. 4 as follows.
종래의 기술에서는 타임 슬롯을 마스터와 각 슬레이브 디바이스들이 공유함으로써, 루프 백하는 경우에 자신이 송신한 데이터를 수신하려고 하여도 다른 매체(즉, 마스터 또는 슬레이브 디바이스들)가 송신하는 데이터와 중첩하게 되어데이터를 손상하게 되므로, 루프 백을 수행할 수 없었다.In the related art, a time slot is shared between a master and each slave device, so that in case of looping back, even when trying to receive data transmitted by the master, it overlaps with data transmitted by another medium (ie, master or slave devices). The loop back could not be performed because the data would be damaged.
그러나, 본 발명에서는 송수신 타임 슬롯이 마스터와 각 슬레이브 디바이스들간에 분리되도록 이루어지며, 이것은 특정 타임 슬롯으로 송신할 수 있는 매체가 마스터이든 슬레이브 디바이스이든 하나라는 것인데, 해당 특정 타임 슬롯으로 송신할 수 있는 매체가 하나라는 것은 해당 특정 타임 슬롯을 루프 백해서 모니터링할 수 있다는 것을 의미한다.However, in the present invention, the transmit / receive time slot is made to be separated between the master and the slave devices, which means that the medium that can transmit in a specific time slot is either a master or a slave device. One medium means that the particular time slot can be looped back and monitored.
즉, 마스터와 각 슬레이브 디바이스들간의 데이터 송수신 타임 슬롯을 분리시켜 운영함으로써, 마스터와 각 슬레이브 디바이스들간의 데이터 송수신뿐만 아니라 자신의 송신 데이터를 루프 백하여 수신 가능하도록 하여 실시간 자가 진단을 수행할 수 있도록 한다.In other words, by separating the data transmission and reception time slot between the master and each slave device, not only data transmission and reception between the master and each slave device, but also their own transmission data can be looped back and received so that real-time self-diagnosis can be performed. do.
먼저, 마스터와 각 슬레이브 디바이스들간의 데이터 송수신 채널을 분리시켜 마스터와 각 슬레이브 디바이스들에게 고유의 타임 슬롯 영역을 할당해 준다(과정 S1).First, a data transmission / reception channel between the master and each slave device is separated to allocate a unique time slot area to the master and each slave device (step S1).
상기 제1과정(S1)을 보다 상세히 살펴보면 다음과 같다.Looking at the first process (S1) in more detail as follows.
본 발명에서는 각 영역별 할당에 있어 종래의 방식과 근본적으로 다른데, 즉 종래에는 마스터와 각 슬레이브 디바이스들간의 데이터 송수신은 각 타임 슬롯으로 할당된 영역에서만 가능하였으나, 본 발명에서는 도 6에 도시된 바와 같이, 마스터가 각 슬레이브 디바이스들에게 공통적으로 송신할 특정 타임 슬롯 영역, 즉 마스터 타임 슬롯 영역(예로, A 영역)을 할당받음으로써, 마스터는 해당 A 영역을 통해서 각 슬레이브 디바이스들에게 데이터를 송신해 주며, 각 슬레이브 디바이스들 입장에서 보면 해당 A 영역이 자신의 수신 채널이 된다.In the present invention, the allocation of each area is fundamentally different from that of the conventional method, that is, in the related art, data transmission and reception between the master and each slave device is possible only in the area allocated to each time slot. Likewise, by being assigned a specific time slot area, i.e., a master time slot area (e.g., A area), to be transmitted to each slave device in common, the master transmits data to each slave device through the corresponding A area. From the standpoint of each slave device, the corresponding A area becomes its own receiving channel.
또한, 도 6에 도시된 바와 같이, 각 슬레이브 디바이스들이 마스터에게 각각 송신할 타임 슬롯 영역(예로, B 영역, C 영역, D 영역 및 E 영역)을 각각 할당받음으로써, 각 슬레이브 디바이스들은 해당 B 영역, C 영역, D 영역 및 E 영역을 통해서 마스터에게 자신의 데이터를 송신해 주며, 마스터 입장에서 보면 해당 B 영역, C 영역, D 영역 및 E 영역이 자신의 수신 채널이 된다.In addition, as shown in FIG. 6, each slave device is allocated a time slot area (eg, a B area, a C area, a D area, and an E area) to be transmitted to the master, respectively, so that each slave device is assigned to the corresponding B area. It transmits its data to the master through the C area, D area, and E area. From the standpoint of the master, the corresponding B area, C area, D area, and E area becomes its reception channel.
본 발명의 실시 예에 따른 타임 슬롯 할당을 종래의 타임 슬롯 운영 방식과 비교해 보면, 도 7에 도시된 바와 같이, 특정 영역에서 송신하는 매체는 항상 하나만 있는데, 즉 A 영역에서는 마스터가 송신 매체이고 B 영역에서는 제1슬레이브 디바이스가 송신 매체이고 C 영역에서는 제2슬레이브 디바이스가 송신 매체로서, 항상 하나가 존재한다.When comparing the time slot allocation according to an embodiment of the present invention with the conventional time slot operation scheme, as shown in FIG. 7, there is always only one medium to be transmitted in a specific area, that is, in the A area, the master is a transmission medium and B In the region, the first slave device is the transmission medium, and in the C region, the second slave device is the transmission medium, and there is always one.
그리고, 상술한 바와 같이 특정 타임 슬롯 영역에서 송신할 수 있는 매체가 항상 하나만 되도록 타임 슬롯 영역을 할당함으로써, 종래의 문제점, 즉 특정 타임 슬롯 영역에서 송신할 수 있는 매체가 항상 2 개인 이유로 데이터 중첩에 의한 손상 때문에 루프 백 기능을 사용할 수 없었던 문제점을 해결할 수 있으며, 이로 인해 자유롭게 자신의 데이터를 루프 백하여 모니터할 수 있는데, 실시간으로 DM 버스 상의 자가 진단을 수행하기 위해서, 마스터 및 각 슬레이브 디바이스들은 자신의 송신 채널을 통해 자신이 송신한 데이터를 동시에 자신이 다시 수신할 수 있도록 루프 백 경로를 설정해 준다(과정 S2).As described above, by allocating a time slot area such that there is always only one medium that can be transmitted in a specific time slot area, the conventional problem, that is, because there are always two mediums that can be transmitted in a specific time slot area, is used for data overlap. It is possible to solve the problem that the loopback function could not be used due to the damage caused, and thus freely loop back and monitor its own data. In order to perform self-diagnosis on the DM bus in real time, the master and each slave devices have their own. The loop back path is set up so that the user can simultaneously receive data transmitted by the user through the transmission channel of the receiver (step S2).
그런 후, 도 6에 도시된 바와 같이, 마스터 타임 슬롯 영역(예로, A 영역)에서는 마스터가 자신의 송신 채널을 통해 데이터를 각 슬레이브 디바이스들에게 송신하며, 이에 각 슬레이브 디바이스들은 마스터로부터 출력되는 데이터를 자신의 각 수신 채널을 통해서 수신하게 된다.Then, as shown in FIG. 6, in the master time slot region (eg, the region A), the master transmits data to each slave device through its transmission channel, so that each slave device outputs data from the master. Is received through its own receiving channel.
또한, 각 슬레이브 디바이스들은 각기 자기 자신의 타임 슬롯 영역(예로, B 영역, C 영역, D 영역 및 E 영역)에서 자신의 각 송신 채널을 통해 데이터를 마스터로 송신하며, 이에 마스터는 각 슬레이브 디바이스 타임 슬롯 영역(예로, B 영역, C 영역, D 영역 및 E 영역)에서 각 슬레이브 디바이스들로부터 출력되는 데이터를 수신한다.In addition, each slave device transmits data to the master through its respective transmission channel in its own time slot region (e.g., B region, C region, D region, and E region), so that the master sends each slave device time. Receive data output from each slave device in a slot area (eg, B area, C area, D area, and E area).
상술한 바와 같이, 마스터와 각 슬레이브 디바이스들간의 데이터 송수신 기능을 수행함과 동시에, 마스터에서는 자가 진단 명령에 따라 마스터 타임 슬롯 영역(예로, A 영역)에서 자신의 송신 채널을 통해 데이터를 송신한 후에(과정 S3), 상기 설정된 루프 백 경로를 따라 자신의 송신 채널을 통해 자신의 송신 데이터를 수신한다(과정 S4).As described above, at the same time as performing a data transmission / reception function between the master and each slave device, the master transmits data through its own transmission channel in the master time slot region (for example, A region) according to a self-diagnosis command ( Step S3), it receives its own transmission data through its transmission channel along the set loop back path (step S4).
이 때, 마스터에서는 수신된 데이터가 루프 백된 데이터인지를 확인하기 위해서 수신된 데이터의 목적지 주소를 판독하여 자신이 송신한 데이터의 목적지 주소와 동일한지를 확인한다(과정 S5).At this time, the master checks whether the received data is the same as the destination address of the data transmitted by itself by reading the destination address of the received data in order to confirm whether the received data is loop backed data (step S5).
만약, 상기 제5과정(S5)에서 목적지 주소가 동일하면, 즉 루프 백된 데이터인 경우에는 송신 데이터와 루프 백된 데이터를 비교하여 데이터의 에러 발생 여부를 검색하여(과정 S6) 루프 백 에러가 발생한 경우에는 스스로 자신을 DM 버스 상에서 격리시킴과 동시에 초기화 등과 같은 후속 조치 등을 수행하도록 한다.If the destination address is the same in the fifth step (S5), that is, in the case of loop backed data, the transmission data and the looped back data are compared to search for an error in the data (step S6). Insulate yourself on the DM bus and perform follow-up actions such as initialization.
한편, 각 슬레이브 디바이스들도 각기 자기 자신의 타임 슬롯 영역(예로, B 영역, C 영역, D 영역 및 E 영역)에서 자신의 각 송신 채널을 통해 데이터를 송신한 후에, 마스터 타임 슬롯 영역(예로, A 영역)에서 상기 설정된 루프 백 경로를 따라 각기 자신의 수신 채널을 통해 자신의 송신 데이터를 각각 수신한다.Meanwhile, each slave device also transmits data through its own transmission channel in its own time slot region (e.g., B region, C region, D region, and E region), and then, in the master time slot region (e.g., A region) receives its own transmission data through its own reception channel along the set loop back path.
이 때, 각 슬레이브 디바이스들도 수신된 데이터가 루프 백된 데이터인지를 확인하기 위해서 수신된 데이터의 목적지 주소를 판독하여 자신이 송신한 데이터의 목적지 주소와 동일한지를 확인한다.At this time, each slave device also reads the destination address of the received data and checks whether the received data is the same as the destination address of the data transmitted by itself in order to check whether the received data is loop backed data.
이에, 목적지 주소가 동일하면, 즉 루프 백된 데이터인 경우에는 송신 데이터와 루프 백된 데이터를 비교하여 데이터의 에러 발생 여부를 검색하며, 이에 루프 백 에러가 발생한 경우에는 스스로 자신을 DM 버스 상에서 격리시킴과 동시에 초기화 등과 같은 후속 조치 등을 수행하도록 한다.Therefore, if the destination address is the same, that is, if the data is looped back, the transmission data is compared with the looped data to find out whether an error occurs in the data, and if a loop back error occurs, it isolates itself on the DM bus. At the same time, follow-up measures such as initialization and the like should be performed.
이상과 같이, 본 발명에 의해 마스터와의 데이터 송수신 채널을 공통으로 두고 각 슬레이브 디바이스들에게 별도의 루프 백 타임 슬롯을 할당함으로써 마스터와의 송수신 기능 외에 자신이 송신한 데이터를 실시간으로 루프 백하여 자신이 수신함으로써, DM 버스 상의 송수신 기능을 실시간으로 진단하여 루프 백 에러가 발생하는 경우에 즉시 감지할 수 있고 자신을 DM 버스 상에서 격리 및 후속 조치를 취할 수 있어 DM 버스 상의 신뢰도를 높일 수 있다.As described above, according to the present invention, the data transmission / reception channel with the master is common and a separate loop back time slot is allocated to each slave device, so that the data transmitted by the user in addition to the transmission / reception function with the master is looped back in real time. By receiving this, the transmission and reception functions on the DM bus can be diagnosed in real time and immediately detected in the event of a loopback error, and the self can be isolated and followed on the DM bus to increase the reliability on the DM bus.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0056125A KR100439856B1 (en) | 2001-09-12 | 2001-09-12 | Method of Managing DM Bus in the Exchange |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0056125A KR100439856B1 (en) | 2001-09-12 | 2001-09-12 | Method of Managing DM Bus in the Exchange |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030023139A KR20030023139A (en) | 2003-03-19 |
KR100439856B1 true KR100439856B1 (en) | 2004-07-12 |
Family
ID=27723694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0056125A KR100439856B1 (en) | 2001-09-12 | 2001-09-12 | Method of Managing DM Bus in the Exchange |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100439856B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900002601A (en) * | 1988-07-16 | 1990-02-28 | 경상연 | Data link matching device of electronic exchange |
KR20000011626A (en) * | 1998-07-11 | 2000-02-25 | 마찌다 가쯔히꼬 | Backlights for bistable twisted nematic liquid crystal display panels |
JP2000316009A (en) * | 1999-04-30 | 2000-11-14 | Nakayo Telecommun Inc | Method for assigning idle cell with priority in atm-m bus system and branching device used for this method |
KR20020059011A (en) * | 2000-12-30 | 2002-07-12 | 엘지전자 주식회사 | loop-back testing device of the BUS-system |
-
2001
- 2001-09-12 KR KR10-2001-0056125A patent/KR100439856B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900002601A (en) * | 1988-07-16 | 1990-02-28 | 경상연 | Data link matching device of electronic exchange |
KR20000011626A (en) * | 1998-07-11 | 2000-02-25 | 마찌다 가쯔히꼬 | Backlights for bistable twisted nematic liquid crystal display panels |
JP2000316009A (en) * | 1999-04-30 | 2000-11-14 | Nakayo Telecommun Inc | Method for assigning idle cell with priority in atm-m bus system and branching device used for this method |
KR20020059011A (en) * | 2000-12-30 | 2002-07-12 | 엘지전자 주식회사 | loop-back testing device of the BUS-system |
Also Published As
Publication number | Publication date |
---|---|
KR20030023139A (en) | 2003-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1633785B (en) | Method and circuit device for monitoring and managing data service of communication system | |
CN101305556A (en) | Bus guardian with improved channel monitoring | |
JPS63106059A (en) | Fast bit interleaved time-sharing multiplexer for multinode communication system | |
US7836208B2 (en) | Dedicated redundant links in a communicaton system | |
US5784404A (en) | Intelligent repeater functionality | |
KR100439856B1 (en) | Method of Managing DM Bus in the Exchange | |
JPH05276154A (en) | Method for synchronizing circuit part for communication equipment | |
JPS641987B2 (en) | ||
JP2008172719A (en) | Data communication system and data communication method | |
JPS6398244A (en) | Transmission equipment for loop shaped network system | |
EP0300607A2 (en) | Ring shaped local area network for digital audio | |
JP2003298474A (en) | Line identification method and system thereof | |
JP3338193B2 (en) | Failure detection method for loop transmission line | |
JPH05227185A (en) | Master station backup system | |
JPH0144063B2 (en) | ||
JPH11252145A (en) | Bypass communication system in looped transmission system | |
JPH01212937A (en) | Address duplication detection system | |
JPH01195737A (en) | Local area network | |
JPS62190945A (en) | Bus trouble detection system | |
JP2000295142A (en) | Self-diagnostic device | |
JPH11234296A (en) | Automatic reception signal switching system for transmitter | |
JPS59176942A (en) | Supervising circuit of digital sound inserting device | |
JPS62283754A (en) | Bidirectional communication system | |
JPS6272244A (en) | Data transmission equipment | |
JPH07327053A (en) | Multiplexer, repeater and line concentrator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080626 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |