KR100437378B1 - Apparatus and method for correcting jitter of display device - Google Patents
Apparatus and method for correcting jitter of display device Download PDFInfo
- Publication number
- KR100437378B1 KR100437378B1 KR10-2002-0040426A KR20020040426A KR100437378B1 KR 100437378 B1 KR100437378 B1 KR 100437378B1 KR 20020040426 A KR20020040426 A KR 20020040426A KR 100437378 B1 KR100437378 B1 KR 100437378B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- clock
- jitter
- value
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
Abstract
디스플레이기기의 지터보정장치 및 그 방법이 개시된다. 디스플레이기기의 지터보정장치는 PLL에서 발생된 클락을 이용하여 데이터를 샘플링하고, 샘플링된 데이터를 소정 프레임구간 비교하여 최대값이 가장 변화가 작은 클락의 위상으로 샘플링클락을 고정하도록 PLL을 제어한다. 이 지터보정장치는 최대값이 가장 변화가 작은 클락의 위상이 고정되어 고정된 클락의 위상으로 데이터 샘플링을 할 때, 단일피크값을 일정 시간동안 지속적으로 감시하여, 고정된 클락의 위상이 적절한지 검사하는 단일피크 변화감지부를 더 구비한다. 본 발명에 의하면, 노이즈나 왜곡된 신호가 입력되어도 아날로그 디지털 변환과정에서 발생되는 지터량을 최소화할 수 있다.Disclosed are a jitter correcting apparatus for a display device and a method thereof. The jitter compensator of the display device samples the data using the clock generated from the PLL, and compares the sampled data with a predetermined frame section to control the PLL to fix the sampling clock to the phase of the clock having the smallest change. This jitter correction device monitors a single peak value for a certain period of time when the data is sampled in a fixed clock phase because the phase of the clock with the smallest change is fixed, so that the phase of the fixed clock is appropriate. It further comprises a single peak change detection unit to inspect. According to the present invention, even if noise or a distorted signal is input, the amount of jitter generated in the analog-to-digital conversion process can be minimized.
Description
본 발명은 지터보정장치에 관한 것으로서, 보다 상세하게는 왜곡된 신호와색의 간섭으로 인해 아날로그-디지털 변환시 발생되는 지터를 보정할 수 있는 디스플레이기기의 지터보정장치 및 그 방법에 관한 것이다.The present invention relates to a jitter correcting apparatus, and more particularly, to a jitter correcting apparatus and a method of a display device capable of correcting jitter generated during analog-to-digital conversion due to distorted signal and color interference.
디스플레이 기기에서 아날로그 신호를 받아 아날로그/디지털 (A/D)변환 과정에 발생되는 지터문제를 컨트롤하는 것은 기기의 성능을 향상시키는 중요한 요소이다.Controlling jitter in the analog-to-digital (A / D) conversion process by receiving an analog signal from a display device is an important factor in improving device performance.
일반적으로 아날로그 신호를 디지털 신호로 변환하여 처리하는 기술의 경우, 아날로그 신호는 비교기등을 통해 이치화되고, 이치화된 신호로부터 위상제어루프(PLL)를 적용해 시스템 클락을 만든 후, 이치화된 신호와 시스템 클락을 사용해 데이터를 처리하게 된다. 이때, 아날로그 신호와 시스템 클락은 정확히 동기가 맞지 않고 약간의 위상차가 존재하는데 이를 지터(jitter)라고 한다.In general, in the case of a technique for converting an analog signal into a digital signal and processing the analog signal, the analog signal is binarized through a comparator, etc., and a phase clock is applied from the binarized signal to make a system clock. We will use the clock to process the data. At this time, the analog signal and the system clock are not exactly synchronized and there is a slight phase difference. This is called jitter.
이러한 지터를 보정하기 위해, 샘플링된 프레임 데이터를 2∼6 프레임정도를 저장한 후, 비교하여 최대 데이터의 변화량을 비교하여 지터를 보상하는 방법이 있다.In order to correct such jitter, there is a method of compensating jitter by comparing sampled frame data by storing about 2 to 6 frames and then comparing the amount of change of maximum data.
그런데, 이러한 방법은 왜곡에 의해 최적점으로 간주되는 최대 데이터 부위가 2개 또는 그 이상이거나 주기적으로 노이즈가 유입되는 경우 적절하게 지터를 보정할 수 없었다.However, this method was unable to properly correct jitter when two or more maximum data areas considered to be optimal points due to distortion, or noise was periodically introduced.
따라서, 본 발명은 상기 문제점을 해결하기 위해, 노이즈나 왜곡된 신호가 입력되어도 아날로그 디지털 변환과정에서 발생되는 지터량을 최소화할 수 있는 디스플레이기기의 지터보정장치 및 그 방법을 제공하는 것을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a jitter correcting apparatus and a method of a display device capable of minimizing the amount of jitter generated during analog-to-digital conversion even when noise or a distorted signal is input. do.
도 1은 본 발명의 일 실시예에 따른 지터보정장치의 블록도이고,1 is a block diagram of a jitter correction apparatus according to an embodiment of the present invention,
도 2a는 지터가 없는 신호를 도시하고 있고, 도 2b는 지터가 생긴 신호를 도시하고,FIG. 2A shows a jitter free signal, FIG. 2B shows a jittered signal,
도 3은 RGB 신호의 그래프이고,3 is a graph of an RGB signal,
도 4는 듀얼피크 감지부가 피크값을 찾는 것을 나타내보인 도면이다.4 is a diagram illustrating a dual peak detector looking for a peak value.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11: PLL부 12: 샘플링부11: PLL section 12: sampling section
13: 프레임 메모리 14: 최대값 계산부13: frame memory 14: maximum value calculation section
15: 데이터 비교부 16: 제어부15: data comparison unit 16: control unit
161: 단일피크 변화감지부 162: 듀얼피크 선택부161: single peak change detection unit 162: dual peak selection unit
163: RGB위상보상부163: RGB phase compensator
상기 목적을 달성하기 위해, 본 발명에 의하면, PLL에서 발생된 클락을 이용하여 데이터를 샘플링하고, 샘플링된 데이터를 소정 프레임구간 비교하여 최대값이 가장 변화가 작은 클락의 위상으로 샘플링클락을 고정하도록 상기 PLL을 제어하는 지터보정장치에 있어서, 상기 최대값이 가장 변화가 작은 클락의 위상이 고정되어 고정된 클락의 위상으로 데이터 샘플링을 할 때, 단일피크값을 일정 시간동안 지속적으로 감시하여, 상기 고정된 클락의 위상이 적절한지 검사하는 단일피크 변화감지부를 더 구비하는 것을 특징으로 하는 디스플레이기기의 지터보정장치가 제공된다.In order to achieve the above object, according to the present invention, to sample the data using the clock generated in the PLL, and to compare the sampled data to a predetermined frame interval to fix the sampling clock to the phase of the clock with the smallest maximum change In the jitter compensator for controlling the PLL, the peak of the clock having the smallest change is fixed so that a single peak value is continuously monitored for a predetermined time when the data is sampled in the phase of the fixed clock. There is provided a jitter correcting apparatus for a display apparatus, further comprising a single peak change detection unit for checking whether a fixed clock phase is appropriate.
또한, 상기 지터보정장치는 고정된 클락의 위상이 적절한 경우, 듀얼 피크 포인트가 있는지 확인하고, 듀얼 피크포인트가 있는 경우 듀얼 피크값의 크기를 비교하여 지터가 적은 값을 선택하는 듀얼피크선택부를 더 구비한다.In addition, the jitter compensator checks whether there is a dual peak point if the phase of the fixed clock is appropriate, and if there is a dual peak point, a dual peak selector for comparing the magnitude of the dual peak value and selecting a value having less jitter is further included. Equipped.
또한, 상기 지터보정장치는 RGB 각각의 신호의 위상차이를 보상할 수 있는 설정값을 미리 저장하고, RGB 각각의 신호의 최대신호의 위상차를 비교하고 평균적인 위상을 구한 후, 미리 저장되어 있는 설정값에 따라 클락의 위상을 보정하는 RGB 위상보상부를 더 구비한다.In addition, the jitter compensator previously stores a setting value for compensating the phase difference of each RGB signal, compares the phase difference of the maximum signal of each RGB signal, obtains an average phase, and is stored in advance. And an RGB phase compensator for correcting the phase of the clock according to the value.
상기 본 발명의 다른 목적을 달성하기 위해, PLL에서 발생된 클락을 이용하여 데이터를 샘플링하고, 샘플링된 데이터를 소정 프레임구간 비교하여 최대값이 가장 변화가 작은 클락의 위상으로 샘플링클락을 고정하도록 상기 PLL을 제어하는 디스플레이기기의 지터보정방법에 있어서, 상기 최대값이 가장 변화가 작은 클락의위상이 고정되어 고정된 클락의 위상으로 데이터 샘플링을 할 때, 단일피크값을 일정 시간동안 지속적으로 감시하는 단계;및 상기 고정된 클락의 위상이 적절한지 검사하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이기기의 지터보정방법이 제공된다.In order to achieve the another object of the present invention, the data is sampled using a clock generated in the PLL, and the sampled data is compared with a predetermined frame section to fix the sampling clock to the phase of the clock having the smallest change. In the jitter correction method of a display device that controls a PLL, the peak of the clock having the smallest change is fixed so that a single peak value is continuously monitored for a predetermined time when data is sampled in a fixed clock phase. And a step of checking whether a phase of the fixed clock is appropriate.
다음은 본 발명의 일 실시예를 도면을 참고하여 상세히 설명한다.The following describes an embodiment of the present invention in detail with reference to the drawings.
도 1은 본 발명의 일 실시예에 따른 지터보정장치의 블록도이다.1 is a block diagram of a jitter compensator according to an exemplary embodiment of the present invention.
도 1에 도시된 것같이, 지터보정장치는 PLL부(11), 샘플링부(12), 프레임 메모리(13), 최대값 계산부(14), 데이터 비교부(15), 제어부(16)를 구비한다.As shown in FIG. 1, the jitter correcting apparatus includes a PLL unit 11, a sampling unit 12, a frame memory 13, a maximum value calculating unit 14, a data comparing unit 15, and a control unit 16. Equipped.
PLL부(11)는 샘플링 주파수를 발생시킨다.The PLL section 11 generates a sampling frequency.
샘플링부(12)는 외부기기로부터 입력되는 아날로그 신호를 PLL부(21)에서 발생된 샘플링 주파수의 데이터 캡쳐링 클락을 이용하여 데이터를 샘플링한다.The sampling unit 12 samples the analog signal input from the external device using the data capturing clock of the sampling frequency generated by the PLL unit 21.
프레임메모리(13)는 프레임 단위로 데이터를 저장하며, 샘플링된 데이터를 저장한다.The frame memory 13 stores data in units of frames and stores sampled data.
최대값 계산부(14)는 프레임메모리(13)에 저장되어 있는 샘플링된 데이터들의 최대값을 프레임별로 계산한다.The maximum value calculator 14 calculates the maximum value of the sampled data stored in the frame memory 13 for each frame.
데이터 비교부(15)는 계산된 전후 프레임의 최대값을 비교한다.The data comparator 15 compares the calculated maximum value of the before and after frames.
제어부(16)는 데이터 비교부(15)를 통해 최대값이 가장 변화가 작은 클락의 위상으로 샘플링클락을 고정하도록 PLL(11)을 제어한다.The control unit 16 controls the PLL 11 through the data comparison unit 15 to fix the sampling clock to the phase of the clock with the smallest change.
제어부(16)는 단일피크 변화감지부(161), 듀얼피크 선택부(162) 및 RGB위상보상부(163)를 구비한다.The controller 16 includes a single peak change detector 161, a dual peak selector 162, and an RGB phase compensator 163.
단일피크 변화감지부(161)는 데이터 비교부(15)를 통해 최대값이 가장 변화가 작은 클락의 위상이 결정되면, 결정된 클락의 위상으로 샘플링할 때, 단일피크값을 일정 타이밍동안 지속적으로 추적한다. 그리고, 피크값의 변화량을 비교하여 고정된 클락의 위상이 적절한지 검사한다.When the peak of the clock having the smallest change is determined through the data comparator 15, the single peak change detection unit 161 continuously tracks the single peak value for a predetermined timing when sampling the determined clock phase. do. Then, the amount of change in the peak value is compared to check whether the phase of the fixed clock is appropriate.
듀얼피크 선택부(162)는 고정된 클락의 위상이 단일피크 변화감지부(161)에 의해 적절하다고 판단된 경우, 왜곡신호가 입력된 경우 발생되는 듀얼 피크 포인트가 있는지 확인한다. 또한, 듀얼 피크값의 크기를 비교하여 차이가 허용치 이내일 경우 피크값중 지터가 적은 값을 선택한다.If it is determined that the phase of the fixed clock is appropriate by the single peak change detection unit 161, the dual peak selector 162 checks whether there are dual peak points generated when a distortion signal is input. In addition, the magnitude of the dual peak value is compared, and if the difference is within the allowable value, a value having less jitter is selected among the peak values.
RGB 위상보상부(163)는 RGB 각각의 신호의 위상차이를 보상할 수 있는 설정값을 미리 저장하고 있다. 그리고, 위상보상부(29)는 RGB 각각의 신호의 최대신호의 위상차를 비교하고 평균적인 위상을 구한 후, 미리 저장되어 있는 설정값에 따라 클락의 위상을 보정하도록 한다.The RGB phase compensator 163 stores in advance a set value capable of compensating for the phase difference of the respective RGB signals. The phase compensator 29 compares the phase difference of the maximum signal of each of the RGB signals, obtains an average phase, and then corrects the phase of the clock according to a preset stored value.
따라서, 제어부(16)는 단일피크 변화감지부(161), 듀얼피크 감지부(162), RGB 위상보상부(163)에 의해 결정된 값에 따라서 정해진 클락의 위상으로 샘플링클락을 고정하도록 PLL(11)을 제어한다.Accordingly, the controller 16 controls the PLL 11 to fix the sampling clock to a phase of a predetermined clock in accordance with the values determined by the single peak change detection unit 161, the dual peak detection unit 162, and the RGB phase compensation unit 163. ).
다음은 도 1의 지터보정장치의 동작을 상세히 설명한다.Next, the operation of the jitter correcting apparatus of FIG. 1 will be described in detail.
일반적으로 광디스크등에서 입력되는 신호를 처리하기 위해서는 입력되는 아날로그 신호에 위상 동기루프(PLL)를 걸어 시스템 클락을 만든 후 그 시스템 클락을 이용해서 데이터 처리를 하게 된다. 이때 PLL이 정확히 동기가 맞아 있는 경우는 데이터 처리에 문제가 없으나 입력신호에 잡음이 섞이거나 기타 이유로 입력신호와 시스템 클락의 동기가 정확히 맞지 않는 경우가 생긴다. 시스템 클락과 입력신호의 입력신호의 제로레벨과의 차를 지터라고 한다.In general, in order to process a signal input from an optical disk or the like, a phase lock loop (PLL) is applied to an input analog signal to make a system clock, and then the data is processed using the system clock. In this case, if the PLL is correctly synchronized, there is no problem in data processing, but there may be a noise in the input signal or the input signal and the system clock are not correctly synchronized for other reasons. The difference between the system clock and the zero level of the input signal is called jitter.
도 2a는 지터가 없는 신호를 도시하고 있고, 도 2b는 지터가 생긴 신호를 도시한다. 도 2a및 도 2b는 한 샘플만을 나타낸 것이다.Figure 2a shows a jitter free signal, and Figure 2b shows a jittered signal. 2A and 2B show only one sample.
도 2a에서, 정확한 타이밍에서 샘플링이 이루어지므로 복수개의 프레임동안 최대값을 검출하여 체크하여도 최대값의 변화가 없게 된다. 그러나, 지터가 생기면 정확히 동기가 맞지 않으므로 샘플링 타이밍이 어긋나게 된다.In FIG. 2A, since sampling is performed at an accurate timing, there is no change in the maximum value even when the maximum value is detected and checked during a plurality of frames. However, when jitter occurs, the sampling timing is shifted because the synchronization is not correct.
도 2b에서, 정확하지 않은 타이밍에서 샘플링이 이루어지므로 복수개의 프레임동안 검출된 최대값이 변화하게 된다.In Fig. 2B, sampling is performed at incorrect timing, so the maximum value detected during a plurality of frames changes.
동일화면에서 데이터의 최대값이 변화가 많다는 것은 정확하지 않은 타이밍에서 샘플링이 이루어지고 있다는 것을 의미한다.A large change in the maximum value of data on the same screen means that sampling is being done at an incorrect timing.
최대값 계산부(14)는 프레임메모리(13)에 저장되어 있는 샘플링된 데이터들의 최대값을 프레임별로 계산한다.The maximum value calculator 14 calculates the maximum value of the sampled data stored in the frame memory 13 for each frame.
데이터 비교부(15)는 계산된 전후 프레임의 최대값을 비교한다.The data comparator 15 compares the calculated maximum value of the before and after frames.
데이터 비교부(15)는 샘플링 클락을 고정하기 위해 최대값의 변화가 없는 클락을 선택한다.The data comparator 15 selects a clock that does not change the maximum value in order to fix the sampling clock.
그리고, 제어부(16)는 선택된 클락의 위상으로 샘플링클락을 고정하도록 PLL(11)을 제어한다.The control unit 16 then controls the PLL 11 to fix the sampling clock to the phase of the selected clock.
PLL(11)은 제어부(16)에 의해 고정된 위상으로 샘플링 클락을 발생하고, 샘플링부(12)는 PLL(11)에 의해 발생된 클락으로 입력신호를 샘플링한다.The PLL 11 generates a sampling clock at a phase fixed by the control unit 16, and the sampling unit 12 samples the input signal with the clock generated by the PLL 11.
단일피크 변화감지부(161)는 선택된 클락의 위상값으로 입력신호를 샘플링할 때, 단일피크값을 일정 타이밍동안 지속적으로 추적하고 이 값의 변화량을 비교하여 고정된 클락의 위상이 적절한지 검사한다.When the single peak change detection unit 161 samples the input signal with the phase value of the selected clock, the single peak value is continuously tracked for a predetermined timing and the change amount of the value is compared to check whether the fixed clock phase is appropriate. .
단일피크 변화감지부(161)는 고정된 클락의 위상이 적절하다고 판단하면, 제어부(26)에 유효신호를 출력한다. 그러나, 적절하지 않다고 판단되면, 제어부(16)에 무효신호를 보내어 클락의 위상을 다시 고정하도록 한다.When the single peak change detection unit 161 determines that the phase of the fixed clock is appropriate, the single peak change detection unit 161 outputs a valid signal to the control unit 26. However, if it is determined that it is not appropriate, the control unit 16 sends an invalid signal to fix the clock phase again.
RGB 위상보상부(163)는 도 3과 같이 RGB 각각의 최대 신호의 위상차이를 비교하고 평균적인 위상을 구한다. 각각의 RGB 신호의 피크값을 검출하여 평균한 값을 검출한다. 그러면, RGB 신호의 지터가 최소화될 수 있는 최적의 포인트를 설정하게 된다. 만일, RGB 신호에서 R신호의 최대값을 선택하면 R신호는 지터가 없으나 나머지 신호에서 지터가 발생할 수있다.As shown in FIG. 3, the RGB phase compensator 163 compares the phase difference of the maximum signal of each RGB and obtains an average phase. The peak value of each RGB signal is detected and the averaged value is detected. This sets the optimal point at which jitter in the RGB signal can be minimized. If the maximum value of the R signal is selected in the RGB signal, the R signal has no jitter but jitter may occur in the remaining signals.
또한, 듀얼피크 감지부(162)는 고정된 클락의 위상이 적절하다고 단일피크 변화감지부(161)에 의해 판단된 경우 왜곡신호가 입력된 경우 발생되는 듀얼 피크 포인트가 있는지 찾는다. 피크값을 찾을 때 도 4와 같이 두번에 걸쳐 피크값을 찾는다. 또한, 이들의 크기를 비교하여 차이가 허용치 이내일 경우 피크값중 지터가 적은 값을 취하도록 한다.In addition, the dual peak detector 162 determines whether there is a dual peak point generated when a distortion signal is input when it is determined by the single peak change detector 161 that the phase of the fixed clock is appropriate. When the peak value is found, the peak value is found twice as shown in FIG. 4. Also, compare the magnitudes of these values so that the jitter is smaller among the peak values when the difference is within the allowable value.
본 발명에 의하면, 노이즈나 왜곡된 신호가 입력되어도 아날로그 디지털 변환과정에서 발생되는 지터량을 최소화할 수 있다.According to the present invention, even if noise or a distorted signal is input, the amount of jitter generated in the analog-to-digital conversion process can be minimized.
왜곡된 신호 입력에 대해 파인이 적절하게 맞았음에도 특정 칼라가 삽입되는문제를 최소화할 수 있다.The problem of inserting a specific color can be minimized even when the fines are properly fitted to the distorted signal input.
또한, 왜곡되어 있는 신호를 최적화하여 출력함으로써 디스플레이장치에서 최대 문제점인 지터를 최적화할 수 있다.In addition, by optimizing and outputting the distorted signal, jitter, which is the biggest problem in the display device, can be optimized.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0040426A KR100437378B1 (en) | 2002-07-11 | 2002-07-11 | Apparatus and method for correcting jitter of display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0040426A KR100437378B1 (en) | 2002-07-11 | 2002-07-11 | Apparatus and method for correcting jitter of display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040007838A KR20040007838A (en) | 2004-01-28 |
| KR100437378B1 true KR100437378B1 (en) | 2004-06-25 |
Family
ID=37317119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0040426A KR100437378B1 (en) | 2002-07-11 | 2002-07-11 | Apparatus and method for correcting jitter of display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100437378B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100481504B1 (en) * | 2002-11-12 | 2005-04-07 | 삼성전자주식회사 | Controlling apparatus of sampling phase for digital display apparatus and controlling method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791488A (en) * | 1987-08-12 | 1988-12-13 | Rca Licensing Corporation | Line-locked clock signal generation system |
| KR20000032667A (en) * | 1998-11-17 | 2000-06-15 | 윤종용 | Apparatus for detecting jitter quantity in digital signal restoring system |
| KR100289937B1 (en) * | 1997-01-14 | 2001-05-15 | 니시무로 타이죠 | Jitter correction circuit |
| KR20020008273A (en) * | 2000-07-20 | 2002-01-30 | 윤종용 | Jitter detecting apparatus and phase locked loop usig the detected jitter |
-
2002
- 2002-07-11 KR KR10-2002-0040426A patent/KR100437378B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791488A (en) * | 1987-08-12 | 1988-12-13 | Rca Licensing Corporation | Line-locked clock signal generation system |
| KR100289937B1 (en) * | 1997-01-14 | 2001-05-15 | 니시무로 타이죠 | Jitter correction circuit |
| KR20000032667A (en) * | 1998-11-17 | 2000-06-15 | 윤종용 | Apparatus for detecting jitter quantity in digital signal restoring system |
| KR20020008273A (en) * | 2000-07-20 | 2002-01-30 | 윤종용 | Jitter detecting apparatus and phase locked loop usig the detected jitter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040007838A (en) | 2004-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100481504B1 (en) | Controlling apparatus of sampling phase for digital display apparatus and controlling method thereof | |
| US5940458A (en) | Method and compensating for time error of time/frequency generator using global positioning system | |
| KR100455254B1 (en) | Image display apparatus | |
| KR19980079216A (en) | Dot clock reproduction method and dot clock reproduction device using the same | |
| US6924796B1 (en) | Dot-clock adjustment method and apparatus for a display device, determining correctness of dot-clock frequency from variations in an image characteristic with respect to dot-clock phase | |
| JPH1091127A (en) | Liquid crystal display device | |
| US7391416B2 (en) | Fine tuning a sampling clock of analog signals having digital information for optimal digital display | |
| WO2006037121A2 (en) | Phase-tolerant pixel rendering of high-resolution analog video | |
| US4707653A (en) | Frequency measurement circuit | |
| FI84545B (en) | SYNKRONISERINGSSYSTEM FOER EN HALVDIGITAL SIGNAL. | |
| KR100351144B1 (en) | Timing recovery apparatus and method for digital television | |
| US20080049139A1 (en) | Method and device for synchronous control of image signal and audio signal in image apparatus | |
| EP0953963B1 (en) | Clock generation circuit for a display device capable of displaying an image independently of the number of dots in a horizontal period of the input signal | |
| KR100304882B1 (en) | Data slicer | |
| KR101055679B1 (en) | Apparatus and method for synchronous phase jump compensation in a digital phase tracking loop or a frequency tracking loop | |
| KR100437378B1 (en) | Apparatus and method for correcting jitter of display device | |
| US7535982B2 (en) | Method and apparatus for adjusting phase of sampling frequency of ADC | |
| US7889825B2 (en) | Methods for adjusting sampling clock of sampling circuit and related apparatuses | |
| US7095452B2 (en) | Clamp circuit for clamping a digital video signal | |
| US7151537B1 (en) | Method and device for adjusting the phase for flat screens | |
| JP4826352B2 (en) | Frame timing phase difference correction method and apparatus | |
| US20040239376A1 (en) | Continuously retraining sampler and method of use thereof | |
| KR20100029864A (en) | Apparatus and method for correcting of frequency in image display device | |
| KR19990056559A (en) | Noise reduction method and device | |
| JP3459608B2 (en) | Pixel-compatible display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080529 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |