KR100436772B1 - Method of manufacturing semiconductor device using photoresist pattern with good vertical profile - Google Patents
Method of manufacturing semiconductor device using photoresist pattern with good vertical profile Download PDFInfo
- Publication number
- KR100436772B1 KR100436772B1 KR1019960075190A KR19960075190A KR100436772B1 KR 100436772 B1 KR100436772 B1 KR 100436772B1 KR 1019960075190 A KR1019960075190 A KR 1019960075190A KR 19960075190 A KR19960075190 A KR 19960075190A KR 100436772 B1 KR100436772 B1 KR 100436772B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gas
- photoresist pattern
- polycrystalline silicon
- oxide thin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Abstract
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 원자외선(deep UV)노광으로 도전체 패턴을 형성하기 위해 도전체 위에 증착되는 반사 억제막을 이용한 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device using a reflection suppression film deposited on a conductor to form a conductor pattern by deep UV exposure.
원자외선 노광은 0.25㎛ 이하 크기의 초미세 선폭의 패턴을 형성하는데 사용한다. 선폭이 매우 미세하기 때문에 감광막의 패턴 형상은 후속 식각후 다결정 실리콘 또는 그외의 도전체 배선의 선폭을 좌우함으로 매우 중요하다. 이 다결정 실리콘 또는 그외의 도전체 배선이 소자의 게이트(gate)나 비트 라인(bit line)으로 사용될 경우 그 선폭의 크기 및 오염 정도는 트랜지스터등 일반적인 소자 특성 및 신뢰성에 직접적으로 관련되므로 효과적인 제어는 소자의 수율을 위해 절대적으로 필요하다. 한편, 이 다결정 실리콘 또는 그외의 도전체는 원자외선에서의 반사도가 크기 때문에 미세 선폭을 위한 노광시 난반사 등에 의해 감광막 패턴 형상 및 그 균일도에 불량을 초래한다. 그러므로 이 반사도를 감소시키기 위해 다결정 실리콘 또는 그외의 도전체 위에 반사 억제막을 필수적으로 증착한 후 감광막을 도포하여 노광한다. 반사 억제막은 원자외선의 적절한 흡수 정도가 중요하기 때문에 흡수 정도의 조절이 자유로운 플라즈마 화학 기상 증착법의 산화질화막을 주로 사용하고 있다. 그런데 이 산화질화막은 막 표면에 감광막과의 반응성이 큰 아민기(NH-)를 가지고 있다. 이 아민기의 감광막과의 반응은 패턴 하단 부분의 선폭이 상단 부분의 선폭보다 커지므로 패턴 형상을 수직이 아닌 사다리꼴로 만드는 현상, 즉 감광막의 푸팅(FOOTING) 현상을 야기시킨다. 감광막의 푸팅(FOOTING) 현상은 패턴 각 부분의 선폭의 불균일을 초래하여 전체적인 소자의 특성을 열화시킬 수 있다. 또한, 산화질화막은 증착시 원자외선의 광흡수도를 높이기 위해 높은 비중의 SiH4가스를 사용하게 되는데 이로 인해 기상에서의 반응성이 증가되어 웨이퍼에 증착되지 않고 기상동형 반응(homogeneous reaction)에 의해 반응 부산물이 생성된다. 이 반응 부산물은 증착 완료시 배기되지 않고 웨이퍼 위에 낙하하여 파티클(particle)로써 웨이퍼를 오염시킨다. 이 파티클은 하층의 다결정 실리콘 또는 그외의 도전체가 식각되지 않고 남아있게 하여 전체적인 회로를 합선시키는 문제를 야기시킨다.Ultraviolet exposure is used to form a pattern of ultra fine line widths of 0.25 탆 or less. Since the line width is very fine, the pattern shape of the photoresist film is very important by controlling the line width of polycrystalline silicon or other conductor wiring after subsequent etching. When this polycrystalline silicon or other conductor wiring is used as a gate or bit line of the device, the size and the degree of contamination of the line width are directly related to general device characteristics and reliability such as transistors, so effective control is required. Is absolutely necessary for the yield. On the other hand, since this polycrystalline silicon or other conductor has a high reflectance in far ultraviolet rays, it causes defects in the photosensitive film pattern shape and its uniformity due to diffuse reflection or the like during exposure for fine line width. Therefore, in order to reduce the reflectivity, an antireflection film is essentially deposited on polycrystalline silicon or other conductors, and then a photosensitive film is coated and exposed. As the reflection suppression film is important for proper absorption of far ultraviolet rays, the oxynitride film of the plasma chemical vapor deposition method which is free to control the absorption degree is mainly used. However, this oxynitride film has an amine group (NH − ) having a high reactivity with the photosensitive film on the film surface. The reaction of the amine group with the photosensitive film causes the line width of the lower part of the pattern to be larger than the line width of the upper part, thereby causing a phenomenon in which the pattern shape is trapezoidal rather than vertical, that is, a footing phenomenon of the photosensitive film. FOOTING phenomenon of the photoresist film may cause non-uniformity of the line width of each portion of the pattern may deteriorate the characteristics of the overall device. In addition, the oxynitride film uses a high specific gravity SiH 4 gas in order to increase the light absorption of far ultraviolet rays during deposition, thereby increasing the reactivity in the gas phase, thereby reacting by a homogeneous reaction without being deposited on the wafer. By-products are produced. The reaction byproducts fall onto the wafer without being exhausted upon completion of deposition and contaminate the wafer with particles. This particle causes the underlying polycrystalline silicon or other conductors to remain unetched, causing the problem of shorting the entire circuit.
따라서, 본 발명은 원자외선 감광막과 산화질화막의 반응으로 형성되는 감광막의 푸팅 현상과 파티클을 제거하여 소자의 특성을 향상시키는 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of improving the characteristics of a device by removing the footing phenomenon and particles of the photosensitive film formed by the reaction of the ultraviolet ray photosensitive film and the oxynitride film.
상술한 목적을 달성하기 위한 본 발명은 실리콘 기판 상부에 하층 산화막, 다결정 실리콘막 및 반사 억제막을 순차적으로 형성하는 단계와, 상기 반사 억제막상부에 산화 박막을 형성하는 단계와, 상기 산화 박막 상부에 원자외선 감광막을 도포한 후 패턴을 형성하는 단계와, 상기 원자외선 감광막 패턴을 이용하여 산화박막, 반사 억제막 및 다결정 실리콘막을 식각한 후 원자외선 감광막을 제거하는 단계로 이루어진 것을 특징으로 한다.The present invention for achieving the above object is a step of sequentially forming a lower layer oxide film, a polycrystalline silicon film and a reflection suppression film on the silicon substrate, forming an oxide thin film on the reflection suppression film, and on the oxide film Forming a pattern after applying the ultraviolet ray photosensitive film; and etching the oxide thin film, the reflection suppression layer, and the polycrystalline silicon layer by using the ultraviolet ray photosensitive film pattern, and then removing the ultraviolet ray photosensitive film.
도 1a 및 도 1b는 종래의 도전체 패턴 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.1A and 1B are cross-sectional views of devices sequentially shown to explain a conventional conductor pattern forming method.
도 2a 내지 도 2d는 본 발명에 따른 도전체 패턴 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.2A to 2D are cross-sectional views of devices sequentially shown for explaining the conductor pattern method according to the present invention.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
11, 21 : 실리콘 기판 12, 22 : 하층 산화막11, 21: silicon substrate 12, 22: lower layer oxide film
13, 23 : 다결정 실리콘막 14, 24 : 반사 억제막13, 23: polycrystalline silicon film 14, 24: reflection suppression film
15 : 파티클 25 : 산화 박막15 Particle 25 Oxide Thin Film
16, 26 : 원자외선 감광막 17 : 푸팅 현상16, 26: far-infrared photosensitive film 17: footing phenomenon
27 : 전하를 띤 반응 부산물27: Charged Reaction Byproduct
18 : 다결정 실리콘 배선에서의 합선 현상18: Short circuit phenomenon in polycrystalline silicon wiring
19 : 원하지 않은 부분의 다결정 실리콘 잔류 현상19: Polycrystalline Silicon Residue of Unwanted Part
본 발명은 산화질화막 증착 직후 인-시루(IN-SITU) N2O 가스의 고주파(RF)정화 처리로 산화질화막과 감광막과의 직접적인 접촉을 배제시켜 산화질화막 표면의아민기와 감광막과의 반응을 막는다. 또한 기상동형 반응으로 생성되어 파티클로 작용하는 반응 부산물을 배기시켜 웨이퍼의 오염을 크게 감소시킨다. 산화질화막(SiON)의 증착은 기체의 펌핑(pumping) 배기에 의해 진공으로 유지되는 반응실내에서 SiH4, N2O, N2등의 가스의 플라즈마 화학 기상 반응으로 이루어지는데 가스 플라즈마는 고주파(RF) 인가시에만 생성된다. 산화질화막 증착 직후 SiH4및 N2가스만을 차단하고 N2O 가스와 고주파(RF)는 그대로 유지시키므로 SiH4의 잔류 가스와 N2O 가스와의 반응으로 산화질화막위에 아민기를 포함하지 않는 얇은 산화막이 증착된다. 이때 N2는 적은 가스량으로는 플라즈마 생성이 어렵고 SiH4와의 반응 확률은 급격히 낮아지므로 잔류 가스만으로는 반응이 거의 불가능하다. 이 산화막은 심적외선을 모드 투과함으로 반사율, 흡수율, 굴절률등 전체적인 광학적 특성의 변화가 거의 없이 하층의 산화질화막 표면의 아민기가 감광막과 반응하는 것을 막는 벽으로 작용한다. 그러므로, 수직의 감광막 패턴을 얻을 수 있고, 후속 식각시 균일한 선폭의 다결정 실리콘 또는 그외의 도전체 배선을 형성할 수 있다.The present invention prevents the reaction between the amine nitride film and the photosensitive film by excluding the direct contact between the oxynitride film and the photosensitive film by RF treatment of IN-SITU N 2 O gas immediately after deposition of the oxynitride film. . In addition, by-evaporation of reaction by-products generated by the gas phase homogeneous reaction greatly reduces contamination of the wafer. Deposition of oxynitride film (SiON) consists of plasma chemical vapor phase reaction of gas such as SiH 4 , N 2 O, N 2 in the reaction chamber maintained in vacuum by pumping exhaust of gas. ) Created only when authorized. Since the SiH 4 and N 2 gases are blocked immediately after deposition of the oxynitride film and the N 2 O gas and the high frequency (RF) are kept as they are, a thin oxide film containing no amine groups on the oxynitride film is reacted with the residual gas of the SiH 4 and the N 2 O gas. Is deposited. At this time, since N 2 is difficult to generate plasma with a small amount of gas and the reaction probability with SiH 4 is rapidly lowered, the reaction is almost impossible with only residual gas. Since the oxide film transmits deep infrared rays in mode, the amine group on the surface of the lower oxynitride film reacts with the photosensitive film with almost no change in the overall optical properties such as reflectance, absorption and refractive index. Therefore, a vertical photosensitive film pattern can be obtained, and polycrystalline silicon or other conductor wiring having a uniform line width can be formed during subsequent etching.
또한 산화질화막 증착시 높은 흡수율을 얻기 위해 과잉으로 공급되는 SiH4가스 때문에 기상에서 동형반응으로 생성되는 반응 부산물은 이온화되어 있어 전하를 띄므로 고주파(RF) 인가시 반응실 내에서 생성, 부유, 펌핑 배기를 반복한다. 종래 방식의 산화질화막 증착시 증착 종료, 즉 고주파(RF) 인가 중단과 동시에 모든 가스가 중단됨으로 인해 전하를 가지게 되어 고주파(RF)에 따라 반응실을 부유하던 반응 부산물이 배기되기 전에 부유를 중단하고 웨이퍼로 낙하함으로 소자를 오염시키는 문제점이 있었으나, 본 발명은 증착 종료후에도 SiH4가스만이 차단되고 고주파(RF)는 그대로 유지되므로 반응 부산물의 생성은 중단되고 기존에 생성되었던 전하를 띈 반응 부산물은 고주파(RF)에 따라 반응실에서 부유하다가 펌핑 배기되므로 웨이퍼에 낙하되어 파티클 오염을 일으킬 수 있는 확률은 크게 감소된다. 웨이퍼 오염이 감소됨에 따라 후속 다결정 실리콘 또는 그외의 도전체 배선 형성을 위한 식각시 합선 유발 가능성도 감소된다.In addition, due to SiH 4 gas being excessively supplied to obtain high absorption rate when oxynitride is deposited, reaction by-products generated by homogeneous reaction in the gas phase are ionized and have charge, so they are generated, suspended, and pumped in the reaction chamber when applying high frequency (RF). Repeat the exhaust. When the oxynitride film is deposited in the conventional manner, the gas is charged at the end of deposition, that is, at the same time as the interruption of the application of high frequency (RF), thereby stopping charge before the reaction by-products which have floated the reaction chamber according to the high frequency (RF) are exhausted. However, the present invention has a problem of contaminating the device by dropping to the wafer, but the present invention stops the production of reaction by-products and stops the generation of reaction by-products since only SiH 4 gas is blocked and RF remains intact even after the deposition is completed. Due to high frequency (RF) floating in the reaction chamber and pumped out, the probability of falling onto the wafer and causing particle contamination is greatly reduced. As wafer contamination is reduced, the likelihood of short circuits during etching to form subsequent polycrystalline silicon or other conductor interconnects is also reduced.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 1a 및 도 1b는 종래의 도전체 패턴 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다. 도 1a에 도시된 바와 같이 실리콘 기판(11) 상부에 하층 산화막(12), 다결정 실리콘막(13) 및 반사 억제막(14)으로 산화질화막 혹은 질화막을 순차적으로 형성한다. 반사 억제막(14) 상부에 원자외선 감광막(16)을 증착하고 감광막 패턴을 형성한다. 그런데 반사 억제막(14)으로 산화질화막을 사용할 경우 산화질화막은 막 표면에 감광막과의 반응성이 큰 아민기(NH-)를 가지고 있어 아민기와 감광막과의 반응으로 감광막의 푸팅(FOOTING) 현상(17)을 야기시킨다. 감광막의 푸팅(FOOTING) 현상은 패턴 각 부분의 선폭의 불균일을 초래하여 전체적인 소자의 특성을 열화시킬 수 있다. 또한, 산화질화막은 증착시 원자외선의 광흡수도를 높이기 위해 높은 비중의 SiH4가스를 사용하게 되는데 이로 인해 기상에서의 반응성이 증가되어 웨이퍼에 증착되지 않고 기상동형 반응(homogeneous reaction)에의해 반응 부산물에 의한 파티클(15)이 생성되어 웨이퍼를 오염시킨다.1A and 1B are cross-sectional views of devices sequentially shown to explain a conventional method of forming a conductor pattern. As shown in FIG. 1A, an oxynitride film or a nitride film is sequentially formed on the silicon substrate 11 by the lower layer oxide film 12, the polycrystalline silicon film 13, and the reflection suppression film 14. The ultraviolet-ray photosensitive film 16 is deposited on the reflection suppressing film 14 to form a photosensitive film pattern. However, when the oxynitride film is used as the reflection suppressing film 14, the oxynitride film has an amine group (NH-) having a high reactivity with the photoresist film on the surface of the film. Cause. FOOTING phenomenon of the photoresist film may cause non-uniformity of the line width of each portion of the pattern may deteriorate the characteristics of the overall device. In addition, the oxynitride film uses a high specific gravity SiH 4 gas in order to increase the absorption of far ultraviolet rays during deposition. As a result, the reaction in the gas phase is increased so that it is not deposited on the wafer and is reacted by a homogeneous reaction. Particles 15 by-products are generated to contaminate the wafer.
도 1b은 원자외선 감광막(16) 패턴을 이용하여 반사 억제막(14) 및 다결정 실리콘막(13)을 식각한 후 원자외선 감광막(16)을 제거한 단면도이다. 그런데 도시된 바와 같이 파티클(5)에 의해 원하지 않은 부분의 다결정 실리콘(9)이 잔류하게 되고, 다결정 실리콘(13)이 식각되지 않고 남아있게 하여 다결정 실리콘 배선에서의 합선 현상(18)을 야기시킨다.FIG. 1B is a cross-sectional view of removing the ultraviolet ray photosensitive film 16 after etching the antireflection film 14 and the polycrystalline silicon film 13 using the ultraviolet ray photosensitive film 16 pattern. However, as shown, the particles 5 retain the polycrystalline silicon 9 of the unwanted portion, and the polycrystalline silicon 13 remains unetched, causing a short circuit phenomenon 18 in the polycrystalline silicon wiring. .
도 2a 내지 도 2d는 본 발명에 따른 도전체 패턴 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다. 도 2a는 실리콘 기판(21) 상부에 하층 산화막(22), 다결정 실리콘막(23) 및 반사 억제막(24)으로 산화질화막 또는 질화막을 형성한 단면도이다.2A to 2D are cross-sectional views of devices sequentially shown to explain a conductor pattern method according to the present invention. 2A is a cross-sectional view of an oxynitride film or nitride film formed of a lower oxide film 22, a polycrystalline silicon film 23, and a reflection suppression film 24 on the silicon substrate 21. FIG.
도 2b는 반사 억제막(24) 상부에 인-시투(IN-SITU) 산화 박막(25)을 형성한 단면도이다. 산화 박막(25)의 증착은 플라즈마 화학 기상 증착법에 의해 산화질화막을 증착한 후 SiH4와 N2가스만을 중단시키고, N2O 가스 및 고주파(RF)는 유지시켜서, SiH4의 잔류 가스와 N2O 가스와의 반응으로 생성시킨다. 산화질화막 증착시의 SiH4유량이 변경되지 않는한 산화 박막(25)의 두께 또한 바뀌지 않으므로 제어가 가능하다. SiH4가스 차단후 고주파(RF)를 일정 시간 유지시키므로 전하를 띈 반응산화물(27)의 생성은 차단하고, 이미 생성된 것들은 반응실내에 계속 부유시킬 수 있어 쉽게 펌핑 배기될 수 있게함으로 고주파(RF) 중단시 웨이퍼에 낙하하는 반응산화물의 파티클은 크게 감소된다. 이에 대한 종래 기술과 본 발명에 의한 파티클분포 결과를 다음의 [표] 에 표시하였다.2B is a cross-sectional view of the IN-SITU oxide thin film 25 formed on the reflection suppression film 24. The deposition of the oxidized thin film 25 stops only the SiH 4 and N 2 gases after depositing the oxynitride film by the plasma chemical vapor deposition method, and maintains the N 2 O gas and the high frequency (RF), so that the residual gas of the SiH 4 and N Produced by reaction with 2 O gas. Since the thickness of the oxide thin film 25 does not change unless the SiH 4 flow rate at the time of oxynitride film deposition is changed, control is possible. Since the high frequency (RF) is maintained for a certain time after the SiH 4 gas is blocked, the generation of the charged reaction oxide 27 is blocked, and the already produced ones can be continuously suspended in the reaction chamber so that they can be easily pumped out. Particles of reactive oxides falling on the wafer during interruption are greatly reduced. The particle distribution results according to the prior art and the present invention are shown in the following table.
도 2c는 산화 박막(25) 상부에 원자외선 감광막(26)을 도포하고 패턴을 형성한 단면도이다. 산화질화 반사 억제막(24) 내의 아민기의 배출을 인-시루로 생성된 산화 박막(25)이 차단함으로 감광막과의 반응을 억제시킬 수 있기 때문에 감광막의 푸팅 현상 없이 수직의 우수한 감광막 패턴을 형성할 수 있다.FIG. 2C is a cross-sectional view of the ultraviolet ray photosensitive film 26 coated on the oxide thin film 25 to form a pattern. Since the oxide thin film 25 produced by in-situ blocks the emission of the amine group in the oxynitride reflection suppressing film 24, the reaction with the photosensitive film can be suppressed, thereby forming an excellent vertical photoresist pattern without putting the photosensitive film into a film. can do.
도 2d는 원자외선 감광막 패턴을 이용하여 산화 박막(25), 반사 억제막(24) 및 다결정 실리콘막(23)을 식각한 후 원자외선 감광막을 제거한 단면도이다.FIG. 2D is a cross-sectional view of the oxide thin film 25, the reflection suppression film 24, and the polycrystalline silicon film 23 after the ultraviolet light photosensitive film pattern is etched and then removed.
[표] 산화질화 반사 억제막의 증착 방법에 따른 파티클 분포 결과[Table] Result of Particle Distribution According to Deposition Method of Oxidative Nitride Antireflection Film
이렇게 함으로써 양호한 감광막 패턴의 형성과 파티클의 감소로 균일한 선폭을 가지며 합선 및 잔류 현상이 없는 양호한 다결정 실리콘 패턴을 형성할 수 있다. 이는 소자의 불량을 감소시키고 편차가 적은 균일한 동작 특성을 나타낼 수 있게 하므로 소자의 수율을 증대시킬 수 있다.This makes it possible to form a good polycrystalline silicon pattern having a uniform line width and no short circuit and residual phenomenon due to formation of a good photoresist pattern and reduction of particles. This can increase the yield of the device because it can reduce the defect of the device and exhibit uniform operating characteristics with less variation.
본 발명에서는 배선을 형성하는 물질로 다결정 실리콘을 예로 설명하였으나 텅스텐 실리사이드, 텅스텐, 알루미늄등 모든 도전체에 적용 가능하다.In the present invention, polycrystalline silicon is described as an example of a material for forming a wiring, but it is applicable to all conductors such as tungsten silicide, tungsten, and aluminum.
상술한 바와 같이 본 발명에 의하면 산화 박막의 증착으로 수직의 우수한 감광막 패턴을 형성할 수 있어 다결정 실리콘 식각시 균일한 선폭의 배선을 구현할 수 있으며, 파티클 오염의 감소로 다결정 실리콘 배선의 합선이나 후속 공정의 방해가 감소되기 때문에 트랜지스터 특성 등의 결함 가능성이 감소하고 동작 특성의 균일성은 증대하므로 소자의 전체적인 수율을 증대할 수 있다.As described above, according to the present invention, it is possible to form a good vertical photoresist pattern by depositing an oxide thin film to realize a uniform line width wiring during polycrystalline silicon etching, and to short-circuit a polycrystalline silicon wiring or a subsequent process by reducing particle contamination. Since the interference is reduced, the possibility of defects such as transistor characteristics is reduced and the uniformity of operating characteristics is increased, thereby increasing the overall yield of the device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075190A KR100436772B1 (en) | 1996-12-28 | 1996-12-28 | Method of manufacturing semiconductor device using photoresist pattern with good vertical profile |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075190A KR100436772B1 (en) | 1996-12-28 | 1996-12-28 | Method of manufacturing semiconductor device using photoresist pattern with good vertical profile |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980055953A KR19980055953A (en) | 1998-09-25 |
| KR100436772B1 true KR100436772B1 (en) | 2004-09-04 |
Family
ID=37348884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075190A KR100436772B1 (en) | 1996-12-28 | 1996-12-28 | Method of manufacturing semiconductor device using photoresist pattern with good vertical profile |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100436772B1 (en) |
-
1996
- 1996-12-28 KR KR1019960075190A patent/KR100436772B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980055953A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102649013B1 (en) | Eliminate stochastic yield effects in lithography | |
| US6461970B1 (en) | Method of reducing defects in anti-reflective coatings and semiconductor structures fabricated thereby | |
| US6638855B1 (en) | Method of filling contact hole of semiconductor device | |
| KR100382725B1 (en) | Method of manufacturing semiconductor device in the clustered plasma apparatus | |
| US7083991B2 (en) | Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments | |
| US6291363B1 (en) | Surface treatment of DARC films to reduce defects in subsequent cap layers | |
| US6299722B1 (en) | Etching equipment including a post processing apparatus for removing a resist film, polymer, and impurity layer from an object | |
| US7067435B2 (en) | Method for etch-stop layer etching during damascene dielectric etching with low polymerization | |
| WO2002059956A1 (en) | Method of producing electronic device material | |
| CN1188327A (en) | Method for forming contact window | |
| US6365320B1 (en) | Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography | |
| US6759342B2 (en) | Method of avoiding dielectric arcing | |
| KR100436772B1 (en) | Method of manufacturing semiconductor device using photoresist pattern with good vertical profile | |
| JP7456023B2 (en) | Selective deposition of carbon onto photoresist layers for lithography applications | |
| KR100377711B1 (en) | Process for ashing organic materials from substrates | |
| US20060199393A1 (en) | H20 plasma and h20 vapor methods for releasing charges | |
| CN101958245B (en) | Etching method | |
| US6903007B1 (en) | Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing | |
| US7435681B2 (en) | Methods of etching stacks having metal layers and hard mask layers | |
| KR20030049086A (en) | System and method for dry cleaning of substrate | |
| US7226875B2 (en) | Method for enhancing FSG film stability | |
| US7887875B2 (en) | Method to reduce photoresist poisoning | |
| KR19990047772A (en) | Polysilicon Etching Method and Etching Apparatus | |
| KR100367492B1 (en) | Method for manufacturing conductive line in semiconductor device | |
| WO2001009683A1 (en) | Reduction of resist poisoning |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |