KR100435039B1 - Fabrication Method of AlGaInP related LED - Google Patents

Fabrication Method of AlGaInP related LED Download PDF

Info

Publication number
KR100435039B1
KR100435039B1 KR20010072140A KR20010072140A KR100435039B1 KR 100435039 B1 KR100435039 B1 KR 100435039B1 KR 20010072140 A KR20010072140 A KR 20010072140A KR 20010072140 A KR20010072140 A KR 20010072140A KR 100435039 B1 KR100435039 B1 KR 100435039B1
Authority
KR
South Korea
Prior art keywords
algainp
metal
layer
led
substrate
Prior art date
Application number
KR20010072140A
Other languages
Korean (ko)
Other versions
KR20020003844A (en
Inventor
유태경
김동환
Original Assignee
에피밸리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피밸리 주식회사 filed Critical 에피밸리 주식회사
Priority to KR20010072140A priority Critical patent/KR100435039B1/en
Publication of KR20020003844A publication Critical patent/KR20020003844A/en
Application granted granted Critical
Publication of KR100435039B1 publication Critical patent/KR100435039B1/en

Links

Landscapes

  • Led Devices (AREA)

Abstract

PURPOSE: A method for fabricating an AlGaInP type LED(Light Emitting Diode) is provided to improve characteristics of an AlGaInP type LED and reduce a fabricating cost of the AlGaInP type LED by changing a structure of the AlGaInP type LED. CONSTITUTION: An LED wafer is formed by depositing sequentially an n-type etch stop layer(31), an n-type AlGaInP clad layer, an AlGaInP or a GaInP active layer and a barrier, a p-AlGaInP clad layer, and a p-contact layer on an n-type GaAs substrate. An etch process for the LED wafer is performed. A p-metal is deposited on a p-contact layer. An n-metal is deposited on the n-type AlGaInP clad layer. An insulating layer(41) is grown on a conductive silicon substrate(40). A p-metal, an n-metal(43), and a metal bump(44) are formed thereon. A metal side of the LED wafer is adhered to the silicon substrate(41). The n-type GaAs substrate is removed by using a dry etch method or a wet etch method.

Description

AlGaInP계 LED 제작 방법{Fabrication Method of AlGaInP related LED}AlGaInP-based LED manufacturing method {Fabrication Method of AlGaInP related LED}

본 발명은 종래의 AlGaInP계열의 LED(Light Emitting Diode)의 광출력, 열특성 및 활성층에서의 전류의 균일도를 획기적으로 향상시키고 LED 제조 비용 절감을 위한 새로운 구조의 AlGaInP계 LED의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing an AlGaInP-based LED having a new structure for dramatically improving the light output, thermal characteristics and current uniformity of the current in the active layer of the light emitting diode (LED) of the conventional AlGaInP-based and to reduce the LED manufacturing cost .

종래의 일반적인 AlGaInP계 LED(Light Emitting Diode)는, 도 1에 도시된 바와 같이, GaAs 기판(20)의 일면 상에 형성된 DBR(Distributed Bragg Reflector)층(21), n형 AlGaInP 클래드층(22), AlGaInP(또는 GaInP) 활성층(23), p형 AlGaInP 클래드층(24), 윈도우(window)층(25), n형 금속전극(26) 및 p형 금속전극(27)으로 구성되는 것으로서, GaAs 기판(20) 상에 n형 DBR층(21), n형 AlGaInP 클래드층(22), AlGaInP(또는 GaInP) 활성층(23) 및 p형 AlGaInP clad층 (24), 윈도우층(25)을 MOCVD(Metal Organic Chemical Vapor Deposition)방법에 따라 순차적으로 결정 성장한 후, p형 금속전극(27)을 윈도우층(25)위에 형성한 다음, n형 금속전극(26)을 GaAs 기판(20)의 타면 상에 증착함으로써 제작된다.A conventional AlGaInP-based light emitting diode (LED) is, as shown in FIG. 1, a distributed bragg reflector (DBR) layer 21 and an n-type AlGaInP clad layer 22 formed on one surface of a GaAs substrate 20. , GaAs composed of an AlGaInP (or GaInP) active layer 23, a p-type AlGaInP cladding layer 24, a window layer 25, an n-type metal electrode 26 and a p-type metal electrode 27. The n-type DBR layer 21, the n-type AlGaInP cladding layer 22, the AlGaInP (or GaInP) active layer 23, the p-type AlGaInP clad layer 24, and the window layer 25 on the substrate 20 are MOCVD ( After crystal growth sequentially according to the method of Metal Organic Chemical Vapor Deposition, a p-type metal electrode 27 is formed on the window layer 25, and then the n-type metal electrode 26 is formed on the other surface of the GaAs substrate 20. It is produced by vapor deposition.

n형, p형 전극들(26, 27)을 통해 각각 주입된 전자와 홀은 활성층(23)에서 결합하고 이에 의해서 발생된 빛은 윈도우층(25)을 통하여 공기 중으로 방출된다. 이런 과정에서 발광면의 p-금속에 의한 흡수 및 반사, 기판(20)에 의한 흡수에 의해 외부양자효율(External Quantum Efficiency)에 제한을 받게 된다. 특히 활성층(23)에서 발생된 광량의 반은 기판(20) 쪽으로 진행하다 DBR층(21)에 의해 반사되어 LED 표면으로 진행하게 된다. 이 때 DBR층(21)은 그 경계면과 수직하게 입사하는 빛만을 반사하게 설계된 것으로 실제로는 많은 양의 빛이 DBR층(21)을 통과하여 기판(20)에 도달하게 되는데, 특히 GaAs로 이루어진 기판(20)은 AlGaInP(또는 GaInP) 활성층(23)에 의해 발생한 빛을 잘 흡수하므로, 기판(20)에서의 흡수효과에 의해서 대부분의 빛은 흡수되고 이에 따라 활성층(23)에서 발생한 빛의 많은 부분이 손실되게 된다.Electrons and holes injected through the n-type and p-type electrodes 26 and 27, respectively, are combined in the active layer 23, and the light generated thereby is emitted into the air through the window layer 25. In this process, the external quantum efficiency is limited by absorption and reflection by the p-metal of the emission surface and absorption by the substrate 20. In particular, half of the amount of light generated in the active layer 23 proceeds toward the substrate 20 and is reflected by the DBR layer 21 to proceed to the LED surface. At this time, the DBR layer 21 is designed to reflect only light incident perpendicularly to the boundary surface, and in reality, a large amount of light passes through the DBR layer 21 to reach the substrate 20, in particular, a substrate made of GaAs. Since 20 absorbs light generated by the AlGaInP (or GaInP) active layer 23 well, most of the light is absorbed by the absorption effect in the substrate 20 and thus a large part of the light generated in the active layer 23. Will be lost.

또한 도 1과 같은 기존의 LED 구조에 있어서는 이미 많이 알려진 바와 같이 국소적인 p 금속 형성 및 낮은 p-윈도우층의 도핑농도로 인하여 LED 활성층에서의 전류의 불균일도 문제가 발생하게 되고 이로 인하여 출력광의 불균일한 분포 문제가 야기된다. 또한 기존의 LED는 열전도성이 좋지 못한 GaAs 기판이 서브마운터에 접합이 되므로 소자의 열적 특성이 좋지 못한 문제점들이 있다. 이 문제는 소자의 동작 전류가 높아질수록 심각하게 소자의 성능에 영향을 끼치게 된다.In addition, in the conventional LED structure as shown in FIG. 1, as is well known, there is a problem of nonuniformity of current in the LED active layer due to local p metal formation and low doping concentration of the p-window layer. One distribution problem arises. In addition, the conventional LED has a problem that the thermal characteristics of the device is poor because the GaAs substrate is poor thermal conductivity is bonded to the submounter. This problem will seriously affect the device's performance as the device's operating current increases.

따라서 AlGaInP계 LED의 성능을 향상시키기 위해서는 위에서 상기된 문제점들의 개선이 절대적으로 필요하다.Therefore, in order to improve the performance of AlGaInP-based LED, it is absolutely necessary to improve the above problems.

본 발명은 상기한 문제점을 개선하기 위하여 안출된 것으로서, 본 발명의 기술적 과제는, AlGaInP계 LED가 성장되어 있는 기판을 제거함으로써 기판에 의한 광흡수 손실을 제거하여 외부양자 효율을 개선하고, 또한 부분적으로 드러난 n-AlGaInP 박막에 n-금속을 형성하고, p-AlGaInP 쪽은 p-금속을 전면에 증착하여 전류의 균일도을 향상 시키는 것은 물론, 같은 면에 형성되어 있는 소자의 n-금속, p-금속을 열전도가 우수한 실리콘 기판에 접착시켜서 소자의 열적특성 향상을 얻는 것이다.또한, 본 발명의 또 다른 기술적 과제는, n-금속과 p-금속을 동시에 실리콘 기판에 미리 형성되어 있는 또 다른 n-금속과 p-금속과 접합시켜 패키지 공정에서의 용이성도 함께 확보하는 것이다.The present invention has been made to solve the above problems, the technical problem of the present invention, by removing the substrate on which the AlGaInP-based LED is grown to remove the light absorption loss by the substrate to improve the external quantum efficiency, and also partially N-metal is formed on the exposed n-AlGaInP thin film, and p-AlGaInP side deposits p-metal on the entire surface to improve current uniformity, as well as n-metal and p-metal of the device formed on the same surface. In order to improve the thermal characteristics of the device by adhering to the silicon substrate having excellent thermal conductivity, another technical problem of the present invention is another n-metal, in which n-metal and p-metal are previously formed on the silicon substrate at the same time. And p-metals are also bonded to ensure ease of packaging process.

도 1은 종래 AlGaInP계 LED소자의 일반적인 구조;1 is a general structure of a conventional AlGaInP-based LED device;

도 2는 AlGaInP계 LED를 제작하기 위해 성장된 박막 구조를 나타내는 개념도;2 is a conceptual diagram illustrating a thin film structure grown to fabricate an AlGaInP-based LED;

도 3은 LED 웨이퍼를 식각한 후의 단위 소자의 개념도;3 is a conceptual diagram of a unit device after etching an LED wafer;

도 4는 식각한 LED 구조에 금속을 증착한 후의 개념도;4 is a conceptual diagram after depositing a metal on the etched LED structure;

도 5는 p형 실리콘 기판 위에 증착한 유전체막, 금속 패턴과 그 위에 올려 넣은 플립 칩 본딩을 위한 금속 범프들을 보여 주는 개념도;5 is a conceptual diagram showing a dielectric film deposited on a p-type silicon substrate, a metal pattern, and metal bumps for flip chip bonding deposited thereon;

도 6은 도4와 같이 제작된 LED 웨이퍼를 도5와 같이 준비된 실리콘 기판 위에 금속면을 접합부로 하여 뒤집어 붙인 이후의 개념도;FIG. 6 is a conceptual view after the LED wafer fabricated as shown in FIG. 4 is inverted and pasted onto the silicon substrate prepared as shown in FIG.

도 7은 건식 또는 습식 에칭 기법을 이용하여 LED가 성장된 기판을 제거한 후의 개념도; 및7 is a conceptual diagram after removing the substrate on which the LED is grown using a dry or wet etching technique; And

도 8은 전도성 실리콘 기판과 노출된 n 전극을 이용하여 제작한 LED 소자의 개념도이다.8 is a conceptual diagram of an LED device fabricated using a conductive silicon substrate and an exposed n electrode.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of the code | symbol about the principal part of drawing>

20. n형 GaAs기판 21. DBR층20.n-type GaAs substrate 21.DBR layer

22. n-AlGaInP 클래드층 23. AlGaInP 또는 GaInP 활성층 및 장벽층22. n-AlGaInP clad layer 23. AlGaInP or GaInP active layer and barrier layer

24. p-AlGaInP 클래드층 25. 윈도우층24.p-AlGaInP Clad Layer 25.Window Layer

26. 제1 n-금속 27. 제2 p-금속26. First n-metal 27. Second p-metal

31. 식각저지층 32. p-접촉층31. Etch stop layer 32. P-contact layer

40. 전도성 실리콘 기판 41. 유전체40. Conductive Silicon Substrate 41. Dielectric

42. 제2 p-금속 43. 제2 n-금속42. Second p-metal 43. Second n-metal

44. 금속 범프(metal bump)44. Metal bump

50. 패키지 마운터의 p 전극 51. 패키지 마운터의 n전극50. p electrode of package mounter 51. n electrode of package mounter

52. 패키지 서브마운트 53. 본딩 와이어52. Package submount 53. Bonding wire

이와 같은 목적을 달성하기 위해서 LED 웨이퍼의 식각, 실리콘 기판의 준비, LED 웨이퍼와 실리콘 기판의 접합, LED 박막 성장에 사용된 기판 제거를 기술적 특징으로 한다.즉, 본 발명은 p-n 접합 다이오드 구조를 갖는 AlGaInP계 LED 제작 방법에 관한 것으로서, n형 GaAs 기판의 일면 상에 식각 저지층, n-AlGaInP층, AlGaInP 또는 InGaP로 이루어진 활성층, p-AlGaInP층, 및 p-접촉층을 순차적으로 형성하는 단계와; 상기 p-접촉층의 일부 영역 및 그 하부에 대해서 식각을 행하되, 상기 n-AlGaInP층이 제1 깊이만큼 패이도록 식각을 행하는 단계와; 식각에 의해 노출된 상기 n-AlGaInP층의 일부 영역 및 그 하부에 대해서 식각을 행하되, 상기 n형 GaAs 기판이 제2 깊이만큼 패이도록 식각을 행하는 단계와; 상기 p-접촉층의 식각되지 않은 영역 상에 제1 p-금속을 형성하는 단계와; 상기 노출된 n-AlGaInP층 상에 제1 n-금속을 형성하는 단계를 포함하는 것을 특징으로 한다.이 때, 상기 n형 GaAs 기판이 식각되는 상기 제2 깊이는, 상기 n형 GaAs 기판의 일면으로부터 0.01㎛ 이상, 상기 n형 GaAs 기판의 타면으로부터 10㎛ 이상이 되는 것이 바람직하다.또한, 상기 n-AlGaInP층이 식각되는 상기 제1 깊이는, 상기 AlGaInP 또는 InGaP로 이루어진 활성층의 저면으로부터 0.01㎛ 이상으로 하되, 상기 식각 저지층까지는 이르지 않도록 하는 것이 바람직하다.본 발명에 있어서, (a) 전자 또는 정공의 도핑 농도가 1015/㎤ ∼ 1022/㎤의 범위를 갖는 실리콘 기판과, 상기 실리콘 기판 상의 일부 영역에만 위치한 절연막과, 상기 절연막이 존재하지 않는 실리콘 기판의 영역에 위치한 제2 p-금속과, 상기 절연막 상에 위치한 제2 n-금속과, 상기 제2 p-금속 및 제2 n-금속 상에 상기 제1 p-금속 및 제1 n-금속과 위치맞춤되도록 각각 위치한 금속범프들을 포함하는 접합기판을 마련하는 단계와; (b) 상기 접합기판의 금속범프들과, 상기 제1 p-금속 및 제1 n-금속을 서로 접합하는 단계와; (c) 상기 n형 GaAs 기판을 제거하는 단계를 더 구비하는 것이 바람직하다.이 경우, 상기 n형 GaAs 기판을 제거하는 (c) 단계가, 건식식각 및 습식식각 중의 어느 하나 또는 이들의 혼용에 의해 이루어지는 것이 바람직하다.또한, 상기 (c) 단계가 완료된 후에, 상기 실리콘 기판을 LED 패키지 마운터의 p-전극에 접착하는 단계와; 상기 제2 n-금속과 상기 LED 패키지 마운터의 n-전극을 와이어 본딩에 의해 연결하는 단계를 더 구비하는 것이 바람직하다.In order to achieve the above object, the technical features of the etching of the LED wafer, the preparation of the silicon substrate, the bonding of the LED wafer and the silicon substrate, and the removal of the substrate used in the growth of the LED thin film are described. A method for fabricating an AlGaInP-based LED, comprising: sequentially forming an etch stop layer, an n-AlGaInP layer, an active layer made of AlGaInP or InGaP, a p-AlGaInP layer, and a p-contact layer on one surface of an n-type GaAs substrate; ; Etching a portion of the p-contact layer and a lower portion of the p-contact layer, wherein the n-AlGaInP layer is etched to a depth of a first depth; Etching a portion of the n-AlGaInP layer exposed by etching and a lower portion of the n-AlGaInP layer, wherein the n-type GaAs substrate is etched to a depth of a second depth; Forming a first p-metal on the unetched region of the p-contact layer; And forming a first n-metal on the exposed n-AlGaInP layer. In this case, the second depth at which the n-type GaAs substrate is etched is one surface of the n-type GaAs substrate. 0.01 micrometer or more, and 10 micrometers or more from the other surface of the said n-type GaAs substrate. Moreover, the said 1st depth by which the said n-AlGaInP layer is etched is 0.01 micrometer from the bottom surface of the active layer which consists of said AlGaInP or InGaP. The above-described method is preferably performed so as not to reach the etch stop layer. In the present invention, (a) a silicon substrate having a doping concentration of electrons or holes in the range of 10 15 / cm 3 to 10 22 / cm 3, and the silicon An insulating film located only in a portion of the substrate, a second p-metal located in an area of the silicon substrate where the insulating film does not exist, a second n-metal located on the insulating film, the second p-metal and a second n -metal The method comprising providing a bonded substrate comprising a metal in each of the bumps to claim 1 wherein the metal p- and n- claim 1 metal and alignment; (b) bonding the metal bumps of the bonded substrate and the first p-metal and the first n-metal to each other; (c) preferably removing the n-type GaAs substrate. In this case, the step (c) of removing the n-type GaAs substrate may be performed by any one of dry etching and wet etching, or a combination thereof. In addition, after the step (c) is completed, bonding the silicon substrate to the p-electrode of the LED package mounter; The method may further include connecting the second n-metal and the n-electrode of the LED package mounter by wire bonding.

본 발명의 바람직한 실시 예를 첨부 도면에 의거 상세히 설명하면 다음과 같다.Preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 AlGaInP계 LED를 위해 성장된 박막의 구조를 나타내고 있다. 도 2를 참조하면, n형 GaAs 기판(20)의 일면 상에 n형 식각저지층(etch stop layer)(31), n-AlGaInP 클래드층(22), AlGaInP 또는 GaInP 활성층 및 장벽층(23), p-AlGaInP 클래드층(24), p-접촉층(32)이 순차적으로 형성되어 있음을 알 수 있다. p-AlGaInP 클래드층(24)에서 공급된 홀과 n-AlGaInP 클래드층(22)에서 공급된 전자가 활성층에서 결합하여 전류가 빛의 형태로 그 에너지가 변형이 되어서 그 물질의 에너지 밴드갭에 해당하는 파장의 빛을 발생시키게된다. n형 식각저지층(31)은 n형 GaAs 기판(20)에 대해 충분한 식각선택비(etching selectivity)가 있는 물질로 이루어지는데 그 재료로서 AlAs, 혹은 InGaP을 사용할 수 있다. p-AlGaInP 클래드층(24)은 큰 밴드갭과 낮은 도핑 레벨(doping level)에 의해 직접적으로 오믹 접촉(ohmic contact)을 형성하기 힘들기 때문에 p-접촉층(32)이 필요하다. 이 때 p-접촉층(32)의 재료로는 p-GaP, p-GaAs, p-InGaP을 사용할 수 있는데 이들 물질 중 p-GaAs, p-InGaP은 InGaP이나 AlGaInP 활성층(23)에서 발생한 빛을 흡수할 수 있으므로 p-접촉층(32)의 두께는 최소화해야 하는데 보통 100nm이면 적합하다. 한편 본 발명에 의한 LED 에피 웨이퍼(epi wafer)는 종래의 도1에 나타나있는 두터운 DBR층, 윈도우층을 필요로 하지 않으므로 에피 웨이퍼 성장에 있어서도 비용 절감의 효과를 얻을 수 가 있다.2 shows the structure of a thin film grown for an AlGaInP-based LED. Referring to FIG. 2, an n-type etch stop layer 31, an n-AlGaInP clad layer 22, an AlGaInP or GaInP active layer and a barrier layer 23 on one surface of an n-type GaAs substrate 20. It can be seen that the p-AlGaInP cladding layer 24 and the p-contacting layer 32 are sequentially formed. The holes supplied from the p-AlGaInP cladding layer 24 and the electrons supplied from the n-AlGaInP cladding layer 22 combine in the active layer so that the energy is transformed in the form of light to correspond to the energy bandgap of the material. To generate a wavelength of light. The n-type etch stop layer 31 is made of a material having sufficient etching selectivity with respect to the n-type GaAs substrate 20. AlAs or InGaP may be used as the material. The p-AlGaInP cladding layer 24 requires a p-contact layer 32 because it is difficult to form ohmic contact directly due to a large bandgap and low doping level. At this time, p-GaP, p-GaAs, and p-InGaP may be used as the material of the p-contact layer 32. Among these materials, p-GaAs and p-InGaP may be used to emit light generated from the InGaP or AlGaInP active layer 23. The thickness of the p-contact layer 32 should be minimized as it can absorb, usually 100 nm being suitable. Meanwhile, the LED epi wafer according to the present invention does not require the thick DBR layer and the window layer shown in FIG.

도 3은 도 2와 같이 성장된 LED 웨이퍼에 대해 그의 일부는 n-AlGaInP(22)가 드러나게, 일부는 식각저지층(31)을 거쳐 n형 GaAs 기판(20)의 일부까지 식각한 후의 모습이다. 더 상세히 설명하자면, 우선, p-접촉층(32)의 일부 영역 및 그 하부에 대해서 식각을 행하되, n-AlGaInP층(22)이 제1 깊이만큼 패이도록 식각을 행한다. 이어서, 식각에 의해 노출된 n-AlGaInP층(22)의 일부 영역 및 그 하부에 대해서 식각을 행하되, n형 GaAs 기판(20)이 제2 깊이만큼 패이도록 식각을 행한다. 이 때, n형 GaAs 기판(20)이 식각되는 상기 제2 깊이는, n형 GaAs 기판(20)의 일면으로부터 0.01㎛ 이상, n형 GaAs 기판(20)의 타면으로부터 10㎛ 이상이 되도록 설정한다. 또한, n-AlGaInP층(22)이 식각되는 제1 깊이는, AlGaInP 또는 InGaP로 이루어진 활성층(23)의 저면으로부터 0.01㎛ 이상으로 하되, 식각 저지층(31)까지는 이르지 않도록 한다.FIG. 3 is a view after etching the LED wafer grown as shown in FIG. 2, a part of which is n-AlGaInP 22, and a part of which is etched through the etch stop layer 31 to a part of the n-type GaAs substrate 20. . In more detail, first, a portion of the p-contact layer 32 and its lower portion are etched, and the etch is performed so that the n-AlGaInP layer 22 is recessed by the first depth. Subsequently, a portion of the n-AlGaInP layer 22 exposed by the etching and the lower portion of the n-AlGaInP layer 22 are etched, and the etching is performed so that the n-type GaAs substrate 20 is recessed by a second depth. At this time, the second depth at which the n-type GaAs substrate 20 is etched is set to be 0.01 μm or more from one surface of the n-type GaAs substrate 20 and 10 μm or more from the other surface of the n-type GaAs substrate 20. . In addition, the first depth at which the n-AlGaInP layer 22 is etched is set to 0.01 µm or more from the bottom of the active layer 23 made of AlGaInP or InGaP, but not to the etch stop layer 31.

도 4는 도 3과 같이 식각, 형성된 LED 웨이퍼에 대해, p-접촉층(32)의 식각되지 않은 영역 상에 제1 p-금속(27)(Ti/Pt/Au 등)을, 노출된 n-AlGaInP층(22) 상에 제1 n-금속(26)(AuGe/Ni/Au 등)을 각각 증착한 상태를 나타낸 도면이다.FIG. 4 shows the first p-metal 27 (Ti / Pt / Au, etc.) exposed on the unetched region of the p-contact layer 32 for the etched and formed LED wafer as shown in FIG. The first n-metal 26 (AuGe / Ni / Au, etc.) is deposited on the AlGaInP layer 22, respectively.

도 5는 도 4와 같이 형성된 LED 웨이퍼에 뒤집어 붙일 실리콘 기판의 모습을 보여주고 있다. 이와 같은 접합용 실리콘 기판을 형성하는 방법을 자세히 설명하면 다음과 같다. 우선, 전자 또는 정공의 도핑 농도가 1015/㎤ ∼ 1022/㎤의 범위를 갖는 전도성의 n형 혹은 p형 실리콘 기판(40) 위에 SiO2나 SiNx등의 유전체 절연막(41)을 성장한 후, 그 일부 영역을 식각 해내고 그 결과물 위에 제2 p-금속(42), 제2 n-금속(43) 및 금속 범프(metal bump)들(44)을 형성시킨다. 도핑 농도가 위에 기재한 범위를 가져야 하는 이유는 LED 소자 제작 후 소자의 동작 전압 상승이나 열 발생을 방지하기 위해 실리콘 기판의 전기 전도성이 충분히 좋아야 하기 때문이다. 도 5에서는 기판으로서 p형 실리콘 기판(40)을 사용한 것을 나타내었다. 이하에 더 상세히 설명하자면, 제2 p-금속(42)의 경우는 절연막의 일부분이 식각, 제거된 영역에 증착시키는데 이를 이용하여 전도성 실리콘 기판을 통하여 향후 제작될 LED의 p 접촉을 형성하게 된다. 제2 n-금속(43)은 절연막(41) 위에 증착시킴으로써 n 접촉과 p 접촉을 분리(isolation)시킨다. 이어서, 제2 p-금속(42) 및 제2 n-금속(43) 위에 플립 칩 본딩(flip chip bonding)에 사용할 금속 범프들(44)을 형성시키되, 금속 범프들(44)의 형성 위치는, 이들이 도 4의 제1 p-금속(27) 및 제1 n-금속(26)과 각각 접착이 가능하게 결정된다. 또한, 제2 p-금속(42)은 전도성 실리콘 기판(40)과 좋은 오믹(ohmic) 특성을 얻을 수 있는 것으로 하고, 제2 n-금속(43)은 도 6에서 후술되는 플립 칩 본딩에 적합한 것이면 충분하다.FIG. 5 is a view illustrating a silicon substrate to be inverted and attached to an LED wafer formed as shown in FIG. 4. Referring to the method of forming a silicon substrate for bonding in detail as follows. First, a dielectric insulating film 41 such as SiO 2 or SiN x is grown on a conductive n-type or p-type silicon substrate 40 having an electron or hole doping concentration in the range of 10 15 / cm 3 to 10 22 / cm 3. The portions are etched away to form second p-metals 42, second n-metals 43, and metal bumps 44 on the resultant. The doping concentration should be in the above-described range because the electrical conductivity of the silicon substrate should be good enough to prevent the device from increasing the operating voltage or generating heat after the LED device is fabricated. In FIG. 5, the p-type silicon substrate 40 is used as the substrate. In more detail below, in the case of the second p-metal 42, a portion of the insulating layer is deposited on an etched or removed region, which is used to form a p contact of a LED to be manufactured through the conductive silicon substrate. The second n-metal 43 is deposited on the insulating film 41 to isolate the n contact and the p contact. Subsequently, metal bumps 44 to be used for flip chip bonding are formed on the second p-metal 42 and the second n-metal 43, wherein the formation positions of the metal bumps 44 are formed. These are determined to enable adhesion to the first p-metal 27 and the first n-metal 26 of FIG. 4, respectively. In addition, the second p-metal 42 may obtain good ohmic characteristics with the conductive silicon substrate 40, and the second n-metal 43 may be suitable for flip chip bonding described later in FIG. Is enough.

도 6은 도 4와 같이 형성된 LED 웨이퍼의 금속이 형성된 면을 도 5에서처럼 준비된 접합용 실리콘 기판상에 뒤집어 붙인 후의 모습을 보여 주고 있다. 이는 통상의 플립 칩 본딩과 동일한 공정에 의해 이루어진다.FIG. 6 shows a state after the metal surface of the LED wafer formed as shown in FIG. 4 is turned upside down on the silicon substrate for bonding as shown in FIG. 5. This is done by the same process as conventional flip chip bonding.

도 6과 같이 형성된 시료를 습식 식각 및 건식 식각 방법, 또는 이들을 혼합한 방법으로 n형 GaAs 기판(20)을 제거해 내면 도 7과 같은 형태를 띠게 된다. 건식 식각의 경우, 유도 결합 플라즈마 식각(Inductively Coupled Plasma Etch) 방법 또는 반응성 이온 식각(Reactive Ion Etch) 방법 등이 사용될 수 있다. 이 때. 식각저지층(31)은 n형 GaAs 기판(20)과 다른 식각성질을 가지고 있으므로 n형 GsAs 기판(20)만을 식각해 내는 공정은 비교적 용이한 공정이다. 이와 같이 n형 GaAs 기판(20)를 제거하면 LED 웨이퍼에서 n형 GaAs 기판(20)까지 패이게 식각하였던 부분은 도 7에서와 같이 제2 n-금속(43)의 일부를 드러내는 형태가 된다. 이 때 드러난 제2 n-금속(43)의 일부를 n형 전극으로 이용하면 도 8에서와 같이 일반적인 LED 패키지에 용이하게 부착할 수 있다.도 8은 도 7에서와 같이 형성된 LED 웨이퍼를 단위 소자로 제작한 후 단일 LED 칩(chip)을 일반적인 LED 패키지 마운터 위에 설치한 모습을 보여 주고 있다. 소자의 실리콘 기판면을 LED 패키지 마운터의 p 전극(52)에 접착하고 소자의 n형 전극(43)과 LED 패키지 마운터의 n 전극(51)을 본딩 와이어(bonding wire)(53)를 이용하여 연결하면 LED 패키지 공정이 끝나게 된다.When the n-type GaAs substrate 20 is removed from the sample formed as shown in FIG. 6 by a wet etching method and a dry etching method, or a mixture thereof, the sample formed as shown in FIG. In the case of dry etching, an inductively coupled plasma etching method or a reactive ion etching method may be used. At this time. Since the etch stop layer 31 has an etching property different from that of the n-type GaAs substrate 20, the process of only etching the n-type GsAs substrate 20 is a relatively easy process. As such, when the n-type GaAs substrate 20 is removed, the portion that is etched from the LED wafer to the n-type GaAs substrate 20 is exposed to form a part of the second n-metal 43 as shown in FIG. 7. If a part of the exposed second n-metal 43 is used as an n-type electrode, it can be easily attached to a general LED package as shown in FIG. 8. FIG. 8 shows an LED wafer formed as shown in FIG. After a single LED chip is mounted on a typical LED package mounter. The silicon substrate surface of the device is bonded to the p electrode 52 of the LED package mounter, and the n-type electrode 43 of the device and the n electrode 51 of the LED package mounter are connected using a bonding wire 53. This completes the LED package process.

상기한 바와 같이 이루어지는 본 발명에 의하면, LED 박막성장에 사용된 기판을 제거함으로 기판에 의한 광흡수에 의한 광손실을 제거 할 수 있게 된다. 또한 기판을 제거함으로 LED 소자가 수 ㎛내외로 매우 얇아지므로 소자안에서 광재생(Photon Recycling) 효과가 증가하여 최종적으로 외부양자효율(External Quantum Efficiency)을 향상시킬 수 있게 된다.According to the present invention made as described above, by removing the substrate used for the LED thin film growth it is possible to eliminate the light loss due to light absorption by the substrate. In addition, by removing the substrate, the LED device becomes very thin, around a few μm, thereby increasing the Photon Recycling effect in the device, thereby finally improving the external quantum efficiency.

또한 본 발명에서는 열전도성이 매우 좋은 것으로 알려진 기존의 실리콘 기판을 소자의 마운트로 사용하므로 LED에서 발생되는 열을 효과적으로 제거할 수 있고 이로 인하여 소자의 수명과 전기적 특성들을 향상시킬 수 있는 장점이 있다.In addition, in the present invention, since the existing silicon substrate known to have very good thermal conductivity is used as the mount of the device, heat generated from the LED can be effectively removed, thereby improving the life and electrical characteristics of the device.

또한 본 발명에서는 일반적으로 고 농도의 도핑이 어렵다고 알려진 p-AlGaInP 전면에 p-금속을 증착하므로 소자의 직렬저항(serial resistance)을 감소시킬 수 있으며, 또한 전기 전도성이 뛰어난 n-AlGaInP 쪽에 부분적인 n형 전극을 형성함으로써 활성층에서의 전류밀도의 균일도를 크게 향상 시킬 수 있다. 이로 인하여 LED 소자의 광출력면 전면에 걸쳐서 균일한 광 출력을 얻을 수 있게 된다.In addition, in the present invention, since p-metal is deposited on the entire surface of p-AlGaInP, which is generally known to be difficult to do high concentration, it is possible to reduce the serial resistance of the device, and also partially n on the n-AlGaInP which has excellent electrical conductivity. By forming the type electrode, the uniformity of the current density in the active layer can be greatly improved. This makes it possible to obtain a uniform light output over the entire light output surface of the LED element.

또한 이와 같이 제작된 소자를 이용하면 한번의 와이어 본딩만으로 LED 패키지를 완성 시킬 수 있으므로 LED 패키지 공정을 단순화 시킬 수 있고 이에 따른 비용 절감 효과를 기대할 수 있다.In addition, by using the device manufactured as described above, the LED package can be completed by only one wire bonding, thereby simplifying the LED package process and expecting a cost reduction effect.

Claims (6)

p-n 접합 다이오드 구조를 갖는 AlGaInP계 LED 제작 방법에 있어서,In the AlGaInP-based LED manufacturing method having a p-n junction diode structure, n형 GaAs 기판의 일면 상에 식각 저지층, n-AlGaInP층, AlGaInP 또는 InGaP로 이루어진 활성층, p-AlGaInP층, 및 p-접촉층을 순차적으로 형성하는 단계와;sequentially forming an etch stop layer, an n-AlGaInP layer, an active layer made of AlGaInP or InGaP, a p-AlGaInP layer, and a p-contact layer on one surface of the n-type GaAs substrate; 상기 p-접촉층의 일부 영역 및 그 하부에 대해서 식각을 행하되, 상기 n-AlGaInP층이 제1 깊이만큼 패이도록 식각을 행하는 단계와;Etching a portion of the p-contact layer and a lower portion of the p-contact layer, wherein the n-AlGaInP layer is etched to a depth of a first depth; 식각에 의해 노출된 상기 n-AlGaInP층의 일부 영역 및 그 하부에 대해서 식각을 행하되, 상기 n형 GaAs 기판이 제2 깊이만큼 패이도록 식각을 행하는 단계와;Etching a portion of the n-AlGaInP layer exposed by etching and a lower portion of the n-AlGaInP layer, wherein the n-type GaAs substrate is etched to a depth of a second depth; 상기 p-접촉층의 식각되지 않은 영역 상에 제1 p-금속을 형성하는 단계와;Forming a first p-metal on the unetched region of the p-contact layer; 상기 노출된 n-AlGaInP층 상에 제1 n-금속을 형성하는 단계;Forming a first n-metal on the exposed n-AlGaInP layer; 를 포함하는 것을 특징으로 하는 AlGaInP계 LED 제작 방법.AlGaInP-based LED manufacturing method comprising a. 제 1항에 있어서, 상기 n형 GaAs 기판이 식각되는 상기 제2 깊이는, 상기 n형 GaAs 기판의 일면으로부터 0.01㎛ 이상, 상기 n형 GaAs 기판의 타면으로부터 10㎛ 이상이 되는 것을 특징으로 하는 AlGaInP계 LED 제작 방법.2. The AlGaInP according to claim 1, wherein the second depth of the n-type GaAs substrate is 0.01 μm or more from one surface of the n-type GaAs substrate and 10 μm or more from the other surface of the n-type GaAs substrate. How to make LED system. 제 1항에 있어서, 상기 n-AlGaInP층이 식각되는 상기 제1 깊이는, 상기 AlGaInP 또는 InGaP로 이루어진 활성층의 저면으로부터 0.01㎛ 이상으로 하되, 상기 식각 저지층까지는 이르지 않도록 하는 것을 특징으로 하는 AlGaInP계 LED 제작 방법.The AlGaInP type according to claim 1, wherein the first depth of the n-AlGaInP layer is etched to be 0.01 μm or more from the bottom of the active layer made of AlGaInP or InGaP, but not to the etch stop layer. How to make LED. 제 1항에 있어서,The method of claim 1, (a) 전자 또는 정공의 도핑 농도가 1015/㎤ ∼ 1022/㎤의 범위를 갖는 실리콘 기판과, 상기 실리콘 기판 상의 일부 영역에만 위치한 절연막과, 상기 절연막이 존재하지 않는 실리콘 기판의 영역에 위치한 제2 p-금속과, 상기 절연막 상에 위치한 제2 n-금속과, 상기 제2 p-금속 및 제2 n-금속 상에 상기 제1 p-금속 및 제1 n-금속과 위치맞춤되도록 각각 위치한 금속범프들을 포함하는 접합기판을 마련하는 단계와;(a) a silicon substrate having an electron or hole doping concentration in the range of 10 15 / cm 3 to 10 22 / cm 3, an insulating film located only in a partial region on the silicon substrate, and a region of the silicon substrate in which the insulating film does not exist A second p-metal, a second n-metal positioned on the insulating film, and the first p-metal and the first n-metal respectively positioned on the second p-metal and the second n-metal. Providing a bonded substrate including located metal bumps; (b) 상기 접합기판의 금속범프들과, 상기 제1 p-금속 및 제1 n-금속을 서로 접합하는 단계와;(b) bonding the metal bumps of the bonded substrate and the first p-metal and the first n-metal to each other; (c) 상기 n형 GaAs 기판을 제거하는 단계;(c) removing the n-type GaAs substrate; 를 더 구비하는 것을 특징으로 하는 AlGaInP계 LED 제작 방법.AlGaInP-based LED manufacturing method characterized in that it further comprises. 제 4항에 있어서, 상기 n형 GaAs 기판을 제거하는 (c) 단계가, 건식식각 및 습식식각 중의 어느 하나 또는 이들의 혼용에 의해 이루어지는 것을 특징으로 하는 AlGaInP계 LED 제작 방법.The method of claim 4, wherein the step (c) of removing the n-type GaAs substrate is performed by any one of dry etching and wet etching, or a mixture thereof. 제 4항에 있어서, 상기 (c) 단계가 완료된 후에,The method of claim 4, wherein after step (c) is completed, 상기 실리콘 기판을 LED 패키지 마운터의 p-전극에 접착하는 단계와;Bonding the silicon substrate to the p-electrode of the LED package mounter; 상기 제2 n-금속과 상기 LED 패키지 마운터의 n-전극을 와이어 본딩에 의해 연결하는 단계;Connecting the second n-metal and the n-electrode of the LED package mounter by wire bonding; 를 더 구비하는 것을 특징으로 하는 AlGaInP계 LED 제작 방법.AlGaInP-based LED manufacturing method characterized in that it further comprises.
KR20010072140A 2001-11-19 2001-11-19 Fabrication Method of AlGaInP related LED KR100435039B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20010072140A KR100435039B1 (en) 2001-11-19 2001-11-19 Fabrication Method of AlGaInP related LED

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20010072140A KR100435039B1 (en) 2001-11-19 2001-11-19 Fabrication Method of AlGaInP related LED

Publications (2)

Publication Number Publication Date
KR20020003844A KR20020003844A (en) 2002-01-15
KR100435039B1 true KR100435039B1 (en) 2004-06-09

Family

ID=19716105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010072140A KR100435039B1 (en) 2001-11-19 2001-11-19 Fabrication Method of AlGaInP related LED

Country Status (1)

Country Link
KR (1) KR100435039B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742174A (en) * 2014-12-11 2016-07-06 北京北方微电子基地设备工艺研究中心有限责任公司 Deep groove etching method of AlGaInP-base multilayer structure

Also Published As

Publication number Publication date
KR20020003844A (en) 2002-01-15

Similar Documents

Publication Publication Date Title
TWI381548B (en) Optoelectronic semiconductor body and method for producing the same
JP3540605B2 (en) Light emitting element
US6583448B2 (en) Light emitting diode and method for manufacturing the same
US7993943B2 (en) GaN based LED with improved light extraction efficiency and method for making the same
JP4860024B2 (en) InXAlYGaZN light emitting device and manufacturing method thereof
JP5177130B2 (en) Photonic crystal laser and photonic crystal laser manufacturing method
JPH11307870A (en) Semiconductor device and its manufacture
US20110300654A1 (en) Method of manufacturing semiconductor light emitting device
KR101203138B1 (en) Luminous device and the method therefor
JPH05283796A (en) Surface emission type semiconductor laser
JPH0828548B2 (en) Semiconductor laser and manufacturing method thereof
KR20010088931A (en) Fabrication Method of GaN related LED using Substrate Remove Technology
JP5277066B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR100435039B1 (en) Fabrication Method of AlGaInP related LED
US6859476B2 (en) Surface-emitting semiconductor laser and method of manufacturing the same
CN211017112U (en) Flip chip
JPH11340570A (en) Photoelectric conversion element and its manufacture
KR100644215B1 (en) Luminous device and the method therefor
CN104681678A (en) LED (light emitting diode) with dual-reflector structure and manufacturing method of LED with dual-reflector structure
US20230016028A1 (en) Semiconductor light-emitting component and light-emitting device
KR101115538B1 (en) Luminous device and the method therefor
KR950002208B1 (en) Laser diode and manufacturing method thereof
KR20030026090A (en) A light diode chip and a method for fabricating thereof, a LED and a method for fabricating thereof
KR20040013394A (en) A Light Emitting Diode and A Method for Manufacturing thereof
KR101337613B1 (en) Luminous device and the method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110530

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee