KR100431293B1 - Apparatus for manufacturing semiconductor device - Google Patents
Apparatus for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100431293B1 KR100431293B1 KR10-2001-0058147A KR20010058147A KR100431293B1 KR 100431293 B1 KR100431293 B1 KR 100431293B1 KR 20010058147 A KR20010058147 A KR 20010058147A KR 100431293 B1 KR100431293 B1 KR 100431293B1
- Authority
- KR
- South Korea
- Prior art keywords
- baking
- equipment
- wafer
- contaminants
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
- G03F7/70925—Cleaning, i.e. actively freeing apparatus from pollutants, e.g. using plasma cleaning
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 상부 배기관이 설치된 베이킹 상부리드와, 웨이퍼가 장착되는 히팅 플레이트 및 상기 히팅 플레이트를 사이에 두고 상기 베이킹 상부리드와 대향 배치되는 베이킹 하부리드로 구성되는 장비를 사용하여 실시하는 베이킹 공정을 포함하는 반도체 소자의 제조방법에 있어서, 상기 베이킹 상부리드 내면에는 플라즈마 점화전극이 배치되고, 상기 베이킹 상부리드 내면에는 가열 및 교란망, 전계장치 또는 승온장치중 어느 하나가 배치되며, 상기 베이킹 하부리드에는 하부 배기관이 배치되어 있는 장비를 사용하여 상기 장비내 또는 웨이퍼상에의 오염물질 흡착방지 및 제거 공정을 포함하는 것이며, 베이킹 공정 진행시 발생되는 베이킹 장비내 오염물질 흡착의 최소화와 흡착된 오염물질의 제거로 고집적 미세회로 패턴상에 오염물질의 부착을 방지하고, 후속공정 장비의 오염 최소화 및 세정 등의 공정능력이 향상되는 효과가 있는 것이다.The present invention relates to a method for manufacturing a semiconductor device, comprising a baking upper lead having an upper exhaust pipe, a heating plate on which a wafer is mounted, and a baking lower lead disposed opposite to the baking upper lead with the heating plate interposed therebetween. In the method for manufacturing a semiconductor device comprising a baking step performed using a plasma ignition electrode is disposed on the inner surface of the baking upper lead, the heating and disturbance network, any one of the electric field or heating device on the inner surface of the baking upper lead Is disposed, and the baking lower lid includes a process of preventing and removing contaminants from adsorbing onto the wafer or on the wafer by using the equipment having the lower exhaust pipe disposed therein, and the contaminants in the baking equipment generated during the baking process. Insist on minimizing adsorption and removing adsorbed contaminants Prevent adhesion of contaminants on the fine circuit pattern, it is effective that process capability is improved such as to minimize contamination and subsequent cleaning of the process equipment.
Description
본 발명은 반도체 소자의 제조장비에 관한 것으로, 특히 고집적 미세회로 공정진행시 베이킹 장비의 오염을 방지하여 식각 및 세정장비의 공정능력을 향상시킬 수 있는 반도체 소자의 제조장비에 관한 것이다.The present invention relates to a device for manufacturing a semiconductor device, and more particularly to a device for manufacturing a semiconductor device that can improve the processing capability of the etching and cleaning equipment by preventing contamination of the baking equipment during the process of highly integrated microcircuit process.
일반적으로, 반도체 소자의 제조에 있어서 미세한 패턴을 형성하기 위하여는 감광성 중합체 패턴을 마스크로 하여 하층 박막을 식각하는 포토리소그래피 공정을 적용한다.In general, in the manufacture of semiconductor devices, in order to form a fine pattern, a photolithography process of etching a lower layer thin film using a photosensitive polymer pattern as a mask is applied.
이러한 포토리소그래피 공정을 적용한 종래 기술에 따른 반도체 소자의 제조장비(도 1에 도시됨)를 이용하여 실시하는 베이킹 공정을 설명하면 다음과 같다.Referring to the baking process performed using the semiconductor device manufacturing equipment (shown in FIG. 1) according to the prior art applying the photolithography process as follows.
종래 기술에 따른 베이킹 공정은, 도 1에 도시된 바와 같이, 감광막 도포후 베이킹, 노광후 베이킹 및 현상후 베이킹을 포함한다.The baking process according to the prior art, as shown in Figure 1, includes a photosensitive film post-baking, post-exposure baking and post-development baking.
먼저, 감광막 도포후 베이킹은, 도 1에 도시된 바와 같이, 상향식 배기관(1)이 설치된 상부리드(2)와, 하부리드(7) 상면에 있는 히팅 플레이트(6)상에 장착된 웨이퍼(5) 전면상에 회전도포된 감광막(미도시)의 전단응력의 완화와 감광액 분산용매의 지속적 증발(3)에 따른 도포된 감광막(미도시) 두께의 안정화 목적으로 웨이퍼(5)에 비접촉방식(PROXIMITY)으로 히팅플레이트(6)로 열을 가하여 실시한다.First, after the photoresist coating is baked, the wafer 5 mounted on the heating plate 6 on the upper lid 2 and the lower lid 7 provided with the bottom up exhaust pipe 1 as shown in FIG. Non-contact method to the wafer 5 for the purpose of alleviating the shear stress of the photosensitive film (not shown) rotated on the front surface and stabilizing the applied photosensitive film (not shown) thickness according to the continuous evaporation (3) of the photosensitive liquid dispersion solvent. ) By heating with heating plate (6).
또한, 노광후 베이킹은 노광후 정재파 현상 해소와 화학증폭형 감광막 사용시 패턴형상의 구현 목적을 위해 실시한다.In addition, post-exposure baking is performed for the purpose of eliminating post-exposure standing wave development and for implementing a pattern shape when using a chemically amplified photosensitive film.
그리고, 현상후 베이킹은 감광막으로 구현된 패턴의 경시안정성 확보 및 내식각성 향상 목적을 위해 실시한다.In addition, the post-development baking is performed for the purpose of securing time stability of the pattern implemented by the photoresist and improving the etching resistance.
그러나, 종래 기술에 따른 반도체 소자의 제조장비는 다음과 같은 문제점이 있다.However, the manufacturing equipment of the semiconductor device according to the prior art has the following problems.
종래 기술에 있어서, 베이킹은 상기와 같이 그 적용목적별로 빈번하게 사용되고 있는데, 각 목적에 따른 베이킹 공정 진행시 감광막(미도시)내 분산용매 및 고분자 물질의 증발로 인해 베이킹 장비 챔버내에는 유기성 오염물질의 흡착이 불가피하며, 흡착되거나 퇴적된 오염물질이 웨이퍼상에 부착되는 문제점이 있다.In the prior art, baking is frequently used for each application as described above, and organic contaminants in the baking equipment chamber due to evaporation of the dispersion solvent and the polymer material in the photoresist film (not shown) during the baking process for each purpose. Is inevitable, and there is a problem that the adsorbed or deposited contaminants adhere to the wafer.
또한, 오염물질로 인하여 웨이퍼상의 고집적 미세회로 패턴(미도시)의 손상을 가져오며, 오염된 웨이퍼의 후속공정 진행으로 인한 식각 및 세정장비의 공정능력을 저하시킨다는 문제점이 있다.In addition, the contamination causes damage to the highly integrated microcircuit pattern (not shown) on the wafer, and lowers the processing capability of the etching and cleaning equipment due to the subsequent process of the contaminated wafer.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 감광막의 베이킹 진행시 오염물질의 흡착의 최소화와 흡착된 오염물질의 제거로 고집적 미세회로의 패턴의 오염방지와 후속공정 장비의 오염최소화 및 세정능력 향상을 도모할 수 있는 반도체 소자의 제조장비를 제공함에 있다.Accordingly, the present invention has been made to solve the problems of the prior art, an object of the present invention is to minimize the adsorption of contaminants and to remove the adsorbed contaminants during baking of the photoresist to prevent the contamination of the pattern of the highly integrated microcircuit And to provide a semiconductor device manufacturing equipment that can minimize the pollution of the subsequent process equipment and improve the cleaning ability.
도 1은 종래 기술에 따른 반도체 소자의 제조장비의 단면도.1 is a cross-sectional view of a manufacturing apparatus of a semiconductor device according to the prior art.
도 2는 본 발명에 따른 반도체 소자의 제조장비의 단면도.Figure 2 is a cross-sectional view of the manufacturing equipment of the semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10: 상부 배기관(UPPER EXHAUST LINE)10: UPPER EXHAUST LINE
20: 베이킹 상부리드(BAKING UPPER LID)20: BAKING UPPER LID
40: 분산용매 및 고분자 물질의 증발(EVAPORATED SOLVENT AND POLYMER)40: Evaporation of Dispersion Solvent and Polymeric Materials (EVAPORATED SOLVENT AND POLYMER)
50: 웨이퍼(WAFER)50: wafer (WAFER)
60: 히팅 플레이트(HEATING PLATE)60: HEATING PLATE
70: 베이킹 하부리드(BAKING UNDER LID)70: BAKING UNDER LID
80: 플라즈마 점화전극(PLASMA IGNITION ELECTRODE)80: plasma ignition electrode (PLASMA IGNITION ELECTRODE)
90: 가열 및 교란망(HEATING AND AGITATION MESH)90: HEATING AND AGITATION MESH
100: 하부 배기관(UNDER EXHAUST LINE)100: UNDER EXHAUST LINE
110: 챔버(CHAMBER)110: chamber
상기 목적을 달성하기 위해, 상부 배기관이 설치된 베이킹 상부리드와, 웨이퍼가 장착되는 히팅 플레이트 및 상기 히팅 플레이트를 사이에 두고 상기 베이킹 상부리드와 대향 배치되는 베이킹 하부리드로 구성되는 장비를 사용하여 실시하는 베이킹 공정을 포함하는 반도체 소자의 제조장비에 있어서,본 발명에 따른 반도체 소자의 제조장비는, 상기 장비 내로 산소를 주입시켜 플라즈마를 발생시키고, 상기 플라즈마를 이용하여 상기 장비 내 또는 웨이퍼 상에의 오염물질을 분해시켜 제거하고,상기 베이킹 상부리드 내면에는 고전압을 인가하여 상기 장비 내에 플라즈마를 발생시키는 플라즈마 점화전극 및 저전압을 인가하여 가열 및 교란망의 시간에 따른 전계 변화와 발열에 의해 상기 장비 내 또는 웨이퍼 상에의 오염물질을 분해시키고 상기 가열판과 상기 베이킹 상부리드 사이의 온도차에 의한 상기 장비 내 또는 웨이퍼 상에의 오염물질의 흡착 특성을 저하시키는 가열 및 교란망이 각각 배치되며,상기 베이킹 하부리드에는 상기 장비내 또는 웨이퍼상의 오염물질이 흡착되는 것을 방지하기 위한 하부 배기관이 배치된 것을 특징으로 한다.In order to achieve the above object, it is carried out using the equipment consisting of a baking upper lead with an upper exhaust pipe, a heating plate on which the wafer is mounted, and a baking lower lead disposed opposite the baking upper lead with the heating plate therebetween. In the manufacturing apparatus of a semiconductor device comprising a baking process, the manufacturing apparatus of a semiconductor device according to the present invention, by injecting oxygen into the equipment to generate a plasma, using the plasma to contaminate the equipment or on the wafer The material is decomposed and removed, and a high voltage is applied to the inner surface of the baking upper lead, and a plasma ignition electrode and a low voltage are applied to the inside of the equipment, so that the inside of the equipment is changed by electric field change and heat generation over time of heating and disturbance network. Decompose contaminants on the wafer and heat Heating and disturbing networks are respectively disposed to reduce the adsorption characteristics of contaminants in the equipment or on the wafer due to the temperature difference between the plate and the baking upper lid, and the baking lower lid is provided with contaminants in the equipment or on the wafer. It is characterized in that the lower exhaust pipe is disposed to prevent the adsorption.
이하, 본 발명에 따른 반도체 소자의 제조장비를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, manufacturing equipment for a semiconductor device according to the present invention will be described in detail.
도 2는 본 발명에 따른 반도체 소자의 제조장비의 단면도이다.2 is a cross-sectional view of a manufacturing apparatus of a semiconductor device according to the present invention.
본 발명에 따른 반도체 소자의 제조쟝비는, 도 2에 도시된 바와 같이, 포토리소그래피 공정에서 감광막(미도시)이 도포된 웨이퍼(50: WAFER)를 히팅 플레이트(60: HEATING PLATE)에 장착하여 상기 히팅 플레이트(60)로부터 상기 웨이퍼(50)로 열을 전달하여 베이킹(BAKING)을 실시한다.As shown in FIG. 2, in the manufacturing of the semiconductor device according to the present invention, a wafer 50 (WAFER) coated with a photoresist film (not shown) is mounted on a heating plate 60 (HEATING PLATE) in a photolithography process. Baking is performed by transferring heat from the heating plate 60 to the wafer 50.
이때, 상기 웨이퍼(50)로부터 감광막(미도시)내의 분산용매 및 고분자 성분이 증발(40)되어 베이킹 상부리드(20: BAKING UPPER LID)에 부착되려는 것을 방지하기 위하여 상기 베이킹 상부리드(20) 내측면에 설치된 전계장치 또는 승온장치, 바람직하게는 가열 및 교란망(90: HEATING AND AGITATION MESH)에 일정량의 저전압 교류 전계를 인가한다.In this case, in order to prevent the dispersion solvent and the polymer component in the photoresist film (not shown) from the wafer 50 from being evaporated 40 to be attached to the baking upper lead 20, the baking upper lead 20 may be prevented. A certain amount of low voltage alternating electric field is applied to an electric field or a temperature raising device, preferably heating and disturbing network (90) installed on the side.
그러면, 상기 증발된 분산용매 및 고분자 성분은 상기 가열 및 교란망(90)의 시간에 따른 전계 변화와 발열에 의하여 추가 분해되고, 상기 히팅 플레이트(60)와 상기 베이킹 상부리드(20) 사이의 온도차에 의한 상기 분산용매 및 고분자 성분의 흡착특성이 저하된다.Then, the evaporated dispersion solvent and the polymer component are further decomposed by the electric field change and the heat generation over time of the heating and disturbing network 90, and the temperature difference between the heating plate 60 and the baking upper lead 20. The adsorption characteristics of the dispersion solvent and the polymer component are reduced.
또한, 상기 베이킹 상부리드(20)에 설치된 상향식의 상부 배기관(10: UPPER EXHAUST LINE) 이외에 베이킹 하부리드(70)에 하향식의 하부 배기관(100: UNDER EXHAUST LINE)이 설치되어 있고, 증발된 분산용매 및 고분자 성분의 유체거동이 활성화되므로 배기효율성이 커지게 된다.In addition, a top down exhaust pipe 100 (Under EXHAUST LINE) 100 is installed on the baking bottom lid 70 in addition to the top bottom exhaust pipe 10 (upper exhaust line 10) installed in the top baking top lid 20, and the evaporated dispersion solvent. And since the fluid behavior of the polymer component is activated, the exhaust efficiency is increased.
상기와 같은 이유로 하여 챔버(110)내 오염물질의 흡착이 최소화된다.For this reason, the adsorption of contaminants in the chamber 110 is minimized.
한편, 상기의 방법에 의하여도 어느 정도의 오염물질의 흡착은 불가피하며, 상기 챔버(110)의 사용횟수가 거듭됨에 따라 오염물질이 퇴적된다. 따라서, 상기 흡착 및 퇴적된 오염물질을 제거하기 위하여 상기 챔버(110)내에 기체, 바람직하게는 산소(02) 가스를 주입한다.On the other hand, even by the above method, the adsorption of the pollutant to some extent is inevitable, and the contaminants are deposited as the number of times of use of the chamber 110 is repeated. Thus, a gas, preferably oxygen (0 2 ) gas, is injected into the chamber 110 to remove the adsorbed and deposited contaminants.
이어서, 상기 베이킹 상부리드(20) 내면에 설치된 플라즈마 점화전극(80: PLASMA IGNITION ELECTRODE)에 고전압을 인가하여 상기 챔버(110)내에 플라즈마를 발생시킨다.Subsequently, a plasma is generated in the chamber 110 by applying a high voltage to the plasma ignition electrode 80 disposed on the inner surface of the baking upper lead 20.
상기와 같은 플라즈마를 수회 발생시켜 상기 챔버(110)내에 흡착 및 퇴적된 오염물질을 분해시켜 상기 상부 및 하부 배기관(10)(100)을 통해 외부로 배기시켜 오염물질을 제거한다.The plasma is generated several times to decompose the contaminants adsorbed and deposited in the chamber 110 and exhausted to the outside through the upper and lower exhaust pipes 10 and 100 to remove the contaminants.
한편, 오염물질을 제거하기 위하여 상기와 같은 플라즈마를 사용하는 방법을대신하여 기상 또는 액상 성분을 분사하여 오염물질을 제거할 수 있다.On the other hand, instead of using the plasma as described above to remove the contaminants can be removed by spraying gaseous or liquid components.
이후, 예정된 후속 공정을 진행하여 반도체 소자를 완성한다.Thereafter, a predetermined subsequent process is performed to complete the semiconductor device.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.Various embodiments can be easily implemented as well as self-explanatory to those skilled in the art without departing from the principles and spirit of the present invention. Accordingly, the claims appended hereto are not limited to those already described above, and the following claims are intended to cover all of the novel and patented matters inherent in the invention, and are also common in the art to which the invention pertains. Includes all features that are processed evenly by the knowledgeable.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조장비에 있어서는 다음과 같은 효과가 있다.As described above, the semiconductor device manufacturing equipment according to the present invention has the following effects.
본 발명에 있어서는 베이킹 공정진행시 발생되는 베이킹 장비내 오염물질 흡착의 최소화와 흡착된 오염물질의 제거로 고집적 미세회로 패턴상에 오염물질의 부착을 방지하고, 후속 공정 장비의 오염 최소화 및 세정 등의 공정능력이 향상되는 효과가 있다.In the present invention, by minimizing the adsorption of contaminants in the baking equipment generated by the baking process and removing the adsorbed contaminants, it is possible to prevent the adhesion of contaminants on the highly integrated microcircuit patterns, and to minimize the contamination of the subsequent process equipment, and The process capability is improved.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0058147A KR100431293B1 (en) | 2001-09-20 | 2001-09-20 | Apparatus for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0058147A KR100431293B1 (en) | 2001-09-20 | 2001-09-20 | Apparatus for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030025321A KR20030025321A (en) | 2003-03-29 |
KR100431293B1 true KR100431293B1 (en) | 2004-05-12 |
Family
ID=27724831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0058147A KR100431293B1 (en) | 2001-09-20 | 2001-09-20 | Apparatus for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100431293B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9761474B2 (en) | 2013-12-19 | 2017-09-12 | Micron Technology, Inc. | Methods for processing semiconductor devices |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150034699A1 (en) * | 2013-08-01 | 2015-02-05 | Semigear Inc | Reflow treating unit & substrate treating apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684781A (en) * | 1992-09-03 | 1994-03-25 | Fujitsu Ltd | Semiconductor manufacturing device |
KR0181908B1 (en) * | 1996-06-13 | 1999-04-15 | 김광호 | Baking apparatus for semiconductor device |
KR19990081516A (en) * | 1998-04-30 | 1999-11-15 | 윤종용 | Bake Equipment for Semiconductor Device Manufacturing |
KR20000025273A (en) * | 1998-10-09 | 2000-05-06 | 윤종용 | Baking device for semiconductor wafer |
-
2001
- 2001-09-20 KR KR10-2001-0058147A patent/KR100431293B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684781A (en) * | 1992-09-03 | 1994-03-25 | Fujitsu Ltd | Semiconductor manufacturing device |
KR0181908B1 (en) * | 1996-06-13 | 1999-04-15 | 김광호 | Baking apparatus for semiconductor device |
KR19990081516A (en) * | 1998-04-30 | 1999-11-15 | 윤종용 | Bake Equipment for Semiconductor Device Manufacturing |
KR20000025273A (en) * | 1998-10-09 | 2000-05-06 | 윤종용 | Baking device for semiconductor wafer |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9761474B2 (en) | 2013-12-19 | 2017-09-12 | Micron Technology, Inc. | Methods for processing semiconductor devices |
US10615069B2 (en) | 2013-12-19 | 2020-04-07 | Micron Technology, Inc. | Semiconductor structures comprising polymeric materials |
Also Published As
Publication number | Publication date |
---|---|
KR20030025321A (en) | 2003-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7141492B2 (en) | Method for forming thin-film, apparatus for forming thin-film, method for manufacturing semiconductor device, electro-optical unit, and electronic apparatus | |
JP3135189B2 (en) | Lift-off method | |
JP3521587B2 (en) | Method and apparatus for removing unnecessary substances from the periphery of substrate and coating method using the same | |
US6006763A (en) | Surface treatment method | |
KR20040094622A (en) | Coating apparatus, thin film forming method, thin film forming apparatus, and semiconductor device manufacturing method, electro-optic device and electronic instrument | |
KR950034548A (en) | Manufacturing method of semiconductor device including ashing and etching process | |
US20230314954A1 (en) | Dry backside and bevel edge clean of photoresist | |
US5688410A (en) | Method of ashing resist and apparatus therefor | |
JP4031440B2 (en) | Contaminant removal using supercritical processing | |
US6329300B1 (en) | Method for manufacturing conductive pattern layer by two-step wet etching process | |
KR100431293B1 (en) | Apparatus for manufacturing semiconductor device | |
TWI682481B (en) | Vacuum drying device, substrate processing device and vacuum drying method | |
JPH08339950A (en) | Photoresist pattern formation and photoresist treatment device | |
KR20220023856A (en) | bake unit | |
JPH03237715A (en) | Etching method | |
US4405406A (en) | Plasma etching process and apparatus | |
KR20190122501A (en) | Apparatus for Treating Mask and the Method Thereof | |
CN107919267B (en) | Semiconductor device and manufacturing method thereof | |
JP2003142475A (en) | Method for manufacturing semiconductor device | |
JPH07106300A (en) | Electrostatic chuck equipment | |
TW509977B (en) | Manufacturing method of anti-static-charge | |
US6777379B2 (en) | Cleaning solution and method of cleaning anti-reflective coating composition using the same | |
JPH0159734B2 (en) | ||
JP2004134627A (en) | Process for removing organic layer | |
KR100259096B1 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |