KR100429898B1 - Inverse-sinc filter for compensating for frequency distortion selectively in predetermined band and filtering method thereof - Google Patents
Inverse-sinc filter for compensating for frequency distortion selectively in predetermined band and filtering method thereof Download PDFInfo
- Publication number
- KR100429898B1 KR100429898B1 KR10-2001-0071391A KR20010071391A KR100429898B1 KR 100429898 B1 KR100429898 B1 KR 100429898B1 KR 20010071391 A KR20010071391 A KR 20010071391A KR 100429898 B1 KR100429898 B1 KR 100429898B1
- Authority
- KR
- South Korea
- Prior art keywords
- input signal
- inverse
- difference
- frequency
- control coefficient
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0282—Sinc or gaussian filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0227—Measures concerning the coefficients
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/025—Notch filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
Abstract
특정 대역에서의 주파수 왜곡을 선택적으로 보상하는 인버스 싱크 필터 및 그 방법이 개시된다. 본 발명에 따른 인버스 싱크 필터는 주파수 왜곡을 보상하고자 하는 입력신호를 제어 계수에 상응하여 인버스 싱크 함수의 형태로 근사화하여 근사화된 인버스 싱크 함수를 생성하는 역 싱크 함수 근사화부 및 근사화된 인버스 싱크 함수와 입력신호를 가산하여 입력신호에서 싱크 형태의 주파수 왜곡을 보상하는 가산기를 포함하는 것을 특징으로 하고, 실제 사용되는 주파수 대역에서의 주파수 왜곡을 선택적으로 보상함으로써, 사용하지 않는 주파수 대역의 주파수 왜곡 보상을 위한 하드웨어를 줄여 칩의 면적을 줄일 수 있다.An inverse sync filter and method are disclosed that selectively compensate for frequency distortion in a particular band. The inverse sync filter according to the present invention includes an inverse sync function approximation unit and an approximate inverse sync function for generating an approximate inverse sync function by approximating an input signal to compensate for frequency distortion in the form of an inverse sync function corresponding to a control coefficient. And an adder for compensating for the frequency distortion in the form of a sink in the input signal by adding the input signal, and selectively compensating for the frequency distortion in the frequency band actually used to compensate for the frequency distortion in the unused frequency band. By reducing the hardware required, the chip area can be reduced.
Description
본 발명은 인버스 싱크 필터에 관한 것으로, 특히, 적용되는 시스템의 특성에 따라 특정 대역에서의 주파수 왜곡을 선택적으로 보상하는 인버스 싱크 필터에 관한 것이다.The present invention relates to an inverse sync filter, and more particularly, to an inverse sync filter that selectively compensates for frequency distortion in a particular band depending on the characteristics of the system to which it is applied.
일반적으로 인버스 싱크 필터(Inverse-Sinc Filter)는 디지털 신호를 아날로그 신호로 변환하는 D/A(Digital to Analog) 변환기에서의 샘플 앤 홀드(Sample and Hold) 기능 때문에 발생하는 주파수 영역에서의 왜곡을 보상하기 위해 이용된다.Inverse-Sinc Filters typically compensate for distortion in the frequency domain caused by the Sample and Hold function in Digital to Analog (D / A) converters that convert digital signals to analog signals. To be used.
도 1a 및 도 1b는 일반적인 D/A 변환기의 주파수 응답과 이를 보상하기 위한 인버스 싱크 필터의 주파수 응답을 나타내는 도면으로서, 도 1a는 D/A 변환기의 주파수 응답을, 도 1b는 인버스 싱크 필터의 주파수 응답을 각각 나타낸다.1A and 1B are diagrams illustrating a frequency response of a general D / A converter and a frequency response of an inverse sync filter for compensating the same. FIG. 1A is a frequency response of a D / A converter and FIG. 1B is a frequency of an inverse sync filter. Represent each response.
도 1a 및 도 1b를 참조하여, D/A 변환기는 싱크 함수와 같은 주파수 응답 특성을 가짐을 보이며, 인버스 싱크 필터는 역 싱크 함수 특성을 가져 D/A 변환기의 싱크 함수 왜곡을 보상하게 된다.1A and 1B, the D / A converter has the same frequency response characteristic as the sink function, and the inverse sink filter has an inverse sink function characteristic to compensate for the sink function distortion of the D / A converter.
한편, 종래의 인버스 싱크 필터는 D/A 변환기가 적용되는 용도의 구분이 없이 주파수 전체 대역에서의 왜곡을 보상한다. 예컨대, 홈 피엔에이(HomePNA: Home Phoneline Network Alliance) 시스템이 이용하는 주파수 대역은 4MHz~10MHz까지의구간이다. 그러나, 종래의 인버스 싱크 필터는 0~10MHz까지의 주파수 영역에서 발생되는 전체 왜곡을 보상하도록 설계된다. 즉, 0~4MHz 구간의 왜곡 보상을 위한 하드웨어가 추가되어 인버스 싱크 필터의 구성이 복잡해진다.On the other hand, the conventional inverse sync filter compensates for the distortion in the entire frequency band without distinguishing the application to which the D / A converter is applied. For example, the frequency band used by the Home Phoneline Network Alliance (HomePNA) system ranges from 4 MHz to 10 MHz. However, the conventional inverse sync filter is designed to compensate for the overall distortion generated in the frequency range from 0 to 10 MHz. In other words, the hardware for the distortion compensation in the 0 ~ 4MHz section is added to complicate the configuration of the inverse sync filter.
도 2는 종래의 인버스 싱크 필터를 개략적으로 나타내는 블록도로서, 지연기들(100a~100d), 곱셈기들(110a~110e) 및 가산기(120)를 포함하여 구성된다. 참고로, 도 2에 도시된 인버스 싱크 필터는 선형 위상을 가지는 유한 임펄스 필터(FIR:Finite Impulse Response Filter)의 구성을 갖는다.2 is a block diagram schematically illustrating a conventional inverse sync filter, and includes delayers 100a to 100d, multipliers 110a to 110e, and an adder 120. Referring to FIG. For reference, the inverse sync filter illustrated in FIG. 2 has a configuration of a finite impulse response filter (FIR) having a linear phase.
도 2를 참조하여, 종래의 인버스 싱크 필터는 도시된 바와 같이, 하나의 곱셈기, 덧셈기 및 지연소자를 포함하여 하나의 기본구조 탭(tap)을 이루며, 이 기본 구조인 탭이 직렬 연결된 구조로 이루어진다. 각각의 곱셈기에 곱하는 계수들 h(0), h(1), h(2), ..., h(n-1), h(n)은 구하고자 하는 응답에 가장 근사적인 응답특성을 가질 수 있도록 계산된 값이다.Referring to FIG. 2, a conventional inverse sync filter includes a multiplier, an adder, and a delay element to form one basic tap, and the basic tap is connected in series. . The coefficients h (0), h (1), h (2), ..., h (n-1), and h (n), which are multiplied by each multiplier, have the most close response to the desired response. It is a calculated value.
도 2에 도시된 바와 같은 구조를 가진 종래의 인버스 싱크 필터는 0Hz의 주파수에서부터 0.41fs(여기서, fs는 샘플링 주파수) 또는 0.45fs까지의 주파수까지 보상하는 것으로, 0.41fs까지의 주파수는 7탭으로 구성되며, 0.45fs까지의 주파수는 11탭으로 구성된다. 한편, 홈 PNA 시스템은 4MHz~10MHz(여기서, 샘플링 주파수가 32MHz인 경우 0.125fs~0.3125fs)를 사용하며, 0~4MHz 사이의 주파수 대역은 사용하지 않는다. 그러나, 종래에는 이처럼 사용하지 않는 0~4MHz 대역에까지 주파수 왜곡을 보상하므로 인해 필터의 탭의 길이가 길어지게 되며, 이는 곧 불필요한 하드웨어의 증가를 야기 시킨다.A conventional inverse sync filter having a structure as shown in FIG. 2 compensates from a frequency of 0 Hz to a frequency of 0.41 fs (where fs is a sampling frequency) or 0.45 fs, and a frequency of 0.41 fs is 7 taps. The frequency up to 0.45fs consists of 11 taps. On the other hand, home PNA systems use 4MHz to 10MHz (where 0.125fs to 0.3125fs when the sampling frequency is 32MHz) and do not use a frequency band between 0 and 4MHz. However, since the frequency distortion is compensated to the 0 ~ 4MHz band that is not used conventionally, the length of the tap of the filter becomes long, which causes unnecessary hardware increase.
도 3은 도 2에 도시된 인버스 싱크 필터의 주파수 왜곡에 대한 보상대역을 보여주는 그래프이다.FIG. 3 is a graph showing a compensation band for frequency distortion of the inverse sync filter shown in FIG. 2.
도 3을 참조하면, 도 2에 도시된 인버스 싱크 필터는 0Hz~10MHz까지의 주파수 왜곡을 보상한다. 그러나, 실제로 사용되는 주파수 대역이 4MHz~10MHz인 경우 0Hz~4MHz까지의 주파수 왜곡 보상을 위한 탭이 추가되며, 결국 불필요한 하드웨어가 증가된다.Referring to FIG. 3, the inverse sync filter shown in FIG. 2 compensates for frequency distortion from 0 Hz to 10 MHz. However, when the frequency band actually used is 4 MHz to 10 MHz, taps for frequency distortion compensation from 0 Hz to 4 MHz are added, and unnecessary hardware is increased.
본 발명이 이루고자 하는 제1기술적 과제는 특정 주파수 대역에서 디지털/아날로그 변환에 의한 주파수 왜곡을 보상하는 인버스 싱크 필터를 제공하는 데 있다.SUMMARY OF THE INVENTION The first technical problem to be solved by the present invention is to provide an inverse sync filter for compensating for frequency distortion caused by digital / analog conversion in a specific frequency band.
본 발명이 이루고자 하는 제2기술적 과제는 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 방법을 제공하는 데 있다.A second technical problem to be achieved by the present invention is to provide a method for compensating for frequency distortion by digital / analog modulation in a specific frequency band.
본 발명이 이루고자 하는 제3기술적 과제는 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 방법을 컴퓨터에서 실행 가능한 프로그램 코드로 기록한 기록 매체를 제공하는 데 있다.A third technical problem to be achieved by the present invention is to provide a recording medium in which a computer executable program code records a method for compensating for frequency distortion caused by digital / analog modulation in a specific frequency band.
본 발명이 이루고자 하는 제4기술적 과제는 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 인버스 싱크 필터를 이용한 디지털 변조 장치를 제공하는 데 있다.The fourth technical problem to be achieved by the present invention is to provide a digital modulation device using an inverse sync filter to compensate for the frequency distortion by digital / analog modulation in a specific frequency band.
도 1a 및 도 1b는 일반적인 D/A 변환기의 주파수 응답과 이를 보상하기 위한 인버스 싱크 필터의 주파수 응답을 나타내는 도면이다.1A and 1B are diagrams illustrating a frequency response of a general D / A converter and an inverse sync filter's frequency response to compensate for the same.
도 2는 종래의 인버스 싱크 필터를 개략적으로 나타내는 블록도이다.2 is a block diagram schematically illustrating a conventional inverse sink filter.
도 3은 도 2에 도시된 인버스 싱크 필터의 주파수 왜곡에 대한 보상대역을 보여주는 그래프이다.FIG. 3 is a graph showing a compensation band for frequency distortion of the inverse sync filter shown in FIG. 2.
도 4는 본 발명에 따른 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 인버스 싱크 필터를 개략적으로 나타내는 블록도이다.4 is a block diagram schematically illustrating an inverse sync filter for compensating for frequency distortion due to digital / analog modulation in a specific frequency band according to the present invention.
도 5는 도 4에 도시된 차분기(204)의 주파수 응답을 나타내는 도면이다.FIG. 5 is a diagram illustrating a frequency response of the difference unit 204 shown in FIG. 4.
도 6은 도 5에서 여러 가지 제어 계수(a)에 대한 곱셈기(206)의 주파수 응답 특성들을 나타내는 도면이다.FIG. 6 is a diagram illustrating frequency response characteristics of the multiplier 206 for various control coefficients (a) in FIG. 5.
도 7은 도 4에 도시된 인버스 싱크 필터를 이용한 홈 PNA 디지털 변조 시스템의 일실시예를 개략적으로 나타내는 블록도이다.FIG. 7 is a block diagram schematically illustrating an embodiment of a home PNA digital modulation system using the inverse sync filter shown in FIG. 4.
도 8a 및 도 8b는 도 6의 인버스 싱크 필터(24)의 제어 계수(a)를 여러 가지로 설정하고, 설정된 각 제어 계수(a)별로 도 7에 도시된 디지털 변환 시스템의 주파수 응답 특성을 나타내는 도면이다.8A and 8B show various control coefficients (a) of the inverse sync filter 24 of FIG. 6 and show frequency response characteristics of the digital conversion system shown in FIG. 7 for each set control coefficient (a). Drawing.
상기 제1과제를 이루기 위해, 주파수 왜곡을 보상하고자 하는 입력신호를 제어 계수에 상응하여 인버스 싱크 함수의 형태로 근사화하여 근사화된 인버스 싱크 함수를 생성하는 역 싱크 함수 근사화부 및 근사화된 인버스 싱크 함수와 입력신호를 가산하여 입력신호에서 싱크 형태의 주파수 왜곡을 보상하는 가산기를 포함하는 것이 바람직하다.In order to achieve the first task, an inverse sync function approximation unit and an approximate inverse sync function for generating an approximate inverse sync function by approximating an input signal to compensate for frequency distortion in the form of an inverse sync function corresponding to a control coefficient; It is preferable to include an adder for adding the input signal to compensate for the frequency distortion in the form of a sink in the input signal.
상기 제2과제를 이루기 위해, (a)주파수 왜곡을 보상하고자 하는 입력신호를 제어 계수에 상응하여 인버스 싱크 함수의 형태로 근사화하여 근사화된 인버스 싱크 함수를 생성하는 단계 및 (b)근사화된 인버스 싱크 함수와 입력신호를 가산하여 입력신호에서 싱크 형태의 주파수 왜곡을 보상하는 단계를 포함하는 것이 바람직하다.In order to achieve the second task, (a) approximating an input signal to compensate for frequency distortion in the form of an inverse sync function corresponding to a control coefficient to generate an approximate inverse sync function; and (b) approximating an inverse sync function. Comprising a step of adding the function and the input signal to compensate for the frequency distortion of the synch type in the input signal.
상기 제4과제를 이루기 위해, 특정 주파수 대역을 사용하는 홈 PNA 시스템에서 이용되는 본 발명에 따른 디지털 변조 장치는 입력신호를 성상 부호화하는 성상 부호화기, 성상 부호화기에서 부호화된 데이터를 저역 통과 필터링하는 성형 필터, 성형 필터에서 필터링된 데이터를 소정의 반송파를 중심으로 하는 대역으로 천이시키는 주파수 천이기, 제어 계수에 응답하여, 주파수 천이기에서 주파수 천이된 데이터가 특정 주파수 대역에서의 싱크 형태의 주파수 왜곡을 선택적으로 보상하기 위한 인버스 싱크 필터 및 인버스 싱크 필터로부터 왜곡 보상된 데이터를 아날로그 신호로 변환하는 디지털/아날로그 변환기를 포함하는 것이 바람직하다.In order to achieve the fourth task, the digital modulation apparatus according to the present invention used in a home PNA system using a specific frequency band includes a constellation encoder for constellation encoding an input signal and a shaping filter for low pass filtering the data encoded by the constellation encoder. A frequency shifter for shifting the data filtered by the shaping filter to a band centered on a predetermined carrier, and in response to a control coefficient, the frequency shifted data in the frequency shifter selectively selects a sink-shaped frequency distortion in a specific frequency band. It is preferable to include a digital to analog converter for converting the data compensated from the inverse sync filter and the distortion-compensated data from the inverse sync filter to an analog signal.
이제, 본 발명에 따른 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 인버스 싱크 필터 및 그 방법에 대해 첨부한 도면들을 참조하여 다음과 같이 상세히 설명한다.Now, an inverse sync filter and a method for compensating for frequency distortion due to digital / analog modulation in a specific frequency band according to the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 따른 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 인버스 싱크 필터를 개략적으로 나타내는 블록도로서, 역 싱크 함수 근사화부(200) 및 가산기(210)를 포함하여 구성된다.4 is a block diagram schematically illustrating an inverse sync filter for compensating for frequency distortion due to digital / analog modulation in a specific frequency band according to the present invention, and includes an inverse sink function approximation unit 200 and an adder 210. do.
도 4를 참조하여, 역 싱크 함수 근사화부(200)는 주파수 왜곡을 보상하고자 하는 입력신호(IN)를 제어 계수(a)에 상응하여 인버스 싱크 함수의 형태로 근사화하여 근사화된 인버스 싱크 함수를 생성한다. 구체적으로, 역 싱크 함수 근사화부(200)는 지연기(202), 차분기(204) 및 곱셈기(206)를 포함하여 구성된다.Referring to FIG. 4, the inverse sync function approximator 200 generates an approximate inverse sync function by approximating an input signal IN to compensate for frequency distortion in the form of an inverse sync function corresponding to the control coefficient a. do. In detail, the inverse sink function approximation unit 200 includes a delay unit 202, a difference unit 204, and a multiplier 206.
지연기(202)는 입력신호(IN)를 하나의 샘플링 시간(1/fs)만큼 지연시켜 지연된 입력신호를 발생한다.The delay unit 202 delays the input signal IN by one sampling time 1 / fs to generate a delayed input signal.
차분기(204)는 지연기(202)로부터 출력되는 지연된 입력신호와 입력신호(IN)간의 차를 구하고, 이를 차신호로서 출력한다.The difference unit 204 obtains the difference between the delayed input signal output from the delay unit 202 and the input signal IN and outputs it as a difference signal.
곱셈기(206)는 차분기(204)에서 출력되는 차신호와 제어 계수(a)를 곱하고, 곱한 결과를 근사화된 역 싱크 함수로서 출력한다.The multiplier 206 multiplies the difference signal output from the difference unit 204 and the control coefficient a, and outputs the result of the multiplication as an approximated inverse sink function.
계속해서, 가산기(212)는 근사화된 인버스 싱크 함수와 입력신호(IN)를 가산하여 입력신호에서 싱크 형태의 주파수 왜곡이 보상된 신호를 출력단자 OUT으로 출력한다.Subsequently, the adder 212 adds an approximate inverse sync function and an input signal IN to output a signal whose frequency distortion of the sink type is compensated from the input signal to the output terminal OUT.
한편, 도 4의 역 싱크 함수 근사화부(200)의 곱셈기(206)는 제어 계수(a)의 형태에 따라 여러 가지로 구현될 수 있다. 예컨대, 제어 계수(a)가 2의 n(여기서, n은 정수)승수 배라면 곱셈기(206)는 쉬프터(shifter)로 구현될 수 있다. 예를 들어, 01101(십진표기로 13)에 2를 곱한다는 것은 01101을 우측으로 한 비트 쉬프트시키는 것과 같다. 또한, 제어 계수(k)가 CSD(Canonical Signed Digit)의 형태로 표현된다면, 곱셈기(206)는 덧셈기로 구현될 수도 있다.Meanwhile, the multiplier 206 of the inverse sync function approximation unit 200 of FIG. 4 may be implemented in various ways according to the shape of the control coefficient a. For example, multiplier 206 may be implemented as a shifter if control coefficient a is a multiplier of n, where n is an integer multiple of two. For example, multiplying 01101 (13 in decimal notation) is equivalent to shifting 01101 one bit to the right. In addition, if the control coefficient k is expressed in the form of Canonical Signed Digit (CSD), the multiplier 206 may be implemented as an adder.
도 5는 도 4에 도시된 차분기(204)의 주파수 응답을 나타내는 도면이다.FIG. 5 is a diagram illustrating a frequency response of the difference unit 204 shown in FIG. 4.
도 4 및 도 5를 참조하여, 먼저 차분기(204)의 출력을 주파수 영역에서 보았을 경우 그 응답 특성 Hd(f)는 다음 수학식 1과 같으며, 이를 그래프로 나타내면 도 5와 같다.4 and 5, when the output of the differencer 204 is first seen in the frequency domain, its response characteristic Hd (f) is represented by Equation 1 below, and is represented as a graph in FIG. 5.
도 5를 참조하면, 1/2 샘플링 주파수의 값까지는 주파수에 따라 증가하는 일종의 고대역 통과 필터(High Pass Filter)처럼 동작함을 보인다. 이를 인버스 싱크 함수와 근사적인 값을 가지도록 하기 위해서는 곱셈기(206)에서 차분기(204)의 출력인 차신호에 소정의 제어 계수(a)를 곱해주어야 한다.Referring to FIG. 5, it is shown that the value of 1/2 sampling frequency acts as a kind of high pass filter that increases with frequency. In order to have an approximate value with the inverse sync function, the multiplier 206 multiplies the difference signal, which is the output of the difference 204, by a predetermined control coefficient a.
도 6은 도 5에서 여러 가지 제어 계수(a)에 대한 곱셈기(206)의 주파수 응답 특성들을 나타내는 도면이다. 설명의 편의를 위해 샘플링 주파수 fs는 32MHz인 것으로하며, 따라서, 1/2 fs는 16MHz이다.FIG. 6 is a diagram illustrating frequency response characteristics of the multiplier 206 for various control coefficients (a) in FIG. 5. For convenience of explanation, the sampling frequency fs is assumed to be 32 MHz, and therefore, 1/2 fs is 16 MHz.
도 6을 참조하면, 제어 계수(a)의 값을 0.1~0.5까지 변화시킨 경우를 이상적인 인버스 싱크(Ideal invers-sinc) 함수와 비교한 결과를 보인다. 이처럼, 제어 계수(a)의 값을 변화시켜, 곱셈기(206)의 주파수 응답 특성이 이상적인 인버스 싱크 함수와 가장 근접한 그래프 형태를 갖는 제어 계수(a)를 선택한다. 제어 계수(a)의 값이 큰 값 예컨대 k=0.5인 경우 구하고자 하는 이상적인 인버스 싱크함수와 큰 오차를 보인다. 반면, 제어 계수(k)의 값이 작은 값 예컨대 k=0.1인 경우 이상적인 인버스 싱크 함수와 근사화되는 주파수 대역이 작아진다. 예를 들어, 홈 PNA의 경우 4MHz~10MHz의 주파수 대역을 이용하며, 도 6을 참조하여, 4MHz~10MHz사이에서 이상적인 인버스 싱크 함수와 가장 근접한 그래프는 제어 계수(a)가 0.125인 경우이다. 따라서, 인버스 싱크 필터를 홈 PNA에 적용할 경우, 도 4에 도시된 인버스 싱크 필터의 제어 계수(a)를 0.125로 결정할 수 있다.Referring to FIG. 6, a case where the value of the control coefficient a is changed from 0.1 to 0.5 is compared with an ideal inverse sink function. In this way, the value of the control coefficient a is changed to select the control coefficient a having a graph form in which the frequency response characteristic of the multiplier 206 is closest to the ideal inverse sync function. If the value of the control coefficient (a) is large, for example k = 0.5, the ideal inverse sink function to be obtained shows a large error. On the other hand, when the value of the control coefficient k is small, for example k = 0.1, the frequency band approximated to the ideal inverse sync function becomes small. For example, in the case of a home PNA, a frequency band of 4 MHz to 10 MHz is used. Referring to FIG. 6, a graph closest to an ideal inverse sync function between 4 MHz and 10 MHz is a case where the control coefficient a is 0.125. Therefore, when the inverse sync filter is applied to the home PNA, the control coefficient a of the inverse sync filter shown in FIG. 4 may be determined as 0.125.
도 7은 도 4에 도시된 인버스 싱크 필터를 이용한 홈 PNA 디지털 변조 시스템의 일실시예를 개략적으로 나타내는 블록도로서, 성상(constellation) 부호기(10), 제1 및 제2성형(pulse shaping) 필터(12,14), 주파수 천이기(16,18), 가산기(20), 노치(notch) 필터(22), 인버스 싱크 필터(24) 및 D/A 변환기(26)를 포함하여 구성된다.FIG. 7 is a block diagram schematically illustrating an embodiment of a home PNA digital modulation system using the inverse sync filter illustrated in FIG. 4, wherein a constellation encoder 10, first and second shaping filters are shown. 12, 14, frequency shifters 16, 18, adder 20, notch filter 22, inverse sink filter 24 and D / A converter 26.
도 7을 참조하여, 성상 부호기(10)는 입력 데이터(INPUT DATA)를 성상 부호화하고, 성상 부호화된 데이터는 데이터의 대역폭만큼의 통과대역을 가지는 성형필터들(12,14)을 각각 통과된다.Referring to FIG. 7, the constellation encoder 10 constellation-codes the input data INPUT DATA, and the constellation coded data passes through the shaping filters 12 and 14 having passbands corresponding to the bandwidth of the data, respectively.
주파수 천이기(16,18)는 제1 및 제2성형필터(12,14)를 통과한 데이터에 소정의 반송파 cos(ωnt) 및 sin(ωnt)를 곱하여 통과대역을 반송파를 중심으로 하는 대역으로 천이시킨다. 이처럼 반송파를 중심으로 하는 대역으로 대역천이된 신호들은 가산기(20)에서 가산되어 노치 필터(22)로 입력된다.The frequency shifters 16 and 18 multiply the data passing through the first and second shaping filters 12 and 14 by a predetermined carrier cos (ωnt) and sin (ωnt) to convert the passband into a band centered on the carrier. Transition As such, the signals that are band-shifted into the band centered on the carrier are added by the adder 20 and input to the notch filter 22.
노치 필터(22)는 7~7.3MHz의 대역을 가지며, 가산기(20)에서 출력되는 신호가 햄(HAM:아마추어무선국) 신호의 간섭을 피하기 위한 필터링을 수행한다.The notch filter 22 has a band of 7 to 7.3 MHz, and the signal output from the adder 20 performs filtering to avoid interference of a ham (AMAM) signal.
인버스 싱크 필터(24)는 노치 필터(22)를 통과한 데이터에서 후단의 D/A 변환기에 의해 발생되는 싱크 함수 형태의 주파수 왜곡을 보상하기 위해, 특정 주파수 대역에서 역 싱크 함수의 주파수 응답특성을 갖도록 필터링한다. 즉, 홈 PNA 디지털 변조 시스템의 경우, 사용하는 주파수 대역은 4MHz~10MHz이며, 인버스 싱크 필터(24)는 4MHz~10MHz에서 발생되는 싱크 형태의 주파수 왜곡을 보상하기 위한 역 싱크 함수의 주파수 응답특성을 갖는다. 바람직하게는, 인버스 싱크 필터(24)는 도 4에 도시된 바와 같이 구성될 수 있다.The inverse sync filter 24 adjusts the frequency response characteristic of the inverse sync function in a specific frequency band to compensate for the frequency distortion in the form of a sink function generated by the D / A converters in the data passing through the notch filter 22. Filter to have That is, in the case of a home PNA digital modulation system, the frequency band used is 4 MHz to 10 MHz, and the inverse sync filter 24 adjusts the frequency response characteristic of the inverse sync function to compensate for the frequency distortion of the sink type generated at 4 MHz to 10 MHz. Have Preferably, the inverse sink filter 24 may be configured as shown in FIG.
D/A 변환기(26)는 인버스 싱크 필터(24)에서 출력된 신호를 디지털/아날로그 변환하고, 변환된 신호를 출력 데이터(OUTPUT DATA)로서 출력한다. 도 1(a)를 참조하여 설명된 바와 같이, D/A 변환으로 인한 주파수 응답이 전체 주파수 구간에서 일정한 크기의 응답을 가지는 것이 아나라 싱크(sinc)함수 즉,의 응답 특성을 갖는다. 이러한 입력신호 주파수에 대한 왜곡을 보상하기 위해 D/A 변환을 하기 전에 입력신호에 인버스 싱크 함수 즉,의 주파수 응답특성을 갖는 인버스 싱크 필터(24)를 통과시킴으로써 D/A 변환기(26)로 인한 주파수 왜곡을 보상할 수 있게 된다.The D / A converter 26 digitally / analog converts the signal output from the inverse sync filter 24, and outputs the converted signal as output data OUTPUT DATA. As described with reference to FIG. 1 (a), the frequency response due to D / A conversion does not have a constant magnitude response in the entire frequency range. Has a response characteristic. In order to compensate for the distortion of the input signal frequency, an inverse sync function, i.e., By passing through the inverse sync filter 24 having the frequency response characteristic of the it is possible to compensate for the frequency distortion caused by the D / A converter (26).
도 8a 및 도 8b는 도 6의 인버스 싱크 필터(24)의 제어 계수(a)를 여러 가지로 설정하고, 설정된 각 제어 계수(a)별로 도 7에 도시된 디지털 변환 시스템의 주파수 응답 특성을 나타내는 도면으로, 도 8a에는 이상적(ideal)인 경우 E0(f), 제어 계수(k)가 각각 0.125인 경우 E1(f), 0.1232인 경우 E2(f), 0.13636인 경우E3(f) 및 인버스 싱크 필터로 보상하지 않는 경우 E4(f)에 대해, 도 7에 도시된 디지털 변환 장치의 주파수 응답 특성을 나타낸다. 그리고, 도 8b는 각각의 경우에 대해 최대 보상 손실을 나타낸다.8A and 8B show various control coefficients (a) of the inverse sync filter 24 of FIG. 6 and show frequency response characteristics of the digital conversion system shown in FIG. 7 for each set control coefficient (a). 8A shows E0 (f) for ideal, E1 (f) for 0.125, E2 (f) for 0.1232, E3 (f) for 0.13636 and inverse sink, respectively. When not compensated by the filter, the frequency response characteristic of the digital conversion device shown in FIG. 7 is shown for E4 (f). 8b shows the maximum compensation loss for each case.
도 8a 및 도 8b를 참조하여, 인버스 싱크 필터(24)에서 계수 설정을 0.125~0.13636 사이의 값으로 설정하였을 때, 도 7에 도시된 디지털 변환 시스템의 4MHz~10MHz 주파수 대역에서 주파수 왜곡에 의한 손실이 최대 0.2dB 미만임을 보인다. 즉, 홈 PNA의 디지털 변환 장치에 적용되는 본 발명에 따른 인버스 싱크 필터는 종래에 0Hz에서부터의 주파수 왜곡을 보상하는 것이 아니라 실제 사용되는 주파수 구간인 4MHz~10MHz 사이의 주파수 왜곡을 보상한다. 결국, 지연기, 차분기, 곱셈기 및 덧셈기를 포함하여 이루어지는 비교적 간단한 구성을 갖는 인버스 싱크 필터를 이용하여 원하는 주파수 대역의 왜곡을 선택적으로 보상할 수 있게 된다.8A and 8B, when the coefficient setting in the inverse sync filter 24 is set to a value between 0.125 and 0.13636, loss due to frequency distortion in the 4MHz to 10MHz frequency band of the digital conversion system shown in FIG. It is shown that this is less than 0.2dB maximum. That is, the inverse sync filter according to the present invention applied to the digital conversion device of the home PNA does not compensate for the frequency distortion from 0 Hz, but compensates for the frequency distortion between 4 MHz and 10 MHz, which is a frequency range actually used. As a result, a distortion of a desired frequency band can be selectively compensated using an inverse sync filter having a relatively simple configuration including a delay, a difference, a multiplier, and an adder.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플라피디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터네을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.The invention can also be embodied as computer readable code on a computer readable recording medium. The computer-readable recording medium includes all kinds of recording devices in which data that can be read by a computer system is stored. Examples of computer-readable recording media include ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical data storage, and the like, and may also be implemented in the form of a carrier wave (for example, transmission over the Internet). Include. The computer readable recording medium can also be distributed over network coupled computer systems so that the computer readable code is stored and executed in a distributed fashion.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The best embodiments have been disclosed in the drawings and specification above. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not used to limit the scope of the present invention as defined in the meaning or claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상술한 바와 같이, 특정 대역에서의 주파수 왜곡을 선택적으로 보상하는 본 발명의 인버스 싱크 필터 및 그 방법에 따르면 실제 사용되는 주파수 대역에서의 주파수 왜곡을 선택적으로 보상함으로써, 사용하지 않는 주파수 대역의 주파수 왜곡 보상을 위한 하드웨어를 줄여 칩의 면적을 줄일 수 있다.As described above, according to the inverse sync filter and the method of the present invention which selectively compensate for the frequency distortion in a specific band, by selectively compensating for the frequency distortion in the frequency band actually used, the frequency distortion of the unused frequency band The area of the chip can be reduced by reducing the hardware for compensation.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0071391A KR100429898B1 (en) | 2001-11-16 | 2001-11-16 | Inverse-sinc filter for compensating for frequency distortion selectively in predetermined band and filtering method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0071391A KR100429898B1 (en) | 2001-11-16 | 2001-11-16 | Inverse-sinc filter for compensating for frequency distortion selectively in predetermined band and filtering method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030040807A KR20030040807A (en) | 2003-05-23 |
| KR100429898B1 true KR100429898B1 (en) | 2004-05-03 |
Family
ID=29569801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0071391A KR100429898B1 (en) | 2001-11-16 | 2001-11-16 | Inverse-sinc filter for compensating for frequency distortion selectively in predetermined band and filtering method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100429898B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213943A (en) * | 1995-01-31 | 1996-08-20 | Nec Corp | Interference compensation device |
| KR19980036292A (en) * | 1996-11-18 | 1998-08-05 | 양승택 | Fading Estimation Using Sink Function |
| KR0154779B1 (en) * | 1995-10-12 | 1998-12-15 | 김광호 | Multi-stage decimation half band filter of multiplier-free structure |
| JPH1117463A (en) * | 1997-06-23 | 1999-01-22 | Yagi Antenna Co Ltd | Distortion compensation amplifier |
| US5970091A (en) * | 1995-11-30 | 1999-10-19 | Hitachi, Ltd. | Equalizer having a processing unit for selecting a coefficient out of a coefficient table |
| KR20010000700A (en) * | 2000-10-13 | 2001-01-05 | 이창재 | An Rayleigh Fading Compensation Method with Modified Sinc Interpolation |
-
2001
- 2001-11-16 KR KR10-2001-0071391A patent/KR100429898B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213943A (en) * | 1995-01-31 | 1996-08-20 | Nec Corp | Interference compensation device |
| KR0154779B1 (en) * | 1995-10-12 | 1998-12-15 | 김광호 | Multi-stage decimation half band filter of multiplier-free structure |
| US5970091A (en) * | 1995-11-30 | 1999-10-19 | Hitachi, Ltd. | Equalizer having a processing unit for selecting a coefficient out of a coefficient table |
| KR19980036292A (en) * | 1996-11-18 | 1998-08-05 | 양승택 | Fading Estimation Using Sink Function |
| JPH1117463A (en) * | 1997-06-23 | 1999-01-22 | Yagi Antenna Co Ltd | Distortion compensation amplifier |
| KR20010000700A (en) * | 2000-10-13 | 2001-01-05 | 이창재 | An Rayleigh Fading Compensation Method with Modified Sinc Interpolation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030040807A (en) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0695032B1 (en) | Digital-to-digital sample rate converter | |
| US5933452A (en) | Timing interpolator in digital demodulator | |
| KR940005380B1 (en) | Digital delay system | |
| US5199046A (en) | First and second digital rate converter synchronization device and method | |
| US5335194A (en) | Sample rate converter | |
| KR0129767B1 (en) | Sampling rate converter | |
| US6055284A (en) | Symbol timing recovery circuit in digital demodulator | |
| Candan | An efficient filtering structure for Lagrange interpolation | |
| Johansson et al. | Linear-phase FIR interpolation, decimation, and mth-band filters utilizing the Farrow structure | |
| US5440503A (en) | Digital filtering circuit operable as a three-stage moving average filter | |
| US4323864A (en) | Binary transversal filter | |
| US5606319A (en) | Method and apparatus for interpolation and noise shaping in a signal converter | |
| JPH0263208A (en) | Modulator | |
| US4617537A (en) | Method for digital quadrature amplitude modulation | |
| KR100429898B1 (en) | Inverse-sinc filter for compensating for frequency distortion selectively in predetermined band and filtering method thereof | |
| WO1996015585A1 (en) | Rf transmitter | |
| MXPA00008270A (en) | Vestigial sideband digital modulator. | |
| US5272655A (en) | Sample rate converting filter | |
| JP3760113B2 (en) | Digital up converter | |
| JPH0865107A (en) | Digital interpolation filter circuit | |
| JP2781946B2 (en) | Orthogonal frequency division multiplex signal generator | |
| US5838600A (en) | DC gain invariant filter implementation | |
| MXPA00008266A (en) | Sin(x)/x compensation circuitry. | |
| JPH1141305A (en) | Modulating device | |
| US5657353A (en) | Pulse shaping filter for received digital transmissions using phase lock loop for adjusting shift register |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100401 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |