KR100429855B1 - Trench gate horizontal mosfet and fabricating method thereof - Google Patents

Trench gate horizontal mosfet and fabricating method thereof Download PDF

Info

Publication number
KR100429855B1
KR100429855B1 KR1019970033612A KR19970033612A KR100429855B1 KR 100429855 B1 KR100429855 B1 KR 100429855B1 KR 1019970033612 A KR1019970033612 A KR 1019970033612A KR 19970033612 A KR19970033612 A KR 19970033612A KR 100429855 B1 KR100429855 B1 KR 100429855B1
Authority
KR
South Korea
Prior art keywords
layer
trench
gate
base
drain
Prior art date
Application number
KR1019970033612A
Other languages
Korean (ko)
Other versions
KR19990010737A (en
Inventor
김현철
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1019970033612A priority Critical patent/KR100429855B1/en
Publication of KR19990010737A publication Critical patent/KR19990010737A/en
Application granted granted Critical
Publication of KR100429855B1 publication Critical patent/KR100429855B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Abstract

PURPOSE: A trench gate horizontal MOSFET(metal oxide semiconductor field effect transistor) is provided to increase a gate width and on-resistance by forming a gate and a gate oxide layer by only one trench formation process, and to improve voltage tolerance by forming a gate oxide layer of a two-stage structure. CONSTITUTION: A substrate(61) is prepared. An intermediate layer(63) is formed on the substrate. A drift layer(65) made of a semiconductor material including the second conductive impurities is formed on the intermediate layer. A base(67) including the first conductive impurities is formed in a region of the drift layer. A drain(69b) including the second conductive impurities is formed in another region of the drift layer. A source(69a) is formed in the base. A trench having the depth of the drift layer is formed between the base and the drain. The first gate oxide layer(71) is formed on the sidewall and bottom of the trench. A gate(73) is formed on the bottom of the trench and on the sidewall of the trench adjacent to the source. The second gate oxide layer(75) surrounds the gate. A gap between the second gate oxide layers is filled with a planarization layer(77). The base is short-circuited from the source on the base by a source electrode(79a). The drain on the drift layer is short-circuited by a drain electrode(79b).

Description

트렌치 게이트 수평형 모스펫 및 이의 제조 방법Trench gate horizontal MOSFET and manufacturing method thereof

본 발명은 반도체 소자에 관한 것으로, 특히 트렌치 게이트 수평형 모스펫 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to trench gate horizontal MOSFETs and methods of manufacturing the same.

도 1은 종래 기술에 의한 트렌치 게이트 수평형 모스펫이다.1 is a trench gate horizontal MOSFET according to the prior art.

상기 도 1을 참조하면, 트렌치 게이트 수평형 모스펫은 기판(1), 상기 기판(1)상에 P형 불순물을 포함하는 반도체 물질 또는 산화막으로 형성된 중간층(3), 상기 중간층 (3)상에 N형 불순물을 포함하는 반도체 물질로 형성된 드리프트층(5), 상기 드리프트층(5)의 한 영역에 P형 불순물을 포함하는 베이스(7), 상기 베이스(7) 내에 N형 불순물을 포함하는 소오스(9a), 및 상기 드리프트층(5)의 다른 영역에 N형 불순물을 포함하는 드레인(9b)을 구비한다. 또한 게이트 산화막(11), 게이트(13), 소오스 전극(15a), 및 드레인 전극(15b)을 구비한다.Referring to FIG. 1, a trench gate horizontal MOSFET may include a substrate 1, an intermediate layer 3 formed of a semiconductor material or an oxide film containing P-type impurities on the substrate 1, and an N on the intermediate layer 3. A drift layer 5 formed of a semiconductor material containing a type impurity, a base 7 containing a P type impurity in one region of the drift layer 5, and a source including an N type impurity in the base 7 9a) and a drain 9b containing an N-type impurity in another region of the drift layer 5. A gate oxide film 11, a gate 13, a source electrode 15a, and a drain electrode 15b are provided.

내압 모드는 소오스(9a)와 베이스(7)의 접합에서 드레인(9b)으로 향하는 공핍 영역에 의해 이루어지므로 일정 수준의 내압을 견디기 위해서는 소오스(9a)/베이스(7)와 드레인(9b)사이의 간격을 조정해햐한다.The pressure resistance mode is formed by a depletion region from the junction of the source 9a and the base 7 to the drain 9b, so that the pressure between the source 9a / base 7 and the drain 9b can withstand a certain level of internal pressure. Adjust the interval.

예를 들면, 내압이 120V일 때 소자의 표면을 따라 형성되는 평균 자계는 1.2E5 V/㎝이고 소오스(9a)/베이스(7)와 드레인(9b)사이의 간격은 10㎛이상이어햐한다. 이는 셀 핏치를 크게하고 그 결과 온저항이 커지는 단점이 있다.For example, when the withstand voltage is 120V, the average magnetic field formed along the surface of the device is 1.2E5 V / cm, and the interval between the source 9a / base 7 and the drain 9b is 10 mu m or more. This has the disadvantage of increasing the cell pitch and consequently increasing the on-resistance.

도 2는 온저항을 줄이기 위한 종래 기술에 의한 트렌치 게이트 수평형 모스펫이다.2 is a trench gate horizontal MOSFET according to the prior art for reducing on-resistance.

상기 도 2를 참조하면, 트렌치 게이트 수평형 모스펫은 기판(31), 상기 기판(31)상에 P형 불순물을 포함하는 반도체 물질 또는 산화막으로 형성된 중간층(33), 상기 중간층 (33)상에 N형 불순물을 포함하는 반도체 물질로 형성된 드리프트층(35), 상기 드리프트층(35)의 한 영역에 P형 불순물을 포함하는 베이스(37), 상기 베이스(37)에 N형 불순물을 포함하는 소오스(39a), 및 상기 드리프트층(35)의 다른 영역에 N형 불순물을 포함하는 드레인(39b)을 구비한다.Referring to FIG. 2, a trench gate horizontal MOSFET is formed of a substrate 31, an intermediate layer 33 formed of a semiconductor material or an oxide film containing P-type impurities on the substrate 31, and an N on the intermediate layer 33. A drift layer 35 formed of a semiconductor material containing a type impurity, a base 37 including a P type impurity in one region of the drift layer 35, and a source including an N type impurity in the base 37 ( 39a) and a drain 39b containing N-type impurities in another region of the drift layer 35.

또한 상기 베이스(37)와 상기 드레인(39b) 사이에서 상기 드리프트층(35)의 소정 깊이까지 형성된 게이트(43)와 게이트 산화막(41), 소오스 전극(45a), 드레인 전극(45b)를 구비한다.A gate 43, a gate oxide film 41, a source electrode 45a, and a drain electrode 45b formed between the base 37 and the drain 39b to a predetermined depth of the drift layer 35 are provided. .

상기와 같은 트렌치 게이트 수평형 모스펫을 제조하기 위해서는 트렌치 형성 공정을 두 번 진행하는데, 즉 게이트(43)를 형성하기 위한 트렌치 형성 공정과 상기 게이트(43) 형성후 게이트 산화막(41)을 형성하기 위한 트렌치 형성 공정을 진행함으로써 제조 공정이 복잡하고 상기 게이트 산화막(41) 중 상기 게이트(43)의 드레인(39b)쪽 방향에서 그 두께가 균일하게 형성되지 않는 문제점이 있다.In order to manufacture the trench gate horizontal MOSFET as described above, a trench forming process is performed twice, that is, a trench forming process for forming the gate 43 and a gate oxide layer 41 for forming the gate 43 after the gate 43 is formed. Proceeding with the trench forming process, the manufacturing process is complicated and the thickness of the gate oxide film 41 is not uniformly formed in the direction of the drain 39b of the gate 43.

본 발명이 이루고자 하는 기술적 과제는, 제조 공정을 개선하기위한 트렌치 게이트 수평형 모스펫을 제공하는데 있다.An object of the present invention is to provide a trench gate horizontal MOSFET for improving the manufacturing process.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기 트렌치 게이트 수평형 모스펫의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing the trench gate horizontal MOSFET.

도 1은 종래 기술에 의한 트렌치 게이트 수평형 모스펫이다.1 is a trench gate horizontal MOSFET according to the prior art.

도 2는 온저항을 줄이기 위한 종래 기술에 의한 트렌치 게이트 수평형 모스펫이다.2 is a trench gate horizontal MOSFET according to the prior art for reducing on-resistance.

도 3은 본 발명에 의한 트렌치 게이트 수평형 모스펫이다.3 is a trench gate horizontal MOSFET according to the present invention.

도 4 내지 도 6은 본 발명에 의한 수평형 트렌치 게이트 모스펫의 제조 방법을 설명하기 위한 단면도이다.4 to 6 are cross-sectional views illustrating a method of manufacturing a horizontal trench gate MOSFET according to the present invention.

상기 과제를 이루기 위한 트렌치 게이트 수평형 모스펫은 기판, 상기 기판상에 형성된 중간층, 상기 중간층 상에 제 2 도전형 불순물을 포함하는 반도체 물질로 형성된 드리프트층, 상기 드리프트층의 한 영역에 제 1 도전형 불순물을 포함하는 베이스, 상기 드리프트층의 다른 영역에 제 2 도전형 불순물을 포함하는 드레인, 상기 베이스에 형성된 소오스, 상기 베이스과 상기 드레인 사이에서 상기 드리프트층의 소정 깊이로 형성된 트렌치, 상기 트렌치의 측벽 및 바닥에 형성된 제 1 게이트 산화막, 상기 트렌치의 바닥 및 상기 트렌치의 측벽 중 상기 소오스와 근접한 측벽에 형성된 게이트, 상기 게이트를 둘러싸는 제 2 게이트 산화막, 상기 제 2 게이트 산화막 사이를 채우는 평탄화층, 상기 베이스와 상기 베이스 상의 소오스를 단락하는 소오스 전극; 및 상기 드리프트층 상의 드레인을 단락하는 드레인 전극을 구비한다.A trench gate horizontal MOSFET for achieving the above object includes a substrate, an intermediate layer formed on the substrate, a drift layer formed of a semiconductor material including a second conductivity type impurity on the intermediate layer, and a first conductivity type in one region of the drift layer. A base comprising an impurity, a drain comprising a second conductivity type impurity in another region of the drift layer, a source formed in the base, a trench formed to a predetermined depth of the drift layer between the base and the drain, sidewalls of the trench and A first gate oxide film formed on a bottom, a gate formed on a sidewall of the trench and a sidewall of the trench adjacent to the source, a second gate oxide film surrounding the gate, and a planarization layer filling the second gate oxide film, the base A source electrode shorting a source on the base; And a drain electrode shorting the drain on the drift layer.

상기 다른 과제를 이루기 위한 트렌치 게이트 수평형 모스펫 제조 방법은, 기판에 제 1 도전형 불순물을 포함하는 반도체 물질 및 산화막 중 어느 하나를 증착하여 중간층을 형성하는 단계, 상기 중간층 상에 제 2 도전형 불순물을 포함하는 반도체 물질을 성장하여 드리프트층을 형성하는 단계, 상기 드리프트층의 소정 영역에 제 1 도전형 불순물을 이온 주입하여 베이스를 형성하는 단계, 상기 베이스의 소정 부분과 상기 드리프트층에 제 2 도전형 불순물을 이온 주입한 후 확산시켜 제 1 물질층을 형성하는 단계, 상기 베이스와 제 1 물질층이 형성된 결과물 상에 절연층을 형성하는 단계, 상기 절연층 중 상기 베이스 상에서 상기 베이스와 제 1 물질층이 접촉되는 부분에 해당하는 절연층과 상기 드리프트층 상의 제 1 물질층에 해당하는 절연층만 남겨지도록 패터닝하는 단계, 상기 패터닝된 절연층을 마스크로하여 상기 드리프트층의 일부 깊이까지 식각하여 트렌치를 형성함으로써, 상기 트렌치의 한 측벽에서는 상기 베이스 상의 제 1 물질층이 소오스가 되고 상기 트렌치의 다른 측벽에서는 상기 드리프트층 상의 제 1 물질층이 드레인이 되는 단계, 상기 트렌치의 측벽 및 바닥에 희생 산화막을 형성하는 단계, 상기 희생 산화막이 형성된 트렌치의 측벽과 바닥에 제 1 게이트 산화막을 형성하는 단계, 상기 결과물에 다결정 실리콘을 증착한 후 상기 드레인/드리프트층의 측벽에 해당하는 제 1 게이트 산화막이 노출되도록 상기 다결정 실리콘을 식각함으로서 게이트를 형성하는 단계, 상기 게이트의 상부에 제 2 게이트 산화막을 형성하는 단계, 상기 제 2 게이트 산화막이 형성된 기판 상에 절연물질을 사용하여 평탄화층을 형성하는 단계, 상기 절연층을 제거하는 단계; 및 상기 결과물에 금속을 증착한 후 패터닝하여 상기 베이스와 상기 소오스을 단락하는 소오스 전극 및 상기 드레인을 단락하는 드레인 전극을 형성하는 단계로 이루어진다.According to another aspect of the present invention, a method of manufacturing a trench gate horizontal MOSFET may include depositing one of a semiconductor material and an oxide layer including a first conductivity type impurity on a substrate to form an intermediate layer, and a second conductivity type impurity on the intermediate layer. Forming a drift layer by growing a semiconductor material comprising: forming a base by ion implanting a first conductivity type impurity into a predetermined region of the drift layer, and forming a base on a predetermined portion of the base and the drift layer Implanting and then diffusing a type impurity to form a first material layer, forming an insulating layer on a resultant product on which the base and the first material layer are formed, and the base and the first material on the base of the insulating layer Only the insulating layer corresponding to the part where the layer is in contact with the insulating layer corresponding to the first material layer on the drift layer is left. Forming a trench by etching the patterned insulating layer as a mask to a depth of the drift layer, so that at one sidewall of the trench, the first material layer on the base is sourced and the other sidewall of the trench is patterned. The method may further include forming a sacrificial oxide layer on the sidewalls and the bottom of the trench, forming a first gate oxide layer on the sidewalls and the bottom of the trench in which the sacrificial oxide layer is formed. Depositing polycrystalline silicon on the resultant, forming a gate by etching the polycrystalline silicon to expose a first gate oxide film corresponding to a sidewall of the drain / drift layer, and forming a second gate oxide film on the gate An insulating material on the substrate on which the second gate oxide layer is formed. Forming a planarization layer, the removing the insulating layer; And depositing a metal on the resultant and then patterning the metal to form a source electrode for shorting the base and the source and a drain electrode for shorting the drain.

본 발명에 의한 트렌치 게이트 수평형 모스펫 및 이의 제조 방법은, 한 번의 트렌치 형성 공정으로 게이트와 게이트 산화막을 형성함으로써 제조 공정이 개선되고 게이트폭을 증가시켜 온저항이 커지고 이단 구조의 게이트 산화막을 형성하여 내압이 향상되는 장점이 있다.In the trench gate horizontal MOSFET according to the present invention and a method of manufacturing the same, a gate and a gate oxide film are formed in one trench forming process to improve the manufacturing process, increase the gate width, increase the on-resistance, and form a gate oxide film having a two-stage structure. There is an advantage that the internal pressure is improved.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 트렌치 게이트 수평형 모스펫이다.3 is a trench gate horizontal MOSFET according to the present invention.

상기 도 3을 참조하면, 트렌치 게이트 수평형 모스펫은 기판(61), 상기 기판(61)상에 P형 불순물을 포함하는 반도체 물질 또는 산화막으로 형성된 중간층(63), 상기 중간층 (63)상에 N형 불순물을 포함하는 반도체 물질로 형성된 드리프트층(65), 상기 드리프트층(65)의 한 영역에 P형 불순물을 포함하는 베이스(67), 상기 베이스(67)에 N형 불순물을 포함하는 소오스(69a), 상기 드리프트층(65)의 다른 영역에 N형 불순물을 포함하는 드레인(69b), 상기 베이스(67)과 상기 드레인(69b) 사이에서 상기 드리프트층(65)의 소정 깊이로 형성된 트렌치(도시하지 않음), 상기 트렌치의 측벽 및 바닥에 형성된 제 1 게이트 산화막(71), 상기 트렌치의 바닥 및 상기 트렌치의 측벽 중 상기 소오스(69a)과 근접한 측벽에 형성된 게이트(73), 및 상기 게이트(73)를 둘러싸는 제 2 게이트 산화막(75)을 구비한다.Referring to FIG. 3, the trench gate horizontal MOSFET may include a substrate 61, an intermediate layer 63 formed of a semiconductor material or an oxide film containing P-type impurities on the substrate 61, and an N on the intermediate layer 63. A drift layer 65 formed of a semiconductor material containing a type impurity, a base 67 including a P type impurity in one region of the drift layer 65, and a source including an N type impurity in the base 67 69a, a drain 69b including N-type impurities in another region of the drift layer 65, and a trench formed at a predetermined depth of the drift layer 65 between the base 67 and the drain 69b. Not shown), a first gate oxide layer 71 formed on the sidewalls and the bottom of the trench, a gate 73 formed on the sidewall of the trench and the sidewall of the trench, which is adjacent to the source 69a, and the gate ( Second gate oxide film 7 surrounding 73 5) is provided.

즉, 상기 게이트(73)는 상기 제 1 게이트 산화막(71)과 제 2 게이트 산화막(75)으로 둘러싸인 형태가 된다.In other words, the gate 73 may be surrounded by the first gate oxide layer 71 and the second gate oxide layer 75.

상기 제 2 게이트 산화막(75) 사이에는 BPSG(Boron Phosphorous Silicate Glass)로 채워진 평탄화층(77)을 구비하고, 상기 베이스(67)와 상기 베이스(67) 상의 소오스(69a)을 단락하는 소오스 전극(79a), 및 상기 드리프트층(65) 상의 드레인(69b)을 단락하는 드레인 전극(79b)을 구비한다.A source electrode having a planarization layer 77 filled with boron phosphorous silicate glass (BPSG) between the second gate oxide layer 75 and shorting the source 69a on the base 67 and the base 67. 79a) and a drain electrode 79b for shorting the drain 69b on the drift layer 65.

본 발명은 트렌치내에서 게이트 산화막이 게이트를 일정한 두께로 감싸고 드레인측면에서 게이트 산화막이 이단 구조로 형성되어 있다.In the present invention, the gate oxide film surrounds the gate to a certain thickness in the trench, and the gate oxide film is formed in a two-stage structure on the drain side.

도 4 내지 도 6은 본 발명에 의한 수평형 트렌치 게이트 모스펫 제조 방법을 설명하기 위한 단면도이다.4 to 6 are cross-sectional views illustrating a method of manufacturing a horizontal trench gate MOSFET according to the present invention.

상기 도 4를 참조하면, 기판(81)에 제 1 도전형 반도체 물질 또는 실리콘 산화물(SiO2)을 증착하여 중간층(83)을 형성한 후, 상기 중간층(83) 상에 제 2 도전형 반도체 물질을 성장시켜 드리프트층(85)을 형성한다.Referring to FIG. 4, after the first conductive semiconductor material or silicon oxide (SiO 2 ) is deposited on the substrate 81 to form the intermediate layer 83, the second conductive semiconductor material is formed on the intermediate layer 83. Is grown to form the drift layer 85.

상기 중간층(83)을 제 1 도전형 반도체 물질로 형성하는 것은 모스펫을 접합에 의해 격리하기 위한 것이다. 이때 상기 제 1 도전형 반도체 물질은 예컨대 P형 불순물을 포함하는 실리콘을 사용하고 제 2 도전형 반도체 물질은 N형 불순물을 포함하는 실리콘이다.The intermediate layer 83 is formed of a first conductivity type semiconductor material to isolate the MOSFET by bonding. In this case, the first conductivity type semiconductor material is, for example, silicon containing P-type impurities, and the second conductivity type semiconductor material is silicon containing N-type impurities.

이어서 상기 드리프트층(85)의 소정 영역에 제 1 도전형 불순물을 이온 주입하여 베이스(87)을 형성하는 공정과 상기 베이스(87)의 소정 부분을 포함한 드리프트층(85)에 상기 드리프트층(85)의 불순물 농도보다 크게 제 2 도전형 불순물을 이온 주입한 후 확산시켜 제 1 물질층(89)을 형성하는 공정을 진행한다.Subsequently, a process of forming a base 87 by ion implanting a first conductivity type impurity into a predetermined region of the drift layer 85 and the drift layer 85 in the drift layer 85 including a predetermined portion of the base 87. The second conductive impurity is ion-implanted to a concentration greater than the impurity concentration, and then diffused to form the first material layer 89.

상기 확산 공정에서는 상기 제 2 도전형 불순물이 상기 베이스(87)으로 확산되는 깊이가 상기 드리프트층(85)으로 확산되는 깊이보다 작게 나타나는데, 이는 상기 제 2 도전형 불순물이 상대적으로 저농도인 영역으로 확산이 잘되기 때문이다.In the diffusion process, the depth of diffusion of the second conductivity type impurity into the base 87 is smaller than the depth of diffusion of the second conductivity type impurity into the drift layer 85, which is diffused into a relatively low concentration region. Because this is good.

상기 도 5를 참조하면, 상기 베이스 및 제 1 물질층(87,89)이 형성된 결과물 상에 저온 산화막(LTO;Low Temperature Oxide)을 증착하여 절연층(후속 공정에서 91로 패터닝됨)을 형성하는 공정, 상기 절연층 상에 감광막을 증착한 후 상기 감광막을 패터닝하는 공정, 상기 패터닝된 감광막을 마스크로하여 상기 절연층을 비등방성 건식 식각하여 절연층(91)을 형성하는 공정, 상기 감광막을 제거하는 공정, 및 상기 절연층(91)을 마스크로하여 상기 드리프트층(85)의 일부 두꼐가 드러나도록 비등방성 건식 식각하는 공정을 차례로 진행한다.Referring to FIG. 5, a low temperature oxide layer (LTO) is deposited on a resultant material on which the base and the first material layers 87 and 89 are formed to form an insulating layer (patterned as 91 in a subsequent process). Process, depositing a photoresist film on the insulation layer, patterning the photoresist film, forming an insulation layer 91 by anisotropic dry etching the insulation layer using the patterned photoresist as a mask, and removing the photoresist film. And anisotropic dry etching in such a manner that a portion of the drift layer 85 is exposed using the insulating layer 91 as a mask.

그 결과 상기 베이스(87), 제 1 물질층(89) 및 드리프트층(85)을 노출시키는 트렌치(92)가 형성되고, 이때 상기 베이스(87)과 접합된 제 1 물질층(89)을 소오스(89a)로 구분하고, 상기 드리프트층(85)과 접합된 제 1 물질층(89)을 드레인(89b)으로 구분한다. 이때 상기 비등방성 식각 공정들은 반응성 이온빔 식각(RIE;Reactive Ion Beam Etching)방법을 이용한다.As a result, a trench 92 is formed that exposes the base 87, the first material layer 89, and the drift layer 85, wherein the first material layer 89 bonded to the base 87 is sourced. The first material layer 89 bonded to the drift layer 85 is divided into a drain 89b. In this case, the anisotropic etching processes use a reactive ion beam etching (RIE) method.

상기 트렌치(92)는 그 계면이 거칠고 상부 및 하부 모서리가 날카로운데, 이는 소자 완성후 게이트와 소오스간에 누설 전류를 발생하고 게이트와 소오스간에 절대 전압 정격을 형성하지 못하는 문제점이 있다. 따라서 상기 트렌치(92)의 계면을 매끈하게하고 모서리를 완만하게 처리하는 공정이 필요하다.The trench 92 has a rough interface and sharp upper and lower edges, which may cause leakage current between the gate and the source after device completion and fail to form an absolute voltage rating between the gate and the source. Therefore, a process of smoothing the interface of the trench 92 and smoothing the edges is required.

상기 도 6을 참조하면, 상기 트렌치(92)의 모서리를 완만하게하고 계면의 거칠기를 완화하기 상기 트렌치(92) 측벽 및 바닥을 500∼3000Å두께로 등방성 건식 식각한 후 1000∼3000Å의 희생 산화막(도시하지 않음)을 형성한다.Referring to FIG. 6, in order to smooth the edges of the trench 92 and to reduce the roughness of the interface, after the isotropic dry etching of the sidewalls and the bottom of the trench 92 is performed at a thickness of 500 to 3000 kPa, a sacrificial oxide film of 1000 to 3000 kPa Not shown).

계속해서 희생 산화막을 성장시킨 후 제거하고 상기 트렌치(92)의 측벽과 바닥에 제 1 게이트 산화막(93)을 형성한다. 이때 상기 드레인(87b)쪽의 제 1 게이트 산화막(93)은 2단 구조가 되는데, 이는 산화 공정시 고농도층에서의 새부리(bird's beak)현상을 이용한 것으로 내압이 향상되는 잇점이 있다.Subsequently, the sacrificial oxide film is grown and then removed, and a first gate oxide film 93 is formed on the sidewalls and the bottom of the trench 92. In this case, the first gate oxide layer 93 on the drain 87b has a two-stage structure, which uses a bird's beak phenomenon in a high concentration layer during the oxidation process, and has an advantage in that the breakdown voltage is improved.

게이트(95)를 형성하기 위해 상기 결과물에 다결정 실리콘을 증착한 후 상기 다결정 실리콘이 상기 트렌치(92) 내에만 남도록 사진 식각 공정을 진행하고, 다시 상기 다결정 실리콘이 상기 트렌치(92) 측벽중 드레인(87b)/드리프트층(85)에 해당하는 제 1 게이트 산화막(93)이 노출되도록 상기 다결정 실리콘을 식각한다. 상기와 같은 게이트(95)는 턴온 동작시 종래에 비해 축적층을 향상시켜 온저항이 작아진다.After depositing polycrystalline silicon on the resultant to form a gate (95), a photolithography process is performed so that the polycrystalline silicon remains only in the trench 92, and the polycrystalline silicon again drains the sidewalls of the trench 92. 87b) / etch the polycrystalline silicon to expose the first gate oxide film 93 corresponding to the drift layer 85. In the gate 95 as described above, the on-resistance is reduced by improving the accumulation layer in the turn-on operation.

상기 게이트(95)가 형성된 결과물에 제 2 게이트 산화막(97)을 형성함으로써 상기 게이트(95)는 상기 제 1 게이트 산화막(93)과 제 2 게이트 산화막(97)으로 둘러싸인 형태가 된다. 상기 결과물에 유동성인 산화물질, 에컨대 BPSG(Boron Phosphorous Silicate Glass)를 증착한 후 리플로우(Reflow)하여 평탄화한다.By forming the second gate oxide layer 97 on the resultant in which the gate 95 is formed, the gate 95 may be surrounded by the first gate oxide layer 93 and the second gate oxide layer 97. The resulting oxide is fluidized, for example, BPSG (Boron Phosphorous Silicate Glass) is deposited and then reflowed and planarized.

이어서 상기 절연층(91)을 제거하고 상기 결과물에 금속을 증착한 후 패터닝하여 상기 베이스(87)와 상기 소오스(89a)를 단락하는 소오스 전극(101a)과 상기 드레인(89b)을 단락하는 드레인 전극(101b)을 형성한다.Subsequently, the insulating layer 91 is removed, a metal is deposited on the resultant, and then patterned and drained to short the source electrode 101a and the drain 89b to short the base 87 and the source 89a. 101b is formed.

본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to this, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.

이상, 설명된 바와 같이 본 발명에 의한 트렌치 게이트 수평형 모스펫 및 이의 제조 방법은, 한 번의 트렌치 형성 공정으로 게이트와 게이트 산화막을 형성함으로써 제조 공정이 개선되고 게이트폭을 증가시켜 온저항이 커지고 이단 구조의 게이트 산화막을 형성하여 내압이 향상되는 장점이 있다.As described above, the trench gate horizontal MOSFET according to the present invention and a method of manufacturing the same have improved the manufacturing process by increasing the gate width by forming the gate and the gate oxide film in one trench forming process, and the on-resistance is increased and the two-stage structure is increased. There is an advantage that the breakdown voltage is improved by forming a gate oxide film.

Claims (5)

기판;Board; 상기 기판상에 형성된 중간층;An intermediate layer formed on the substrate; 상기 중간층 상에 제 2 도전형 불순물을 포함하는 반도체 물질로 형성된 드리프트층;A drift layer formed of a semiconductor material including a second conductivity type impurity on the intermediate layer; 상기 드리프트층의 한 영역에 제 1 도전형 불순물을 포함하는 베이스;A base including a first conductivity type impurity in one region of the drift layer; 상기 드리프트층의 다른 영역에 제 2 도전형 불순물을 포함하는 드레인;A drain including a second conductivity type impurity in another region of the drift layer; 상기 베이스에 형성된 소오스;A source formed on the base; 상기 베이스와 상기 드레인 사이에서 상기 드리프트층의 소정 깊이로 형성된 트렌치;A trench formed to a predetermined depth of the drift layer between the base and the drain; 상기 트렌치의 측벽 및 바닥에 형성된 제 1 게이트 산화막;A first gate oxide layer formed on sidewalls and bottoms of the trenches; 상기 트렌치의 바닥 및 상기 트렌치의 측벽 중 상기 소오스와 근접한 측벽에 형성된 게이트;A gate formed on a sidewall of the trench and a sidewall of the trench, the sidewall of the trench being adjacent to the source; 상기 게이트를 둘러싸는 제 2 게이트 산화막;A second gate oxide film surrounding the gate; 상기 제 2 게이트 산화막 사이를 채우는 평탄화층;A planarization layer filling the gap between the second gate oxide layer; 상기 베이스와 상기 베이스 상의 소오스을 단락하는 소오스 전극; 및A source electrode shorting the source and the source on the base; And 상기 드리프트층 상의 드레인을 단락하는 드레인 전극을 구비하는 것을 특징으로하는 트렌치 게이트 수평형 모스펫.And a drain electrode for shorting a drain on the drift layer. 제 1 항에 있어서, 상기 중간층은The method of claim 1, wherein the intermediate layer 제 1 도전형 불순물을 포함하는 반도체 물질로 형성된 것을 특징으로하는 트렌치 게이트 수평형 모스펫.A trench gate horizontal MOSFET formed from a semiconductor material comprising a first conductivity type impurity. 제 1 항에 있어서, 상기 중간층은The method of claim 1, wherein the intermediate layer 산화막인 것을 특징으로하는 트렌치 게이트 수평형 모스펫.A trench gate horizontal MOSFET comprising an oxide film. 제 1 항에 있어서, 상기 평탄화층은The method of claim 1, wherein the planarization layer BPSG(Boron Phosphorous Silicate Glass)로 형성된 것을 특징으로하는 트렌치 게이트 수평형 모스펫.Trench gate horizontal MOSFET formed of BPSG (Boron Phosphorous Silicate Glass). 기판에 제 1 도전형 불순물을 포함하는 반도체 물질 및 산화막 중 어느 하나를 증착하여 중간층을 형성하는 단계;Depositing any one of a semiconductor material and an oxide film including a first conductivity type impurity on a substrate to form an intermediate layer; 상기 중간층 상에 제 2 도전형 불순물을 포함하는 반도체 물질을 성장하여 드리프트층을 형성하는 단계;Growing a semiconductor material including a second conductivity type impurity on the intermediate layer to form a drift layer; 상기 드리프트층의 소정 영역에 제 1 도전형 불순물을 이온 주입하여 베이스을 형성하는 단계;Forming a base by ion implanting a first conductivity type impurity into a predetermined region of the drift layer; 상기 베이스의 소정 부분과 상기 드리프트층에 제 2 도전형 불순물을 이온 주입한 후 확산시켜 제 1 물질층을 형성하는 단계;Forming a first material layer by ion implanting a second conductivity type impurity into the predetermined portion of the base and the drift layer; 상기 베이스와 제 1 물질층이 형성된 결과물 상에 절연층을 형성하는 단계;Forming an insulating layer on the resultant material on which the base and the first material layer are formed; 상기 절연층 중 상기 베이스 상에서 상기 베이스와 제 1 물질층이 접촉되는 부분에 해당하는 절연층과 상기 드리프트층 상의 제 1 물질층에 해당하는 절연층만 남겨지도록 패터닝하는 단계;Patterning an insulating layer corresponding to a portion of the insulating layer in contact with the base and the first material layer on the base and leaving only an insulating layer corresponding to the first material layer on the drift layer; 상기 패터닝된 절연층을 마스크로하여 상기 드리프트층의 일부 깊이까지 식각하여 트렌치를 형성함으로써, 상기 트렌치의 한 측벽에서는 상기 베이스 상의 제 1 물질층이 소오스가 되고 상기 트렌치의 다른 측벽에서는 상기 드리프트층 상의 제 1 물질층이 드레인이 되는 단계;By etching the patterned insulating layer as a mask to a depth of the drift layer to form a trench, the first material layer on the base becomes a source on one sidewall of the trench and on the drift layer on the other sidewall of the trench. The first layer of material becomes a drain; 상기 트렌치의 측벽 및 바닥에 희생 산화막을 형성하는 단계;Forming a sacrificial oxide layer on sidewalls and bottoms of the trenches; 상기 희생 산화막이 형성된 트렌치의 측벽과 바닥에 제 1 게이트 산화막을 형성하는 단계;Forming a first gate oxide film on sidewalls and a bottom of the trench in which the sacrificial oxide film is formed; 상기 결과물에 다결정 실리콘을 증착한 후 상기 드레인/드리프트층의 측벽에 해당하는 제 1 게이트 산화막이 노출되도록 상기 다결정 실리콘을 식각함으로서 게이트을 형성하는 단계;Depositing polycrystalline silicon on the resultant to form a gate by etching the polycrystalline silicon to expose a first gate oxide film corresponding to a sidewall of the drain / drift layer; 상기 게이트의 상부에 제 2 게이트 산화막을 형성하는 단계;Forming a second gate oxide layer on the gate; 상기 제 2 게이트 산화막이 형성된 기판 상에 절연물질을 사용하여 평탄화층을 형성하는 단계;Forming a planarization layer using an insulating material on the substrate on which the second gate oxide film is formed; 상기 절연층을 제거하는 단계; 및Removing the insulating layer; And 상기 결과물에 금속을 증착한 후 패터닝하여 상기 베이스와 상기 소오스를 단락하는 소오스 전극 및 상기 드레인을 단락하는 드레인 전극을 형성하는 단계를 구비하는 것을 특징으로하는 트렌치 게이트 수평형 모스펫 제조 방법.And depositing a metal in the resultant and then patterning the metal to form a source electrode for shorting the base and the source, and a drain electrode for shorting the drain.
KR1019970033612A 1997-07-18 1997-07-18 Trench gate horizontal mosfet and fabricating method thereof KR100429855B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970033612A KR100429855B1 (en) 1997-07-18 1997-07-18 Trench gate horizontal mosfet and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970033612A KR100429855B1 (en) 1997-07-18 1997-07-18 Trench gate horizontal mosfet and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR19990010737A KR19990010737A (en) 1999-02-18
KR100429855B1 true KR100429855B1 (en) 2004-06-16

Family

ID=37335274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033612A KR100429855B1 (en) 1997-07-18 1997-07-18 Trench gate horizontal mosfet and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR100429855B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597583B1 (en) * 1999-08-14 2006-07-06 한국전자통신연구원 A method for fabricating highly integrated trench gate power device
KR100682473B1 (en) * 2000-11-07 2007-02-15 한라공조주식회사 Piston for swash plate type compressor
CN117276329A (en) * 2023-11-20 2023-12-22 深圳天狼芯半导体有限公司 LDMOS with trench gate and preparation method

Also Published As

Publication number Publication date
KR19990010737A (en) 1999-02-18

Similar Documents

Publication Publication Date Title
US6365942B1 (en) MOS-gated power device with doped polysilicon body and process for forming same
US5648283A (en) High density power device fabrication process using undercut oxide sidewalls
KR100295631B1 (en) Manufacturing Method of Mosgate Device with Reduced Number of Masks
KR0169275B1 (en) Semiconductor device having trench structure for element isolating regions and fabricating method therefor
US4796070A (en) Lateral charge control semiconductor device and method of fabrication
KR100952538B1 (en) High voltage power mosfet having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
EP0948818B1 (en) High density trench dmos transistor with trench bottom implant
US5510648A (en) Insulated gate semiconductor device and method of fabricating
US5248894A (en) Self-aligned channel stop for trench-isolated island
KR100476816B1 (en) Lateral diffused mos transistor with trench source contact
KR100295063B1 (en) Power semiconductor device having trench gate structure and method for fabricating thereof
KR100535344B1 (en) Semiconductor device and method for manufacturing the same
JP2004513518A (en) MOS gate power device having segmented trench and extended doping zone, and manufacturing method thereof
KR20000023520A (en) Vertical field effect transistor with internal ring-shaped gate and method for producing the same
KR20030054758A (en) Method for fabricating a power integrated circuit device
JP2005514785A (en) High voltage power MOSFET having a voltage sustaining region including a doped column formed by etching a trench using an etchant gas that is also a doping source
US6048759A (en) Gate/drain capacitance reduction for double gate-oxide DMOS without degrading avalanche breakdown
JP3965027B2 (en) Method for manufacturing trench gate type MIS device having thick polysilicon insulating layer at bottom of trench
EP0148595A2 (en) Method of fabricating mesa mosfet using overhang mask and resulting structure
GB2319395A (en) MOS-gated semiconductor device
US6797547B2 (en) Bladed silicon-on-insulator semiconductor devices and method of making
KR20050058242A (en) Method for forming trench mosfet device with low parasitic resistance
KR100429855B1 (en) Trench gate horizontal mosfet and fabricating method thereof
US20040222485A1 (en) Bladed silicon-on-insulator semiconductor devices and method of making
US5143859A (en) Method of manufacturing a static induction type switching device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee