KR100428002B1 - Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer - Google Patents
Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer Download PDFInfo
- Publication number
- KR100428002B1 KR100428002B1 KR10-2001-0051070A KR20010051070A KR100428002B1 KR 100428002 B1 KR100428002 B1 KR 100428002B1 KR 20010051070 A KR20010051070 A KR 20010051070A KR 100428002 B1 KR100428002 B1 KR 100428002B1
- Authority
- KR
- South Korea
- Prior art keywords
- organic
- gate insulating
- insulating film
- organic semiconductor
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
Abstract
본 발명은 유기 고분자 게이트 절연막을 구비하는 유기 반도체 트랜지스터 의 제조 방법을 제공한다. 본 발명에 따른 유기 반도체 트랜지스터의 제조 방법은 유기 단량체 소오스를 사용한 기상 증착법으로 기판 상에 유기 게이트 절연막을 성막한 후, 유기 게이트 절연막내에서 중합 반응이 일어나도록 하여 유기 고분자 게이트 절연막을 완성한다. 본 발명의 제조 방법에 따르면 저온 건식 공정의 기상 증착법을 사용하기 때문에 대면적 기판에 유기 고분자 게이트 절연막을 균일하게 단순화된 공정으로 형성할 수 있다.The present invention provides a method for manufacturing an organic semiconductor transistor having an organic polymer gate insulating film. In the method of manufacturing an organic semiconductor transistor according to the present invention, an organic gate insulating film is formed on a substrate by vapor deposition using an organic monomer source, and then a polymerization reaction occurs in the organic gate insulating film to complete the organic polymer gate insulating film. According to the manufacturing method of the present invention, since the vapor deposition method of the low temperature dry process is used, the organic polymer gate insulating film can be formed on the large area substrate in a uniformly simplified process.
Description
본 발명은 트랜지스터의 제조 방법에 관한 것으로, 특히 유기 고분자 게이트 절연막을 구비하는 유기 반도체 트랜지스터의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a transistor, and more particularly, to a method for manufacturing an organic semiconductor transistor having an organic polymer gate insulating film.
유기 반도체 트랜지스터의 게이트 절연막으로 사용되기 위해서는 전기전도율(electrical conductivity)이 낮고 내전계(breakdown field) 특성이 높은 소재가 요구된다. 현재 게이트 절연막으로는 실리콘 산화막과 같은 무기절연막이 널리 사용되고 있다. 무기절연막은 전기전도율이 10-12S/㎝ 보다 작고 내전계가 1MV/㎝ 보다 높아서 게이트 절연막으로서 적합한 특성을 나타낸다.In order to be used as a gate insulating film of an organic semiconductor transistor, a material having low electrical conductivity and high breakdown field characteristics is required. Currently, an inorganic insulating film such as a silicon oxide film is widely used as the gate insulating film. The inorganic insulating film exhibits suitable properties as a gate insulating film because its electrical conductivity is less than 10 -12 S / cm and the electric field is higher than 1 MV / cm.
그러나, 무기 절연막의 경우 막 형성 온도가 고온이어서 유기 반도체 트랜지스터 제조 공정에 사용할 경우 선행 공정에서 기판 상에 미리 형성되어 있는 다른 막질(이하, 선(先) 공정 막)에 영향을 줄 수 있다.However, in the case of the inorganic insulating film, when the film formation temperature is high, when used in the organic semiconductor transistor manufacturing process, it may affect other film quality (hereinafter referred to as a pre-process film) previously formed on the substrate in the preceding process.
이에 반해 유기 절연막은 무기 절연막보다 저온에서 형성할 수 있으므로 선 공정 막에 영향을 주지 않는 장점이 있어서 새로운 게이트 절연막으로서 많은 연구가 이루어지고 있다.On the other hand, since the organic insulating film can be formed at a lower temperature than the inorganic insulating film, there is an advantage of not affecting the pre-processing film, and thus, many studies have been made as new gate insulating films.
현재까지 알려진 바로는 유기 절연막은 스핀코팅법과 단분자층(Langmuir-Blodgett film) 공정법에 의해 제조되고 있다. 이들 방법은 제조 공정이 단순하고저온 공정이 가능하다는 장점이 있다.To date, organic insulating films are manufactured by a spin coating method and a Langmuir-Blodgett film process. These methods have the advantage that the manufacturing process is simple and low temperature process is possible.
그러나, 상술한 방법들은 소형 기판에만 효과적으로 적용할 수 있을 뿐이며, 대면적화되어가는 평판 디스플레이 기판에는 적용하기 어렵다는 단점이 있다. 또한, 공정이 습식으로 진행되므로 선 공정 막을 용해시킬 염려가 있어서 선 공정 막의 종류 선택에 많은 제약이 따르기 때문에 유기 반도체 트랜지스터의 구조 디자인이 매우 제한된다. 그리고, 유기 절연막 형성 공정이 선 공정 또는 후(後) 공정과 인-시츄(in-situ)로 진행되지 못하므로 공정이 복잡해지고, 제조 설비도 복잡해지며 이로 인해 제조 단가가 증대된다.However, the above-described methods can be effectively applied only to small substrates, and are difficult to apply to flat panel display substrates that are becoming large in area. In addition, since the process proceeds in a wet manner, there is a fear of dissolving the pre-process film, and many restrictions are placed on the selection of the type of the pre-process film. Therefore, the structural design of the organic semiconductor transistor is very limited. In addition, since the organic insulating film forming process does not proceed to a pre-process or a post-process and in - situ , the process becomes complicated and the manufacturing equipment becomes complicated, thereby increasing the manufacturing cost.
따라서, 최근에는 대면적 기판에 단순화된 공정으로 유기 게이트 절연막을 형성할 수 있는 방법에 대한 요구가 증대되고 있다.Therefore, in recent years, there is an increasing demand for a method of forming an organic gate insulating film in a simplified process on a large area substrate.
본 발명이 이루고자 하는 기술적 과제는 저온 건식 공정으로 유기 게이트 절연막을 형성하는 유기 반도체 트랜지스터의 제조 방법을 제공하고자 하는 것이다.An object of the present invention is to provide a method of manufacturing an organic semiconductor transistor for forming an organic gate insulating film by a low temperature dry process.
도 1은 본 발명에 따른 유기 반도체 트랜지스터 제조 방법 중 유기 고분자 게이트 절연막을 형성하는 공정 순서도이고,1 is a process flowchart of forming an organic polymer gate insulating film in an organic semiconductor transistor manufacturing method according to the present invention,
도 2 내지 도 3은 본 발명의 일 실시예에 따른 역-스테거드 형의 유기 TFT의 제조 방법을 설명하기 위한 단면도들이고,2 to 3 are cross-sectional views for explaining a method of manufacturing an organic TFT of an inverted-stegged type according to an embodiment of the present invention.
도 4는 본 발명에 따라 제조된 폴리이미드 게이트 절연막의 FT-IR 스펙트럼이고,4 is an FT-IR spectrum of a polyimide gate insulating film prepared according to the present invention,
도 5는 알루미늄 게이트-폴리이미드 게이트 절연막으로 구성된 소자의 전류-전압 그래프이고,5 is a current-voltage graph of a device composed of an aluminum gate-polyimide gate insulating film,
도 6은 본 발명의 일 실시예에 따라 제조된 역-스테거드 형의 유기 TFT의 단면도이고,FIG. 6 is a cross-sectional view of an organic TFT of an inverted-steward type manufactured according to one embodiment of the present invention;
도 7은 도 6에 도시되어 있는 유기 TFT의 전류-전압 그래프이다.FIG. 7 is a current-voltage graph of the organic TFT shown in FIG. 6.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10: 기판 12: 게이트 전극10 substrate 12 gate electrode
14: 유기 고분자 게이트 절연막 16: 유기 반도체 활성층14: organic polymer gate insulating film 16: organic semiconductor active layer
18: 소오스/드레인 전극18: source / drain electrodes
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 유기 반도체 트랜지스터의 제조 방법에서는 게이트 절연막을 유기 고분자막으로 형성하되, 유기 고분자막을 저온 건식 공정인 기상 증착 공정을 사용하여 형성한다. 먼저, 기판을 제공한 후, 유기 단량체 소오스를 사용한 기상 증착법으로 상기 기판 상에 유기 게이트 절연막을 성막한다. 이어서, 유기 게이트 절연막내에서 중합 반응이 일어나도록 하여 유기 고분자 게이트 절연막을 완성한다.In order to achieve the above technical problem, in the method of manufacturing an organic semiconductor transistor according to the present invention, the gate insulating film is formed of an organic polymer film, but the organic polymer film is formed using a vapor deposition process which is a low temperature dry process. First, after providing a substrate, an organic gate insulating film is formed on the substrate by vapor deposition using an organic monomer source. Next, a polymerization reaction takes place in the organic gate insulating film to complete the organic polymer gate insulating film.
여기서, 유기 게이트 절연막은 50 내지 20000 Å 두께로 형성한다.Here, the organic gate insulating film is formed to a thickness of 50 to 20000 kPa.
기상 증착법은 진공 증착법인 것이 바람직하다.The vapor deposition method is preferably a vacuum deposition method.
중합반응은 100 내지 400℃의 열처리에 의한 열 중합 반응 또는 150nm 내지 10㎛ 의 광 조사에 의한 광 중합 반응으로 진행된다. 바람직하기로는 유기 게이트 절연막 성막 단계와 상기 중합 반응에 의한 유기 고분자 게이트 절연막 완성 단계는 인-시츄로 실시된다.The polymerization reaction proceeds by thermal polymerization reaction by heat treatment at 100 to 400 ° C. or photopolymerization reaction by light irradiation at 150 nm to 10 μm. Preferably, the organic gate insulating film deposition step and the organic polymer gate insulating film completion step by the polymerization reaction are performed in-situ.
상기 유기 고분자 게이트 절연막을 완성하는 단계 이후에 상기 유기 고분자 게이트 절연막상에 유기 반도체 활성층을 형성하는 단계를 더 포함하고, 유기 게이트 절연막 성막 단계, 상기 유기 게이트 고분자 절연막 완성 단계 및 상기 유기 반도체 활성층 형성 단계는 인-시츄로 실시되는 것이 바람직하다.After forming the organic polymer gate insulating film further comprises the step of forming an organic semiconductor active layer on the organic polymer gate insulating film, the organic gate insulating film deposition step, the organic gate polymer insulating film completion step and the organic semiconductor active layer forming step Is preferably carried out in-situ.
한편, 상기 기판을 제공하는 단계에서 제공되는 상기 기판 상에는 유기 반도체 활성층 및 소오스/드레인 전극이 형성되어 있으며, 상기 유기 반도체 활성층 및 소오스/드레인 전극은 상기 유기 게이트 절연막 성막 단계, 상기 유기 게이트 고분자 절연막 완성 단계와 인-시츄로 실시되는 공정에 의해 제조된 것이 바람직하다.Meanwhile, an organic semiconductor active layer and a source / drain electrode are formed on the substrate provided in the providing of the substrate, and the organic semiconductor active layer and the source / drain electrode are formed in the organic gate insulating film deposition step and the organic gate polymer insulating film is completed. It is preferably produced by a process carried out in-situ with steps.
유기 고분자 게이트 절연막이 폴리이미드막인 경우, 사용되는 유기 단량체 소오스는 방향족 테트라 카르복실산 이무수물 단량체 및 방향족 디아민 단량체이며, 이 경우 유기 게이트 절연막 성막 단계는 방향족 테트라 카르복실산 이무수물 단량체 소오스와 상기 방향족 디아민 단량체 소오스를 각각 따로 증발시켜 상기 유기 게이트 절연막내의 단량체들의 몰 비가 1:1이 되도록 진행한다.When the organic polymer gate insulating film is a polyimide film, the organic monomer source used is an aromatic tetracarboxylic dianhydride monomer and an aromatic diamine monomer, in which case the organic gate insulating film deposition step is performed with the aromatic tetra carboxylic dianhydride monomer source. The aromatic diamine monomer source is evaporated separately, so that the molar ratio of monomers in the organic gate insulating film is 1: 1.
그리고, 상기 유기 반도체 트랜지스터의 소오스/드레인 전극 형성 공정 및게이트 전극 형성 공정은 상기 유기 게이트 절연막 성막 단계 및 상기 유기 고분자 게이트 절연막 완성 단계와 인-시츄로 실시되는 것이 바람직하다.In addition, the source / drain electrode forming process and the gate electrode forming process of the organic semiconductor transistor may be performed in-situ with the organic gate insulating film deposition step and the organic polymer gate insulating film completion step.
이하 본 발명에 따른 유기 반도체 트랜지스터의 제조 방법에 관해서 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 특히 도면에서 유기 TFT(thin film transistor)는 설명의 편의를 위해 개략화되고 막 두께는 과장되게 도시된 것이다. 도면에서 동일 참조 부호는 동일 부재를 지칭한다.Hereinafter, the manufacturing method of the organic-semiconductor transistor which concerns on this invention is demonstrated in detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. In particular, in the drawings, an organic thin film transistor (TFT) is outlined for convenience of description and the film thickness is exaggerated. In the drawings, like reference numerals refer to like elements.
본 발명에 따른 유기 반도체 트랜지스터의 제조 방법에서는 게이트 절연막을 유기 고분자막으로 형성한다. 유기 고분자 게이트 절연막을 형성하는 공정 순서도가 도 1에 도시되어 있다.In the method for manufacturing an organic semiconductor transistor according to the present invention, the gate insulating film is formed of an organic polymer film. A process flow chart for forming the organic polymer gate insulating film is shown in FIG. 1.
도 1을 참조하면, 먼저, 게이트 절연막을 형성하기 위한 기판을 제공한다 (1 단계). 기판은 트랜지스터를 형성하고자 하는 기판으로 실리콘 기판, 유리 기판 또는 플라스틱 기판 어느 것이라도 무방하다. 유리 전이 온도가 높은 내열성 플라스틱 기판도 유기 반도체 트랜지스터의 기판으로서 가능하다. 평판 디스플레이용 기판으로 8 인치 이상의 대면적 기판도 사용 가능하다. 트랜지스터의 종류에 따라 기판 상에는 선 공정 막이 형성되어 있다. 예컨대 역-스테거드(staggered-inverted)형 유기 TFT(thin film transistor)를 형성하고자 하는 경우에는 게이트 전극이 형성되어 있을 수 있고, 정-스테거드형의 유기 TFT를 형성하고자 하는 경우에는 활성층 및 소오스/드레인 전극의 적층막이 형성되어 있을 수 있다.Referring to FIG. 1, first, a substrate for forming a gate insulating film is provided (step 1). The substrate may be a silicon substrate, a glass substrate, or a plastic substrate on which the transistor is to be formed. A heat resistant plastic substrate having a high glass transition temperature is also possible as a substrate of an organic semiconductor transistor. A large area substrate of 8 inches or more can be used as a substrate for flat panel displays. Depending on the type of transistor, a preliminary step film is formed on the substrate. For example, a gate electrode may be formed when a staggered-inverted organic thin film transistor (TFT) is to be formed, and an active layer and a source may be formed when a positive-tagged organic TFT is to be formed. A laminated film of the / drain electrodes may be formed.
구체적으로, 기판을 기상 증착 장치에 로딩한다. 기상 증착 장치로는 진공 증착 장치를 사용한다.Specifically, the substrate is loaded into the vapor deposition apparatus. As a vapor deposition apparatus, a vacuum deposition apparatus is used.
이어서, 기상 증착 장치의 증발원에 적어도 하나 이상의 유기 단량체 소오스를 넣는다. 형성하고자 하는 유기 고분자 게이트 절연막이 폴리이미드막일 경우, 2 가지 소오스를 동시에 사용하는 것이 바람직하다. 제1 소오스는 방향족 테트라 카르복실산 이무수물 단량체 소오스이다. 예를 들면, 옥시디프탈산이무수물(oxydiphthalic anhydride: ODPA), 피로멜리트산이무수물(pyromellitic dianhydride: PMDA), 벤조페논테트라카르복실산 이무수물(benzophenone tetracarboxylic dianhydride: BTDA), 바이프탈산이무수물(biphthalic dianhydride: BPDA) 등이 사용될 수 있다. 제2 소오스는 방향족 디아민 단량체 소오스이다. 예를 들면, 하기 화학식 1로 표시되는 물질들이 방향족 디아민 단량체로 사용가능하다.Subsequently, at least one organic monomer source is placed in the evaporation source of the vapor deposition apparatus. When the organic polymer gate insulating film to be formed is a polyimide film, it is preferable to use two sources at the same time. The first source is an aromatic tetra carboxylic dianhydride monomer source. For example, oxydiphthalic anhydride (ODPA), pyromellitic dianhydride (PMDA), benzophenone tetracarboxylic dianhydride (BTDA), biphthalic dianhydride (biphthalic dianhydride) dianhydride: BPDA) may be used. The second source is an aromatic diamine monomer source. For example, the materials represented by the following formula (1) can be used as the aromatic diamine monomer.
이러한 방식의 공정을 이용할 수 있는 또 다른 예로는, 비닐 유도체 단분자를 기상증착 시킨 후, 자외선을 조사함으로써 고분자화시켜, 양질의 절연 특성을갖는 박막을 형성시키는 방법이 있다. 반응식은 아래와 같으며, 이 때 R 치환기를 다양하게 변화시켜 박막의 특성을 조절할 수 있게 된다. 이 때, 다섯 개의 치환기는 H도 가능하고, 모두 동일할 필요는 없다.Another example of using this type of process is a method of vaporizing a vinyl derivative monomolecularly and polymerizing it by irradiating with ultraviolet rays to form a thin film having good insulating properties. The reaction scheme is shown below, in which the R substituents can be varied to control the properties of the thin film. At this time, the five substituents may be H, and all need not be identical.
이어서, 기판 상에 유기 게이트 절연막을 성막한다. (2 단계)Next, an organic gate insulating film is formed on a substrate. (Step 2)
사용되는 기상 증착 장치의 특성에 따라 챔버 내의 진공도, 기판의 온도 및 전원 출력 등 물리적 파라미터들을 모두 제어하여 기판 상에 유기 게이트 절연막이 형성되도록 한다. 진공 증착 챔버를 사용할 경우 진공도는 10-6Torr이하가 되도록 설정한다.The organic gate insulating film is formed on the substrate by controlling all of the physical parameters such as the degree of vacuum in the chamber, the temperature of the substrate, and the power output according to the characteristics of the vapor deposition apparatus used. When using a vacuum deposition chamber, the degree of vacuum is set to 10 -6 Torr or less.
유기 게이트 절연막이라 칭하는 이유는 형성되는 절연막의 대부분이 중합 반응이 완료된 고분자 상태가 아니라 단분자 상태 또는 올리고머 상태로 형성되기 때문이다.The reason why it is called an organic gate insulating film is because most of the insulating film to be formed is formed in a monomolecular state or an oligomer state, not in the polymer state in which the polymerization reaction is completed.
방향족 테트라 카르복실산 이무수물 단량체 소오스와 방향족 디아민 단량체 소오스를 사용할 경우에는 각 소오스를 따로 증발시켜 유기 게이트 절연막내의 단량체들의 몰 비가 1:1이 되도록 물리적 파라미터들을 제어하여 성막한다.In the case of using an aromatic tetracarboxylic dianhydride monomer source and an aromatic diamine monomer source, each source is evaporated separately to form a film by controlling physical parameters such that the molar ratio of monomers in the organic gate insulating film is 1: 1.
마지막으로 유기 게이트 절연막내에서 중합 반응이 일어나도록 하여 유기 고분자 게이트 절연막을 완성한다. (3 단계)Finally, the polymerization reaction takes place in the organic gate insulating film to complete the organic polymer gate insulating film. (Three phases)
이 단계는 단분자 또는 올리고머 상태로 성막되어 있는 유기 게이트 절연막내에서 중합 반응이 일어나도록 하여 고분자막으로 중합하는 단계이다. 유기 게이트 절연막에 100 내지 400℃의 열처리를 하여 열 중합 반응이 일어나도록 하거나 150nm 내지 10㎛ 의 광을 조사하여 광 중합 반응이 일어나도록 하여 유기 고분자막으로 이루어진 게이트 절연막을 완성한다.This step is a step of polymerizing into a polymer film by causing a polymerization reaction to occur in an organic gate insulating film formed in a monomolecular or oligomer state. The thermal insulation reaction is performed by heat treatment at 100 to 400 ° C. on the organic gate insulating film or the photopolymerization reaction occurs by irradiating light of 150 nm to 10 μm to complete the gate insulation film made of the organic polymer film.
열 중합 반응의 경우 기상 증착 장치 내의 히터를 사용하여 기판의 온도를 올려주는 방식으로 중합을 실시하면, 유기 게이트 절연막 성막 단계와 열 중합에 의한 유기 고분자 게이트 절연막 완성 단계를 인-시츄로 실시할 수 있다.In the case of the thermal polymerization reaction, polymerization is performed by raising the temperature of the substrate by using a heater in the vapor deposition apparatus, so that the organic gate insulating film deposition step and the organic polymer gate insulating film completion step by thermal polymerization can be performed in-situ. have.
광 중합 반응의 경우에도 기상 증착 장치에 광 조사부를 설치함으로써 유기 게이트 절연막 성막 단계와 광 중합에 의한 유기 고분자 게이트 절연막 완성 단계를 인-시츄로 실시할 수 있다.Also in the case of the photopolymerization reaction, by providing a light irradiation part in the vapor deposition apparatus, the organic gate insulating film deposition step and the organic polymer gate insulating film completion step by photopolymerization can be performed in-situ.
이하 도 2 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 역-스테거드형 유기 TFT의 제조 방법을 설명한다.Hereinafter, a method of manufacturing an inverted-stained organic TFT according to an embodiment of the present invention will be described with reference to FIGS. 2 to 3.
도 2는 기판(10)상에 게이트 전극(12)을 형성하는 단계를 나타낸다. 구체적으로, 게이트 전극 증착용 진공 챔버 안에 게이트 전극을 정의하는 새도우 마스크를 씌운 기판(10)을 넣고 금속 보트에 게이트 전극용 금속을 넣는다. p채널 TFT를 구현하기 위해서 일 함수가 낮은 알루미늄이 게이트 전극용 금속으로서 사용 가능하다. 진공 챔버 안의 진공도는 5×10-4Torr 이하가 되도록 한다. 바람직하기로는5×10-7Torr 정도의 진공도가 적합하다. 초당 3-5Å 의 증착속도로 증착시켜 게이트 전극(12)을 형성한다. 알루미늄 게이트 전극의 경우 약 1700Å 두께로 형성한다.2 shows the step of forming a gate electrode 12 on a substrate 10. Specifically, the substrate 10 covered with the shadow mask defining the gate electrode is placed in the vacuum chamber for the gate electrode deposition, and the metal for the gate electrode is placed in the metal boat. In order to implement a p-channel TFT, aluminum having a low work function can be used as the metal for the gate electrode. The degree of vacuum in the vacuum chamber should be below 5 x 10 -4 Torr. Preferably, a degree of vacuum of about 5 × 10 −7 Torr is suitable. The gate electrode 12 is formed by depositing at a deposition rate of 3-5 kW per second. The aluminum gate electrode is formed to a thickness of about 1700Å.
도 3은 유기 고분자 게이트 절연막(14)을 형성하는 단계를 나타낸다.3 shows a step of forming the organic polymer gate insulating film 14.
게이트 전극(12)이 형성되어 있는 기판을 진공 증착 챔버내에 넣고, 형성하고자 하는 유기 고분자막을 형성하기 위한 단량체 소오스들을 금속 보트와 같은 증발원에 넣는다.The substrate on which the gate electrode 12 is formed is placed in a vacuum deposition chamber, and monomer sources for forming the organic polymer film to be formed are placed in an evaporation source such as a metal boat.
이어서, 챔버내의 진공도를 10-6Torr 이하, 바람직하기로는 5×10-7Torr 가 되도록 하고 초당 5-10Å의 증착 속도로 증착시켜, 약 50-20000Å 두께로 유기 게이트 절연막을 성막한다.Subsequently, the degree of vacuum in the chamber is set to 10 −6 Torr or less, preferably 5 × 10 −7 Torr, and deposited at a deposition rate of 5-10 kPa per second to form an organic gate insulating film with a thickness of about 50-20000 kPa.
방향족 테트라 카르복실산 이무수물 단량체 소오스와 방향족 디아민 단량체 소오스를 사용할 경우에는 절연막내의 각 단량체들의 몰 비가 1:1 이 되도록 증착한다.When the aromatic tetracarboxylic dianhydride monomer source and the aromatic diamine monomer source are used, the molar ratio of each monomer in the insulating film is deposited to be 1: 1.
계속해서, 100 내지 400℃의 열처리에 의한 열 중합 반응을 30분 내지 2 시간 동안 진행하거나, 150nm 내지 10㎛ 의 광 조사에 의한 광 중합 반응을 10 분 이하로 진행하여 유기 고분자 게이트 절연막(14)을 완성한다.Subsequently, the thermal polymerization reaction by heat treatment at 100 to 400 ° C. is performed for 30 minutes to 2 hours, or the photopolymerization reaction by light irradiation at 150 nm to 10 μm is performed for 10 minutes or less, thereby forming the organic polymer gate insulating film 14. To complete.
방향족 테트라 카르복실산 이무수물 단량체 소오스로 4,4'-옥시디프탈산이무수물을 방향족 디아민 단량체 소오스로 4,4'-옥시디아닐린을 사용하여 이들의 몰 비가 1:1이 되는 유기 게이트 절연막을 1500Å 두께로 형성한 후, 진공 오븐에서 220℃로 1시간 동안 축중합 반응시킨 후, 얻어진 유기 고분자 게이트 절연막의 FT-IR 스펙트럼을 관찰한 결과가 도 4에 도시되어 있다. 도 4에서 각 피크는 1379(C-N), 1500(C-C), 1720(C=O,비대칭), 1778(C=O,대칭) [1/cm] 로 최종적으로 얻어진 유기 고분자 게이트 절연막이 폴리이미드막임을 알 수 있다.Using 4,4'-oxydiphthalic dianhydride as the aromatic tetracarboxylic dianhydride monomer source and 4,4'-oxydianiline as the aromatic diamine monomer source, an organic gate insulating film having a molar ratio of 1: 1 After forming a film having a thickness of 1500 kHz, and performing a polycondensation reaction at 220 ° C. for 1 hour in a vacuum oven, the result of observing the FT-IR spectrum of the obtained organic polymer gate insulating film is shown in FIG. 4. In FIG. 4, each peak is 1379 (CN), 1500 (CC), 1720 (C = O, asymmetrical), 1778 (C = O, symmetrical) [1 / cm]. It can be seen that.
또, 알루미늄 게이트(1700Å)-폴리이미드 게이트 절연막(1500Å)으로 구성된 소자의 전기 전도율은 약 10-11S/㎝ 이고 내전계는 0.3MV/㎝ (도 5)로서 게이트 절연막으로서 적합한 특성을 보임을 알 수 있다.In addition, the electrical conductivity of the device composed of an aluminum gate (1700 GPa) -polyimide gate insulating film (1500 GPa) is about 10 -11 S / cm and the electric field is 0.3 MV / cm (Fig. 5), which shows suitable characteristics as a gate insulating film. Able to know.
유기 고분자 게이트 절연막(14)이 완성된 기판(10)상에 후속 공정을 진행하여 도 6에 도시되어 있는 바와 같이 역-스테거드형의 유기 TFT를 완성한다.Subsequent processing is performed on the substrate 10 on which the organic polymer gate insulating film 14 is completed, thereby completing an inverted-stained organic TFT as shown in FIG.
구체적으로, 유기 반도체 활성층(16)을 진공 증착법, 바람직하기로는 열 증발법으로 유기 고분자 게이트 절연막(14)상에 형성한다. 유기 반도체 활성층(16)은 펜타센(pentacene), 올리고 티오펜(oligo-thiophene), 폴리알킬티오펜(poly(alkyl- thiophene)) 또는 폴리티에닐렌비닐렌(poly(thienylenevinylene))과 같은 유기 반도체 물질을 사용하여 형성한다. 진공 증착 챔버내의 진공도를 5×10-4Torr 이하, 바람직하기로는 5×10-7Torr 가 되도록 하여 초당 0.5Å의 증착 속도로 증착시켜, 약 1000Å 두께로 형성한다.Specifically, the organic semiconductor active layer 16 is formed on the organic polymer gate insulating film 14 by vacuum deposition, preferably thermal evaporation. The organic semiconductor active layer 16 is an organic semiconductor such as pentacene, oligo-thiophene, polyalkyl-thiophene or polythienylenevinylene Form using material. The degree of vacuum in the vacuum deposition chamber is set to 5 x 10 -4 Torr or less, preferably 5 x 10 -7 Torr, and is deposited at a deposition rate of 0.5 kPa per second to form a thickness of about 1000 kPa.
이어서, 기판(10)에 소오스/드레인 전극용 새도우 마스크를 씌우고, 일함수가 높은 금속 재료를 진공 증착하여 소오스/드레인 전극(18)을 형성한다. 금속 재료로 는 금이 적당하다. 진공 증착 챔버내의 진공도를 5×10-4Torr 이하, 바람직하기로는 5×10-7Torr 가 되도록 하여 초당 3-5Å의 증착 속도로 증착시켜, 약 1500Å 두께의 소오스/드레인 전극(18)을 형성한다.Subsequently, a source / drain electrode shadow mask is placed on the substrate 10, and a metal material having a high work function is vacuum deposited to form the source / drain electrode 18. Gold is a suitable metal material. The degree of vacuum in the vacuum deposition chamber is 5 × 10 -4 Torr or less, preferably 5 × 10 -7 Torr, and is deposited at a deposition rate of 3-5 kW per second to form a source / drain electrode 18 having a thickness of about 1500 kW. do.
알루미늄 게이트(1700Å)-폴리이미드 게이트 절연막(1500Å)-펜타센 활성층(1000Å)-금 소오스/드레인 전극(1500Å)으로 이루어진 유기 TFT의 출력 특성이 도 7에 도시되어 있다. 도 7로부터 유기 TFT의 전계효과이동도가 약 0.1㎠/V·s 로 매우 양호함을 알 수 있다.The output characteristics of the organic TFT composed of an aluminum gate 1700 s-polyimide gate insulating film 1500 s-pentacene active layer 1000 s-gold source / drain electrodes 1500 s are shown in FIG. 7. It can be seen from FIG. 7 that the field effect mobility of the organic TFT is very good at about 0.1 cm 2 / V · s.
상술한 본 발명의 일 실시예에서는 역-스테거드형의 TFT의 제조 방법에 대하여 설명하였으나, 활성층 - 소오스/드레인 전극 - 게이트 절연막 - 게이트 전극 순으로 적층된 정-스테거드형의 유기 TFT의 제조시에도 본 발명에 따른 제조 방법을 적용할 수 있으며, 이 경우에도 각 단계들이 인-시츄로 진행된다. 또, 본 발명에 따른 유기 고분자 게이트 절연막 형성 방법은 통상적인 유기 전계 효과 트랜지스터의 제조에도 적용할 수 있음은 물론이다.In the above-described embodiment of the present invention, a method of manufacturing an inverted- staggered TFT has been described, but a positive-stedred organic TFT stacked in the order of an active layer-a source / drain electrode-a gate insulating film-a gate electrode is manufactured. The manufacturing method according to the present invention can also be applied, and in this case, each step proceeds in-situ. In addition, of course, the method of forming the organic polymer gate insulating film according to the present invention can be applied to the manufacture of a conventional organic field effect transistor.
본 발명에 따른 유기 반도체 트랜지스터의 제조 방법은 게이트 절연막을 저온에서 형성 가능한 유기 고분자막으로 형성한다. 저온 건식 공정의 기상 증착법을 사용하여 유기 고분자 게이트 절연막을 형성하기 때문에 선 공정 막에 영향을 미치지 않으므로 선 공정 막의 선택이 자유롭고 유기 반도체 트랜지스터의 구조 디자인을 다양하게 할 수 있다. 또 유기 게이트 절연막 형성 공정을 활성층 형성 공정과 인-시츄로 실시할 수 있으며, 게이트 전극 형성 공정 및 소오스/드레인 전극 형성과도 인-시츄로 실시할 수 있으므로 공정이 단순화되고 제조 설비가 간단해진다. 따라서 응용 범위가 광범위한 유기 반도체 트랜지스터를 저 비용으로 용이하게 제조할 수 있다. 또, 기상 증착법을 이용하여 형성하기 때문에 특성이 양호한 게이트 절연막을 높은 균일도로 형성할 수 있으므로 대면적 기판상에 트랜지스터를 제조하는 것이 용이하다.In the method for manufacturing an organic semiconductor transistor according to the present invention, the gate insulating film is formed of an organic polymer film which can be formed at a low temperature. Since the organic polymer gate insulating film is formed by using a vapor deposition method of a low temperature dry process, since it does not affect the pre-process film, the pre-process film can be freely selected and the structure design of the organic semiconductor transistor can be varied. In addition, the organic gate insulating film forming process can be performed in-situ with the active layer forming process, and the gate electrode forming process and the source / drain electrode formation can also be performed in-situ, thereby simplifying the process and simplifying the manufacturing equipment. Therefore, an organic semiconductor transistor having a wide range of applications can be easily manufactured at low cost. In addition, since the gate insulating film having good characteristics can be formed with high uniformity because it is formed by vapor deposition, it is easy to manufacture a transistor on a large-area substrate.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0051070A KR100428002B1 (en) | 2001-08-23 | 2001-08-23 | Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0051070A KR100428002B1 (en) | 2001-08-23 | 2001-08-23 | Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030016981A KR20030016981A (en) | 2003-03-03 |
| KR100428002B1 true KR100428002B1 (en) | 2004-04-30 |
Family
ID=27720560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0051070A KR100428002B1 (en) | 2001-08-23 | 2001-08-23 | Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100428002B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7482625B2 (en) | 2004-11-10 | 2009-01-27 | Electronics And Telecommunications Research Institute | Composition for thermosetting organic polymeric gate insulating layer and organic thin film transistor using the same |
| US7582896B2 (en) | 2003-08-29 | 2009-09-01 | Infineon Technologies Ag | Integrated circuit comprising an organic semiconductor, and method for the production of an integrated circuit |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398578B1 (en) * | 2001-09-06 | 2003-09-19 | 주식회사 하이닉스반도체 | Method of manufacturing flash memory device |
| DE10340609A1 (en) * | 2003-08-29 | 2005-04-07 | Infineon Technologies Ag | Polymer formulation and method of making a dielectric layer |
| KR100615237B1 (en) | 2004-08-07 | 2006-08-25 | 삼성에스디아이 주식회사 | TFT and Method for fabricating the same |
| KR100606655B1 (en) | 2004-09-22 | 2006-08-01 | 한국전자통신연구원 | Photo-Reactive Organic Polymeric Gate Insulating Film and Organic Thin-Film Transistor Using the Same |
| KR100777162B1 (en) * | 2005-07-06 | 2007-12-03 | 양재우 | Device Structure and Fabrication Process for low-voltage organic nano-transistor |
| KR100696195B1 (en) | 2005-09-13 | 2007-03-20 | 한국전자통신연구원 | Low Thermal-Cured Gate Insulation Layer and Organic Thin Film Transistor Using the Gate Insulation Layer |
| KR100737383B1 (en) | 2006-09-11 | 2007-07-09 | 한국전자통신연구원 | Insulation layer, organic thin film transistor using the same and manufacturing method |
| KR20090065254A (en) | 2007-12-17 | 2009-06-22 | 한국전자통신연구원 | Composition for photo-reactive organic polymer gate insulating layer and thin-film transistor using the same |
| KR101180063B1 (en) | 2010-04-07 | 2012-09-05 | 포항공과대학교 산학협력단 | Photo crosslinkable polyimide polymer and manufacturing methods, and memory devices using thereof |
| KR101811617B1 (en) | 2015-07-21 | 2017-12-26 | 부산대학교 산학협력단 | Thermo-Crosslikable Insulating Polymers and Organic Thin-Film Transistor Using the Same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6312172A (en) * | 1986-03-11 | 1988-01-19 | Kanegafuchi Chem Ind Co Ltd | Thin film transistor |
| KR20000017418A (en) * | 1998-08-20 | 2000-03-25 | 루센트 테크놀러지스 인크 | Thin film transistors |
| KR20010049013A (en) * | 1999-11-30 | 2001-06-15 | 김충섭 | Colorless polyimides nanocomposite with good hardness |
| KR20010068296A (en) * | 2000-01-04 | 2001-07-23 | 김충섭 | Colorless polyimides with good adhesion and their hybrids |
-
2001
- 2001-08-23 KR KR10-2001-0051070A patent/KR100428002B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6312172A (en) * | 1986-03-11 | 1988-01-19 | Kanegafuchi Chem Ind Co Ltd | Thin film transistor |
| KR20000017418A (en) * | 1998-08-20 | 2000-03-25 | 루센트 테크놀러지스 인크 | Thin film transistors |
| KR20010049013A (en) * | 1999-11-30 | 2001-06-15 | 김충섭 | Colorless polyimides nanocomposite with good hardness |
| KR20010068296A (en) * | 2000-01-04 | 2001-07-23 | 김충섭 | Colorless polyimides with good adhesion and their hybrids |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7582896B2 (en) | 2003-08-29 | 2009-09-01 | Infineon Technologies Ag | Integrated circuit comprising an organic semiconductor, and method for the production of an integrated circuit |
| US7825404B2 (en) | 2003-08-29 | 2010-11-02 | Qimonda Ag | Integrated circuit comprising an organic semiconductor, and method for the production of an integrated circuit |
| US7482625B2 (en) | 2004-11-10 | 2009-01-27 | Electronics And Telecommunications Research Institute | Composition for thermosetting organic polymeric gate insulating layer and organic thin film transistor using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030016981A (en) | 2003-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7056838B2 (en) | Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer | |
| Yasuda et al. | Organic field-effect transistors with gate dielectric films of poly-p-xylylene derivatives prepared by chemical vapor deposition | |
| KR100428002B1 (en) | Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer | |
| TW201017883A (en) | Hybrid dielectric material for thin film transistors | |
| KR101401601B1 (en) | INSULATING LAYER FORMING METHOD USING iCVD PROCESS | |
| TW201228060A (en) | Process for preparing an organic electronic device | |
| KR101200796B1 (en) | Method for Preparing the Organic Field Effect Transistors with High Performance and Stable Solubility Using Polymer Brush | |
| JPH1041518A (en) | Manufacture of semiconductor device and liquid crystal display | |
| JPH09116163A (en) | Field effect transistor, and its manufacture | |
| KR101856563B1 (en) | Organic thin film transistor having liquid crystalline properties and method for fabricating the same | |
| JPH10289902A (en) | Film formation device | |
| US20070286953A1 (en) | Solution processible materials and their use in electronic devices | |
| JP3509781B2 (en) | Method for manufacturing semiconductor device | |
| JP2004128467A (en) | Field-effect transistor | |
| KR100867477B1 (en) | method for fabricating thin film transistor | |
| JP4076245B2 (en) | Low dielectric constant insulating film, method for forming the same, and interlayer insulating film | |
| KR100464070B1 (en) | Method for manufacturing organic field effect transistor | |
| CN113782565B (en) | Bulk heterojunction organic field effect transistor memory and preparation method thereof | |
| JP2004063977A (en) | Field effect transistor | |
| JPH09326388A (en) | Forming method of low specific dielectric constant polymer film, forming method of interlayer insulating film and low specific dielectric constant polymer film forming apparatus | |
| JP3957811B2 (en) | Method for forming low dielectric constant polymer film | |
| JP3481395B2 (en) | Method of forming interlayer insulating film | |
| CN114188482A (en) | Method for improving bias stability of low-voltage organic thin film transistor and preparation process thereof | |
| KR20140035986A (en) | Insulating layer forming method using icvd process | |
| KR20230134223A (en) | Manufacturing method for polymer thin film using underlying polymer template, crystallization polymer thin film thereof and polymer thin film transistor thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130318 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140320 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |