KR100425998B1 - shallow trench isolation forming method of silicon substrate - Google Patents
shallow trench isolation forming method of silicon substrate Download PDFInfo
- Publication number
- KR100425998B1 KR100425998B1 KR10-2001-0086388A KR20010086388A KR100425998B1 KR 100425998 B1 KR100425998 B1 KR 100425998B1 KR 20010086388 A KR20010086388 A KR 20010086388A KR 100425998 B1 KR100425998 B1 KR 100425998B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- silicon substrate
- oxide film
- forming
- depth
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 45
- 239000010703 silicon Substances 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000002955 isolation Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 13
- -1 germanium ions Chemical class 0.000 claims abstract description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 230000000116 mitigating effect Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
이 발명은 실리콘 섭스트레이트의 소자 분리 방법에 관한 것으로, 소자 분리 영역에 형성되는 산화막 내측의 보이드 발생을 억제하여 고집적화에 기여할 수 있도록, 실리콘 섭스트레이트의 표면에 일정 두께의 산화막 및 질화막을 순차적으로 형성하는 단계와; 상기 실리콘 섭스트레이트의 소자 분리를 위해 상기 질화막 및 산화막중 일정 영역을 사진/식각 공정에 의해 제거하는 단계와; 상기 질화막을 마스크로 이용하여 상기 실리콘 섭스트레이트에 일정 깊이의 트렌치를 형성하는 단계와; 상기 실리콘 섭스트레이트의 트렌치에 게르마늄 이온을 고에너지로 주입하여, 상기 트렌치의 벽면에 일정 깊이의 비정질 실리콘층이 형성되도록 하는 단계와; 상기 트렌치의 비정질 실리콘층 표면에 트렌치의 깊이 및 경사를 완화하기 위해 일정 두께의 열산화막을 형성하는 단계와; 상기 실리콘 섭스트레이트의 트렌치에 산화막을 형성하여 완전히 매립하는 단계를 포함하여 이루어진 것을 특징으로 함.The present invention relates to a device isolation method of silicon substrate, and to form an oxide film and a nitride film of a predetermined thickness on the surface of the silicon substrate in order to contribute to high integration by suppressing the generation of voids inside the oxide film formed in the device isolation region Making a step; Removing a predetermined region of the nitride film and the oxide film by a photo / etch process for device isolation of the silicon substrate; Forming a trench having a predetermined depth in the silicon substrate by using the nitride film as a mask; Injecting germanium ions into the trench of the silicon substrate at high energy so that an amorphous silicon layer having a predetermined depth is formed on a wall of the trench; Forming a thermal oxide film having a predetermined thickness on the surface of the amorphous silicon layer of the trench to relieve the depth and inclination of the trench; And forming an oxide film in the trench of the silicon substrate and completely filling it.
Description
본 발명은 실리콘 섭스트레이트의 소자 분리 방법에 관한 것으로, 더욱 상세하게 설명하면 소자 분리 영역에 형성되는 산화막 내측의 보이드 발생을 억제하여 고집적화에 기여할 수 있는 실리콘 섭스트레이트의 소자 분리 방법에 관한 것이다.The present invention relates to a device isolation method of silicon substrate, and more particularly, to a device isolation method of silicon substrate that can contribute to high integration by suppressing the generation of voids inside the oxide film formed in the device isolation region.
주지된 바와 같이 트랜지스터의 집적(integration)은 개개의 트랜지스터를 전기적으로 절연(isolation)시키는 방법이 발명되고 나서야 가능하게 되었는데, 대표적인 방법으로는 정션 분리(junction isolation) 기술과 산화 분리(oxide isolation) 기술이 있다.As is well known, the integration of transistors is only possible after the method of electrically isolating the individual transistors has been invented, and the typical methods are the junction isolation technique and the oxide isolation technique. There is this.
상기 정션 분리 기술은 바이폴라 트랜지스터 제조시 전도 형태가 다른 두 영역이 pn 접합이 되어 역바이어스에 따른 절연효과를 이용한 것이고, 상기 산화 분리 기술은 소자와 소자 사이를 산화막으로 절연시키는 것으로, MOS 트랜지스터의 집적화에 이 방법이 주로 사용된다.In the junction isolation technique, two regions having different conduction types are connected to pn junctions in order to manufacture bipolar transistors, and thus, an insulation effect according to reverse bias is used. This method is mainly used.
또한, 상기 산화 분리 기술은 질화막을 이용한 LOCOS(LOCal Oxidation of Silicon) 기술이 널리 이용되고 있으며, 상기 LOCOS 기술의 단점을 보완하기 위한 다른 소자 분리 기술도 활발하게 개발되고 있다. 그중 PBL(Poly Buffer LOCOS), R-LOCOS(Recessed LOCOS) 및 STI(Shallow Trench Isolation) 등의 기술이 현재 업계에 널리 이용되고 있다.In addition, LOCOS (LOCal Oxidation of Silicon) technology using a nitride film is widely used as the oxide separation technology, and other device separation technologies are actively being developed to compensate for the shortcomings of the LOCOS technology. Among them, technologies such as Poly Buffer LOCOS (PBL), Recessed LOCOS (R-LOCOS) and Shallow Trench Isolation (STI) are widely used in the industry.
이중에서 현재 가장 널리 이용되고 있는 소자 분리 방법으로서 STI 기술을 도1a 내지 도1f를 참조하여 간략하게 설명하면 다음과 같다.Among these, the STI technology as a device isolation method which is most widely used is briefly described with reference to FIGS. 1A to 1F as follows.
먼저, 도1a에 도시된 바와 같이, 실리콘 섭스트레이트(2')의 표면에 일정 두께의 산화막(4')을 형성하고, 상기 산화막(4')의 표면에는 상기 산화막(4')의 두께보다 더 두꺼운 질화막(6')을 증착한다.First, as shown in FIG. 1A, an oxide film 4 ′ having a predetermined thickness is formed on the surface of the silicon substrate 2 ′, and a thickness of the oxide film 4 ′ is formed on the surface of the oxide film 4 ′. A thicker nitride film 6 'is deposited.
이어서, 도1b에 도시된 바와 같이, 포토레지스트를 이용하여 통상적인 사진/식각 공정을 통하여 일정 영역의 상기 질화막(6') 및 산화막(4')을 식각하여 제거한다.Subsequently, as shown in FIG. 1B, the nitride film 6 'and the oxide film 4' in a predetermined region are etched and removed by a photolithography process using a photoresist.
이어서, 도1c에 도시된 바와 같이, 상기 질화막(6')을 마스크로 이용하여 상기 실리콘 섭스트레이트(2')를 일정 깊이까지 식각하여 소정 깊이의 트렌치(8')가 형성되도록 한다. 도면중 미설명 부호 9'는 트렌치(8') 형성시 발생한 스트레스를 완화하기 위해 형성된 얇은 산화막이다.Subsequently, as shown in FIG. 1C, the silicon substrate 2 'is etched to a predetermined depth by using the nitride film 6' as a mask to form a trench 8 'having a predetermined depth. In the figure, reference numeral 9 'is a thin oxide film formed to relieve the stress generated when the trench 8' is formed.
이어서, 도1d 및 도1e에 도시된 바와 같이, 상기 실리콘 섭스트레이트(2') 및 트렌치(8') 전체에 산화막(12')이 형성되도록 함으로써, 상기 트렌치(8')에 산화막(12')이 매립되도록 한다.Subsequently, as shown in FIGS. 1D and 1E, the oxide film 12 ′ is formed in the entire silicon substrate 2 ′ and the trench 8 ′, thereby forming the oxide film 12 ′ in the trench 8 ′. ) To landfill.
이어서, 도1f에 도시된 바와 같이, 상기 실리콘 섭스트레이트(2')의 상면을 평탄화시킴으로써, 상기 트렌치(8')에 매립된 산화막(12')의 표면이 평탄해지도록 하며, 상기 실리콘 섭스트레이트(2')의 트렌치(8')에 매립된 산화막(12')이 소자 분리 영역이 되도록 한다.Subsequently, as shown in FIG. 1F, the top surface of the silicon substrate 2 'is planarized so that the surface of the oxide film 12' embedded in the trench 8 'is flattened, and the silicon substrate is flat. The oxide film 12 'embedded in the trench 8' of (2 ') is made into an element isolation region.
그러나, 이러한 기술은 소자가 점차 고집적화됨에 따라 상기 실리콘 섭스트레이트에 형성되는 트렌치의 깊이가 깊고 폭이 작아짐으로써, 상기 트렌치에 산화막이 완전히 매립되지 않고 도1d 내지 도1f에 도시된 바와 같이 보이드(14')가 빈번하게 발생하는 문제가 있다.However, this technique results in a deeper and smaller width of the trench formed in the silicon substrate as the device becomes increasingly integrated, so that an oxide film is not completely embedded in the trench, as shown in FIGS. 1D to 1F. ') Occurs frequently.
이러한 보이드는 소자와 소자 사이의 전기적 절연성을 현저히 저하시키고, 심한 경우에는 소자 전체가 도전되도록 함으로써 소자의 신뢰성을 크게 저하시키는 원인이 되고 있다.Such voids significantly lower the electrical insulation between the device and, in severe cases, cause the entire device to be electrically conductive, which significantly reduces the reliability of the device.
또한, 상기와 같이 소자 분리 영역의 신뢰성 저하로 인해 소자의 고집적화에도 상기 소자 분리 기술이 장애 요소로 작용하고 있다.In addition, due to the deterioration of the reliability of the device isolation region as described above, the device isolation technology serves as a barrier to high integration of the device.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 소자 분리 영역에 산화막이 균일하게 매립되도록 하여 보이드(void)의 형성을 억제하고, 소자의 고집적화를 용이하게 구현할 수 있는 실리콘 섭스트레이트의 소자 분리 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to allow the oxide film to be uniformly embedded in the device isolation region to suppress the formation of voids and to facilitate high integration of the device. To provide a device isolation method of silicon substrate that can be implemented.
도1a 내지 1f는 종래 실리콘 섭스트레이트의 소자 분리 방법을 도시한 순차 설명도이다.1A to 1F are sequential explanatory diagrams showing a device isolation method of a conventional silicon substrate.
도2a 내지 도2g는 본 발명에 의한 실리콘 섭스트레이트의 소자 분리 방법을 도시한 순차 설명도이다.2A to 2G are sequential explanatory diagrams showing a device isolation method of silicon substrate according to the present invention.
- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-
2; 실리콘 섭스트레이트 4; 산화막2; Silicon suprate 4; Oxide film
6; 질화막 7; 비정질 실리콘층6; Nitride film 7; Amorphous silicon layer
8; 트렌치 9; 열산화막8; Trench 9; Thermal oxide
12; 산화막12; Oxide film
상기한 목적을 달성하기 위해 본 발명에 의한 실리콘 섭스트레이트의 소자 분리 방법은 실리콘 섭스트레이트의 표면에 일정 두께의 산화막 및 질화막을 순차적으로 형성하는 단계와; 상기 실리콘 섭스트레이트의 소자 분리를 위해 상기 질화막 및 산화막중 일정 영역을 사진/식각 공정에 의해 제거하는 단계와; 상기 질화막을 마스크로 이용하여 상기 실리콘 섭스트레이트에 일정 깊이의 트렌치를 형성하는 단계와; 상기 실리콘 섭스트레이트의 트렌치에 게르마늄 이온을 고에너지로 주입하여, 상기 트렌치의 벽면에 일정 깊이의 비정질 실리콘층이 형성되도록 하는 단계와; 상기 트렌치의 비정질 실리콘층 표면에 트렌치의 깊이 및 경사를 완화하기 위해 일정 두께의 열산화막을 형성하는 단계와; 상기 실리콘 섭스트레이트의 트렌치에 산화막을 형성하여 완전히 매립하는 단계를 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, a method for separating a silicon substrate according to the present invention comprises the steps of sequentially forming an oxide film and a nitride film of a predetermined thickness on the surface of the silicon substrate; Removing a predetermined region of the nitride film and the oxide film by a photo / etch process for device isolation of the silicon substrate; Forming a trench having a predetermined depth in the silicon substrate by using the nitride film as a mask; Injecting germanium ions into the trench of the silicon substrate at high energy so that an amorphous silicon layer having a predetermined depth is formed on a wall of the trench; Forming a thermal oxide film having a predetermined thickness on the surface of the amorphous silicon layer of the trench to relieve the depth and inclination of the trench; Forming an oxide film in the trench of the silicon substrate is completely embedded.
여기서, 상기 게르마늄 이온 주입 단계는 상기 게르마늄 이온의 주입(does)량이 대략 1×1014~5×1014ions/cm2이며, 주입 에너지는 10~50KeV이다.In the germanium ion implantation step, the amount of does of germanium ions is approximately 1 × 10 14 to 5 × 10 14 ions / cm 2 and the implantation energy is 10 to 50 KeV.
또한, 상기 게르마늄 이온 주입 단계는 상기 게르마늄 이온의 입사 각도가 실리콘 섭스트레이트 표면의 법선에 대하여 대략 7° 이내이다.In the germanium ion implantation step, the incident angle of the germanium ions is within about 7 ° with respect to the normal of the silicon substrate surface.
상기와 같이 하여 본 발명에 의한 실리콘 섭스트레이트의 소자 분리 방법에 의하면, 소자 분리 영역의 트렌치 표면 특히, 트렌치의 바닥면을 비정질 실리콘층으로 변형시키고, 이 표면에 산화 속도가 대단히 크고 두께가 비교적 두꺼운 열산화막을 미리 형성함으로써, 트렌치의 깊이 및 경사가 완화되도록 한다.According to the device isolation method of silicon substrate according to the present invention as described above, the trench surface of the device isolation region, in particular, the bottom surface of the trench is deformed into an amorphous silicon layer, and the oxidation rate is very large and the thickness is relatively thick on this surface. By forming the thermal oxide film in advance, the depth and the slope of the trench can be relaxed.
또한, 이 상태에서 상기 트렌치에 산화막을 형성 및 매립함으로써, 상기 트렌치 내측에 보이드의 발생없이 완벽하게 산화막이 형성되도록 한다.In addition, by forming and embedding an oxide film in the trench in this state, the oxide film is completely formed without generation of voids inside the trench.
결국, 상기와 같은 방법에 의해 본 발명은 소자가 고집적화되어 트렌치의 깊이가 깊어지고 폭이 작아진다고 해도, 소자의 특성은 전혀 저하되지 않도록 하는 장점이 있다.As a result, the present invention has the advantage that the characteristics of the device are not degraded at all, even if the device is highly integrated and the trench depth and width are reduced by the above method.
(실시예)(Example)
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.
도2a 내지 도2g는 본 발명에 의한 실리콘 섭스트레이트의 소자 분리 방법을 도시한 순차 설명도이다.2A to 2G are sequential explanatory diagrams showing a device isolation method of silicon substrate according to the present invention.
먼저, 도2a에 도시된 바와 같이 실리콘 섭스트레이트(2)의 표면에 일정 두께의 산화막(4) 및 질화막(6)을 순차적으로 형성한다. 여기서, 상기 산화막(4)은 두께가 대략 10~200Å으로 형성되도록 하고, 상기 질화막(6)은 두께가 대략 50~500Å으로 형성되도록 한다.First, as shown in FIG. 2A, an oxide film 4 and a nitride film 6 having a predetermined thickness are sequentially formed on the surface of the silicon substrate 2. In this case, the oxide film 4 is formed to have a thickness of approximately 10 to 200 kPa, and the nitride film 6 is formed to have a thickness of approximately 50 to 500 kPa.
이어서, 도2b에 도시된 바와 같이 상기 실리콘 섭스트레이트(2)의 소자 분리를 위해 상기 질화막(6) 및 산화막(4)중 일정 영역을 사진/식각 공정에 의해 제거한다. 즉, 포토레지스트를 상기 질화막(6) 표면에 도포한 후, 소자 분리 영역(필드 영역)이 형성될 부분에만 자외선을 입사시킨 후, 현상 및 식각하여 마스크를 형성한다. 그런 후, 상기 포토레지스트가 없는 필드 영역의 질화막(6) 및 산화막(4)을 플라즈마 등에 의한 건식 식각 방법으로 제거한다.Subsequently, as shown in FIG. 2B, a predetermined region of the nitride film 6 and the oxide film 4 is removed by a photo / etch process for device isolation of the silicon substrate 2. That is, after the photoresist is applied to the surface of the nitride film 6, ultraviolet rays are incident only on the portion where the device isolation region (field region) is to be formed, and then developed and etched to form a mask. Thereafter, the nitride film 6 and the oxide film 4 in the field region without the photoresist are removed by a dry etching method using plasma or the like.
이어서, 도2c에 도시된 바와 같이 상기 질화막(6)을 마스크로 이용하여 상기 실리콘 섭스트레이트(2)에 일정 깊이의 트렌치(8)를 형성한다. 즉, 플라즈마를 이용한 건식 식각 방법에 의해 상기 실리콘 섭스트레이트 자체를 일정 깊이 식각하여 제거한다.Next, as shown in FIG. 2C, the trench 8 having a predetermined depth is formed in the silicon substrate 2 using the nitride film 6 as a mask. That is, the silicon substrate is etched away by a predetermined depth by a dry etching method using plasma.
이어서, 도2d에 도시된 바와 같이 상기 실리콘 섭스트레이트(2)의 트렌치(8)에 게르마늄(Ge) 이온을 고에너지로 주입한다.Next, as shown in FIG. 2D, germanium (Ge) ions are implanted with high energy into the trench 8 of the silicon substrate 2.
여기서, 상기 게르마늄 이온의 주입(does)량은 대략 1×1014~5×1014ions/cm2가 되도록 하고, 주입 에너지는 10~50KeV가 되도록 한다.In this case, the amount of germanium ions is approximately 1 × 10 14 to 5 × 10 14 ions / cm 2 , and the implantation energy is 10 to 50 KeV.
또한, 상기 트렌치(8)의 바닥면뿐만 아니라 벽면에도 균일하게 게르마늄 이온이 주입될 수 있도록, 상기 게르마늄 이온의 입사 각도는 실리콘 섭스트레이트(2) 표면의 법선에 대하여 대략 7° 이내로 수행한다.In addition, the incident angle of the germanium ions is performed within about 7 ° with respect to the normal of the surface of the silicon substrate 2 so that germanium ions can be uniformly injected not only on the bottom surface of the trench 8 but also on the wall surface.
상기와 같이 게르마늄 이온을 주입하게 되면, 상기 트렌치(8)의 바닥면 및 벽면에는 비정질 실리콘층(7)이 일정 깊이로 형성되고, 또한 상기 게르마늄 이온이 특정 각도에서 입사되므로 상기 트렌치(8)의 바닥면으로 갈수록 비정질 실리콘층(7)의 깊이가 깊어진다.When the germanium ions are implanted as described above, an amorphous silicon layer 7 is formed at a predetermined depth on the bottom surface and the wall surface of the trench 8, and the germanium ions are incident at a specific angle. The depth of the amorphous silicon layer 7 becomes deeper toward the bottom surface.
이어서, 도2e에 도시된 바와 같이 상기 게르마늄 이온이 주입되어 비정질 실리콘층(7)이 형성된 트렌치(8)의 표면에 일정 두께의 열산화막(9)이 형성되도록 실리콘 섭스트레이트(2)에 열처리를 수행한다. 상기와 같이 하여, 상기 열산화막(9)은 트렌치의 경사도를 완화함과 동시에 전체적인 트렌치의 깊이를 작게 하는 역할을 한다.Subsequently, as shown in FIG. 2E, the heat treatment is performed on the silicon substrates 2 such that the germanium ions are implanted to form a thermal oxide film 9 having a predetermined thickness on the surface of the trench 8 on which the amorphous silicon layer 7 is formed. Perform. As described above, the thermal oxide film 9 serves to reduce the inclination of the trench and to reduce the depth of the entire trench.
이어서, 도2f에 도시된 바와 같이, 상기 실리콘 섭스트레이트(2)의 트렌치(8)에 산화막(12)을 형성하여 완전히 매립한다. 즉, 상기 실리콘 섭스트레이트(2)의 질화막(6) 및 트렌치(8) 표면 전체에 산화막(12)이 형성되도록 함으로써, 상기 산화막(12)에 의해 상기 트렌치(8)가 완전히 매립되도록 한다. 이때, 상기 매립되는 트렌치(8)의 깊이는 종래에 보다 더 작고 또한 경사 각도도 완화됨으로써, 종래와 같이 매립된 산화막(12)에 보이드가 형성되지 않는다.Subsequently, as shown in FIG. 2F, an oxide film 12 is formed in the trench 8 of the silicon substrate 2 to be completely filled. That is, the oxide film 12 is formed on the entire surface of the nitride film 6 and the trench 8 of the silicon substrate 2 so that the trench 8 is completely filled by the oxide film 12. At this time, the depth of the embedded trench 8 is smaller than in the past and the inclination angle is also relaxed, so that voids are not formed in the embedded oxide film 12 as in the prior art.
더불어, 도2g에 도시된 바와 같이 상기 실리콘 섭스트레이트(2)의 상면을 평탄화시킴으로써, 상기 트렌치(8)에 매립된 산화막(12)의 표면이 평탄해지도록 하며, 상기 실리콘 섭스트레이트(2)의 트렌치(8)에 매립된 산화막(12)이 소자 분리 영역이 되도록 한다.In addition, as shown in FIG. 2G, the top surface of the silicon substrate 2 is planarized, thereby making the surface of the oxide film 12 embedded in the trench 8 flat. The oxide film 12 embedded in the trench 8 is to be an element isolation region.
물론, 이러한 단계 이후에는 종래와 같은 방법으로 목적하는 소정의 반도체소자를 형성한다.Of course, after this step, a desired semiconductor device is formed by the same method as the conventional method.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.
따라서, 본 발명에 의한 실리콘 섭스트레이트의 소자 분리 방법에 의하면, 소자 분리 영역의 트렌치 표면 특히, 트렌치의 바닥면을 비정질 실리콘층으로 변형시키고, 이 표면에 산화 속도가 대단히 크고 두께가 비교적 두꺼운 열산화막을 미리 형성함으로써, 트렌치의 깊이 및 경사가 완화되도록 하는 효과가 있다.Therefore, according to the device isolation method of silicon substrate according to the present invention, the trench surface of the device isolation region, in particular, the bottom surface of the trench is deformed into an amorphous silicon layer, and the thermal oxidation film having a very high oxidation rate and a relatively thick thickness on this surface. By forming in advance, there is an effect that the depth and the slope of the trench are alleviated.
또한, 이 상태에서 상기 트렌치에 산화막을 형성 및 매립함으로써, 상기 트렌치 내측에 보이드의 발생없이 완벽하게 산화막이 형성되도록 하는 효과가 있다.In addition, by forming and filling an oxide film in the trench in this state, there is an effect that the oxide film is formed completely without the generation of voids inside the trench.
더불어, 상기와 같은 방법에 의해 본 발명은 소자가 고집적화되어 트렌치의 깊이가 깊어지고 폭이 작아진다고 해도, 소자의 특성은 전혀 저하되지 않도록 하는 효과가 있다.In addition, according to the above-described method, the present invention has the effect that the characteristics of the device do not deteriorate at all even if the device is highly integrated and the depth of the trench is deepened and the width is reduced.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0086388A KR100425998B1 (en) | 2001-12-27 | 2001-12-27 | shallow trench isolation forming method of silicon substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0086388A KR100425998B1 (en) | 2001-12-27 | 2001-12-27 | shallow trench isolation forming method of silicon substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030056214A KR20030056214A (en) | 2003-07-04 |
| KR100425998B1 true KR100425998B1 (en) | 2004-04-06 |
Family
ID=32214427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0086388A KR100425998B1 (en) | 2001-12-27 | 2001-12-27 | shallow trench isolation forming method of silicon substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100425998B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100519648B1 (en) * | 2003-12-10 | 2005-10-07 | 동부아남반도체 주식회사 | Method For Manufacturing Semiconductor Devices |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940012574A (en) * | 1992-11-02 | 1994-06-23 | 김주용 | Method of forming insulating film for device isolation |
| JPH09106984A (en) * | 1995-08-26 | 1997-04-22 | Hyundai Electron Ind Co Ltd | Formation of element isolating insulating film in semiconductor device |
| KR19990062960A (en) * | 1997-12-29 | 1999-07-26 | 구본준 | Isolation Method of Semiconductor Devices |
| KR19990062507A (en) * | 1997-12-11 | 1999-07-26 | 구본준 | Method of forming isolation film for semiconductor device |
| KR20010009810A (en) * | 1999-07-14 | 2001-02-05 | 윤종용 | Trench-type isolation method using Si-Ge epitaxial layer |
| KR20010066621A (en) * | 1999-12-31 | 2001-07-11 | 황인길 | Method for forming shallow trench isolation |
-
2001
- 2001-12-27 KR KR10-2001-0086388A patent/KR100425998B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940012574A (en) * | 1992-11-02 | 1994-06-23 | 김주용 | Method of forming insulating film for device isolation |
| JPH09106984A (en) * | 1995-08-26 | 1997-04-22 | Hyundai Electron Ind Co Ltd | Formation of element isolating insulating film in semiconductor device |
| KR19990062507A (en) * | 1997-12-11 | 1999-07-26 | 구본준 | Method of forming isolation film for semiconductor device |
| KR19990062960A (en) * | 1997-12-29 | 1999-07-26 | 구본준 | Isolation Method of Semiconductor Devices |
| KR20010009810A (en) * | 1999-07-14 | 2001-02-05 | 윤종용 | Trench-type isolation method using Si-Ge epitaxial layer |
| KR20010066621A (en) * | 1999-12-31 | 2001-07-11 | 황인길 | Method for forming shallow trench isolation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030056214A (en) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6093621A (en) | Method of forming shallow trench isolation | |
| KR100226488B1 (en) | Isolation structure of semiconductor device and manufacturing method thereof | |
| US20040021197A1 (en) | Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween | |
| JPH1012718A (en) | Trench element isolation | |
| JPS62219943A (en) | Formation of insulated isolation region | |
| JPH11340461A (en) | Semiconductor device and fabrication thereof | |
| KR20020071063A (en) | Dent free trench isolation structure and method for fabricating the same | |
| KR100425462B1 (en) | Semiconductor device on SOI(silicon on insulator) structure) and method for manufacturing the same | |
| US6946710B2 (en) | Method and structure to reduce CMOS inter-well leakage | |
| US7151022B2 (en) | Methods for forming shallow trench isolation | |
| KR20030028596A (en) | Method for forming isolation area in semiconductor device | |
| KR100606935B1 (en) | method for fabrication Semiconductor device | |
| KR100571410B1 (en) | Trench isolation layer formation method of semiconductor device | |
| JPH11121607A (en) | Manufacture of semiconductor device | |
| KR100425998B1 (en) | shallow trench isolation forming method of silicon substrate | |
| US20050009292A1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100361764B1 (en) | A method for forming a field oxide of a semiconductor device | |
| KR100845102B1 (en) | Method for Isolation Layer of Semiconductor Divice | |
| KR100548512B1 (en) | Method for fabricating semiconductor device | |
| KR100520512B1 (en) | Method for manufacturing semiconductor device with nitrogen implant | |
| KR20050031136A (en) | Recess gate transistor structure and method therefore | |
| KR20090063657A (en) | Method for fabricating a sti | |
| KR20030056217A (en) | shallow trench isolation forming method of semiconductor substrate | |
| JP2001244324A (en) | Method for manufacturing semiconductor device | |
| KR100519648B1 (en) | Method For Manufacturing Semiconductor Devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100223 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |