KR100425473B1

KR100425473B1 - 하드 디스크 드라이브의 스핀들 속도의 제어 방법 및 이를위한 스핀들 속도를 제어하기 위한 값의 결정 방법 및이를 적용한 하드 디스크 드라이브

Info

Publication number: KR100425473B1
Application number: KR10-2001-0071103A
Authority: KR
Inventors: 윤호식
Original assignee: 삼성전자주식회사
Priority date: 2000-11-15
Filing date: 2001-11-15
Publication date: 2004-03-30
Also published as: KR20020037723A

Abstract

스핀들 속도를 제어하는 방법 및 장치가 개시된다. 장치는 하우징, 상기 하우징에 장착되는 액튜에이터 암, 상기 액튜에이터 암에 장착되는 헤드, 상기 하우징에 장착되는 스핀 모터를 구비한다. 제어기는 상기 스핀 모터와 헤드에 연결되며, 다수의 트랙을 가지는 디스크는 스핀 모터에 부착된다. 상기 제어기는 상기 헤드가 상기 디스크의 복수의 트랙을 가로질러 이동했을 때 갱신되는 값으로 상기 스핀모터를 구동한다. 디스크 드라이브 장치에서의 스핀들 속도를 제어하여 드래그의 정밀한 보상이 가능해지고 검색 루틴를 수행하기 위하여 요구되는 전체 시간을 감소시킬 수 있다.

Description

하드 디스크 드라이브의 스핀들 속도의 제어 방법 및 이를 위한 스핀들 속도를 제어하기 위한 값의 결정 방법 및 이를 적용한 하드 디스크 드라이브{Method for controlling spindle speed of disk drive and method for determining controlling value for controlling spindle speed and hard disk drive adopting the same}

본 발명은 하드 디스크 드라이브의 스핀들 속도의 제어 방법 및 이를 위한 스핀들 속도를 제어하기 위한 값의 결정 방법 및 이를 적용한 하드 디스크 드라이브에 관한 것으로서, 상세히는 디스크 드라이브 시스템에서 스핀들 모터의 드래그 효과의 보상에 의해 스핀들 속도를 제어하기 위한 방법 및 장치에 관한 것이다.

하드 디스크 드라이브는 스핀들 모터에 의해 회전되는 스핀들에 연결되는 복수의 디스크들은 포함한다. 하드 디스크 드라이브는 또한 회전 디스크(들)의 자기 필드(magnetic field)를 각각 자화시키고 감지하는 것에 의해 정보를 쓰거나 읽을 수 있는 다수의 자기 트랜스듀서(magnetic transducer)들을 포함한다. 정보는 전형적으로 환상의 트랙(track) 내에 위치하는 다수의 섹터(sector)로 포맷된다. 거기에는 각 디스크 표면을 가로지르게 위치하는 많은 트랙들이 있다. 수직방향으로 유사한 많은 트랙들은 종종 실린더(cylinder)라고 불리운다. 각 트랙은 실린더 번호에 의해 확인(identify)될 수 있다.

각 트랜스듀서는 전형적으로 헤드 짐발 조립체(Head Gimbal Assembly, HGA)에 합체되는 슬라이더(slider)에 집적(integrated)된다. 각 HGA는 액튜에이터 암에 부착된다. 상기 액튜에이터 암은 보이스 코일 모터를 함께 규정하는 자기 조립체에 인접하여 위치하는 보이스 코일(voice coil)을 구비한다. 하드 디스크 드라이브는 전형적으로 드라이브 회로와 상기 보이스 코일 모터를 여기시키는 전류를 제공하는 제어기를 포함한다. 여기된 보이스 코일 모터는 액튜에이터 암을 회전시키고 그리고 디스크(들)의 표면을 따라서 튜랜스듀서를 이동시킨다.

정보를 기록하고 읽을 때, 하드 디스크 드라이브는 한 실린더(트랙)로 부터 다른 한 실린더로 트랜스듀서를 이동시키는 검색 루틴(seek routine)를 수행할 것이다. 검색 루틴 동안, 보이스 코일 모터는 전류에 의해 여기되어 디스크 표면에 위치한 새로운 실린더 위치로 트랜스듀서를 이동시킨다. 상기 제어기는 역시 서보 루틴을 수행하여 트랜스듀서가 바른 실린더 위치로 이동하는 것을 보증한다.

검색과정동안 스핀들 속도는, 트랜스듀서 위치와 디스크의 중심간의 모멘텀(momentum)의 변화에 기인하여 변화된다. 이는 또한, 트랜스듀서-디스크 경계로 부터 발생된 드래그(drag, 이끌림)에 기인하여 변화된다. 특히, 트랜스듀서가 디스크를 따라서 이동하면, 액튜에이터 암은 헤드와 디스크 경계간의 저항에 기인한 드래그를 겪게 된다. 드래그의 크기는 디스크 표면의 내부 직경으로 부터 외부 직경으로 증가한다. 이에 더하여, 드래그의 크기는 또한 디스크의 코팅의 환경의 함수이다. 많은 경우에 있어서, 이런 코팅은 점성물질로 구성되며, 이의 점성은 기록 매체(recording media) 상의 온도와 습도의 함수로서 변화된다. 결과적인 드래그 형태는 불균일하게 되고 그리고 스핀들 모터 상에 고르지 않은 하중을 부여한다. 결과적으로 이끌린 스핀들은 균일한 스핀들 회전에 대한 방해원으로서 작용한다.

미국특허 5,589,996( '996 특허)는 디스크 드라이브 시스템에서 드래그를 보상하는 기술을 개시한다. '996 특허는 새로운 검색의 순간에 전류 공급의 값을 새롭게하여, 목표 위치에서 균일한 속도로 스핀들 모터를 유지시키는데 필요한 전류를 반영하도록 하는 것을 개시한다. 그러나, 스핀들 모터의 전류는 트랜스듀서가 목표위치에 도달한 후가 되기까지는 바뀌지 않는다. 따라서, 이 기술은 그 자신의검색 동작 동안 드래그 보상을 제공하지 못한다. 결과적으로 검색 동작 동안 액튜에이터 암이 겪게 되는 드래그는 약 10% 정도 검색 동작을 수행하는 시간을 증가시킨다. 이에 더하여, 목표 위치에서 전류 공급의 값이 새로운 검색의 순간에 갱신되기 때문에, 드래그 자세가 아직 바뀌지 않은 때에, 갱신된 전류값이 목표 위치에 최종적으로 트랜스듀서가 도달했을 때의 소망하는 스핀들 속도를 유지하기에 충분한 지를 보증할 수 없다. 이는 앞에서의 검색 동작 동안 스핀들 속도가 변화되기 때문이다.

드래그의 정밀한 보상이 마련되도록 디스크 드라이브에서 스핀들 속도를 제어하며, 검색 루틴을 수행하는데 요구되는 전체 시간을 감소시키기 위한 방법 및 장치를 제공하는 것이 소망된다.

본 발명은 디스크 드라이브 장치에서의 스핀들 속도를 제어하여 드래그의 정밀한 보상을 제공하며, 검색 루틴를 수행하기 위하여 요구되는 전체 시간을 감소시킬 수 있는 방법 및 장치를 제공함에 그 목적이 있다.

도 1은 본 발명이 이행된 하드 디스크 드라이브의 한 실시예의 평면도이다.

도 2는 본 발명의 원리에 따라서 하드 디스크 드라이브를 제어하는 전기적 시스템의 한 실시예의 개략도이다.

도 3a는 샘플링 카운트 k에서 스핀들 속도 오차의 합(summation)S(k) 와 k 간의 관계를 보인 그래프이다.

도 3b는 본 발명의 원리에 따라서 이용된 드래그 보상 조정 테이블(52a)의 한 실시예이다.

도 4는 도 2의 서보 제어 시스템의 한 실시예의 개략도이다.

도 5a는 피드포워드(feedfoward) 동작 동안 드래그 보상 조정 테이블(52a)를 마련하는데 수반되는 캘리브레이션 파라미터를 보이는 다이아그램이다.

도 5b는 비검색 동작 동안 본 발명을 이행하는데 수반된 파라미터를 보이는 다이아그램이다.

도 5c는 검색 동작 동안 본 발명을 이행하는데 수반된 파라미터를 보이는 다이아그램이다.

도 6은 본 발명의 드래그 보상 측정 과정의 한 실시예를 보이는 플로우 챠트이다.

도 7은 본 발명의 드래그 보상 실행 과정의 한 실시예를 보이는 플로우 챠트이다.

상기의 목적을 달성하기 위하여 본 발명에 따르면,

하우징;

상기 하우징에 장착되는 액튜에이터 암;

상기 액튜에이터 암에 장착되는 헤드;

상기 하우징에 장착되는 스핀 모터;

상기 시픈 모터와 헤드에 연결되는 제어기; 그리고

상기 스핀 모터에 부착되는 것으로 다수의 트랙을 가지는 디스크를 구비하며,

상기 제어기는 상기 헤드가 상기 디스크의 복수의 트랙 중 적어도 하나를 가로질러 이동했을 때 갱신되는 것으로 상기 헤드의 위치에 대응하는 파워 펄스의 듀티 사이클인 제어값으로 상기 스핀모터를 제어하도록 되어 있는 하드 디스크 드라이브가 개시된다.

본 발명의 하드 디스크 드라이브에서, 상기 제어기에 연결되는 것으로 상기 제어값을 저장하는 메모리를 더 구비하는 것이 바람직하다.

또한 상기 본 발명의 하드 디스크 드라이브에서 상기 듀티 사이클은 드래그 보정 값을 포함하며, 상기 드래그 보정 값은 상기 디스크의 복수의 트랙 중 적어도하나를 가로질러 이동되었을 때 드래그 효과를 보상하도록 되는 것이 바람직하다.

또한 상기 목적을 달성하기 위하여 본 발명에 따르면,

소정의 구동값으로 스핀 모터의 스핀들을 구동하며, 상기 스핀들은 스핀들 모터에 부착된 디스크를 회전시키며;

소정의 스핀들 속도를 유지하기 위하여, 상기 디스크의 한 트랙을 가로 질러 상기 헤드가 이동했을 때 조정되는 것으로 상기 헤드의 위치에 대응하는 파워 펄스의 듀티 사이클인 값으로 상기 구동값을 갱신하는 과정을 포함하는 하드 디스크 드라이브의 스핀들 속도의 제어 방법이 제공된다.

상기 본 발명의 속도 제어 방법에 있어서, 상기 스핀모터에 결합되는 제어기, 상기 제어기에 연결되는 메모리를 더 마련하고, 상기 메모리는 상기 소정의 값과 조정된 값을 저장하는 것이 더욱 바람직하다.

또한, 본 발명의 제어 방법에 있어서, 상기 듀티 사이클은 드래그 조정 값을 포함하는 것이 바람직하며, 나아가서는 상기 드래그 조정 값은 상기 헤드가 상기 디스크 상의 복수의 트랙들 중 적어도 하나를 거슬러서 이동했을 때 드래그 효과를 보상하는 것이 바람직한다.

또 한편, 상기 목적을 달성하기 위하여 본 발명에 따르면,

스핀들 모터에 결합된 스핀들을 소정의 속도로 동작시키며;

복수의 트랙을 가지는 것으로 상기 스핀들에 의해 회전되는 디스크 위로 헤드 짐발 조립체를 언래치하며;

상기 헤드 짐발 조립체를 소정의 트랙 어드레스로 향하도록 하며;

상기 스핀 모터의 듀티 사이클의 초기 값을 구하며;

상기 소정 트랙 어드레스에 대응하는 목표 위치로 상기 헤드 짐발 조립체를 이동시키며;

상기 초기 위치와 목표 위치 사이의 다수의 위치에서 상기 스핀들의 실제 속도를 판단하며;

상기 복수의 위치의 각각에서 상기 스핀들의 실제 속도 및 소정의 속도 사이의 차이를 판단하며;

상기 초기 듀티 사이클, 상기 실제 속도 및 소정의 속도에 기초하여 상기 소정의 속도에서 상기 스핀들의 유지시키기 위해 대응하는 조정 값을 산출하는; 것을 특징으로 하는 하드 디스크 드라이브의 스핀들 속도를 제어하기 위한 값의 결정 방법이 제공된다.

상기 본 발명의 결정 방법에 있어서, 상기 조정 값을 저장하는 과정을 더 포함하며, 상기 초기 위치와 상기 목표 위치는 상기 트랙을 따라 있는 것이 바람직하다.

또한, 본 발명의 결정 방법에 있어서, 상기 대응하는 조정 값의 산출은 복수의 위치의 각각에서 대응하는 조정 값을 산출하는 것을 더 포함하여 상기 초기 듀티 사이클, 실제 속도 및 소정의 속도에 기초하여 상기 스핀들 속도를 소정의 속도로 유지시키는 것이 바람직하다.

한편, 본 발명의 결정 방법에 있어서, 상기 대응하는 조정 값의 산출은 복수의 위치의 각각에서 대응하는 조정 값을 산출하는 것을 더 포함하여 상기 초기 듀티 사이클, 실제 속도 및 소정의 속도에 기초하여 상기 스핀들 속도를 소정의 속도로 유지시키며, 또한 상기 대응하는 조정값을 합하여 상기 트랙을 위한 전체의 조정 값을 마련하기 위하여 상기 대응하는 조정값을 합하는 것이 바람직하다.

본 발명의 한 실시예는 스핀들의 속도가 소정의 일정(一定)값을 유지하도록 (예들들어 검색 루틴 동안) 디스크 표면을 따라 트랜스듀서가 이동할때 갱신된 값으로 디스크에 결합된 스핀들을 구동하도록 된 하드 디스크 드라이브이다. 상기 트랜스듀서는 헤드 짐발 조립체(HGA)에 합체되는 슬라이더에 집적(集積)된다. 헤드 짐발 조립체는 디스크 표면을 따라 튜랜스듀서를 이동시킬 수 있는 액튜에이터 암에 장착된다. 상기 스핀들의 속도는 상기 제어기에 의해 제어된다. 액튜에이어 암과 트랜스듀서의 움직임도 역시 상기 제어기에 의해 제어된다. 상기 제어기는 검색루틴과 서보 제어 루틴에 따라서 현재의 트랙으로 부터 새로운 트랙으로 트랜스듀서를 이동시킨다.

참조번호와 함께 도면을 참조하면서 본 발명의 실시예를 보다 상세히 설명한다.

도 1은 본 발명에 따른 하드 디스크 드라이브(10)의 한 실시예를 보인다. 상기 하드 디스크 드라이브(10)는 스핀들 모터(14)에 의해 회전되는 적어도 하나의 자기 디스크(12)를 구비한다. 상기 드라이브(10)는 역시 디스크 표면(18)에 인접하게 위치하는 트랜스듀서(16)을 포함한다.

상기 트랜스듀서(16)는 상기 디스크(12)의 자기필드를 각각 자화시키고 그리고 검지하는 것에 의해 회전하는 디스크(12) 상에 정보를 쓰거나 읽을 수 있다. 거기에는 전형적으로 디스크의 표면(18) 각각과 관련되는 트랜스듀서(16)가 있다. 하나의 트랜스듀서(16)가 도시되고 설명되었지만, 디스크(12)를 자화시키는 쓰기 트랜스듀서와 디스크(12)의 자기 필드를 검지하는 별도의 읽기 트랜스듀서가 있다는 점이 이해되어야 할 것이다. 상기 읽기 트랜스듀서는 자기저항(magneto- resistive, MR) 물질로 구성될 수 있다.

트랜스듀서(16)는 슬라이더(20)에 집적될 수 있다. 상기 슬라이더(20)는 트랜스듀서(16)와 디스크 표면(18)사이에 공기 베어링을 형성하도록 형성된다. 슬라이더(20)는 헤드 짐발 조립체(HGA, 22)에 합체된다. 상기 HGA(22)는 보이스 코일(26)을 갖는 액튜에이터 암(24)에 부착된다. 상기 보이스 코일(26)은 보이스 코일 모터(VCM, 30)를 규정하는 자기 조립체(28)에 인접하여 위치한다. 보이스 코일(26)에 전류가 인가되면 베어링 조립체(32)에 대해 액튜에이터 암(24)를 회전시키는 토오크가 발생된다. 액튜에이터 암(24)의 회전은 디스크 표면(18)을 따라서 트랜스듀서(16)를 이동시킨다.

정보는 전형적으로 디스크(12)의 환형 트랙(34)들 내에 저장된다. 각 트랙(34)은 전형적으로 다수의 섹터들을 포함한다. 각 섹터는 데이타 필드(data field)와 인증 필드(identification field)를 포함한다. 인증필드는 섹터와 트랙(실린더)을 인증하는 그레이 코드 정보(grey code information)을 포함한다. 트랜스듀서(16)는 디스크 표면(18)을 따라 이동하여 다른 트랙 상에 정보를 쓰거나 읽는다. 다른 트랙을 액세스하는 트랜스듀서의 이동은 공통적으로 검색 루틴으로 불리운다.

도 2는 하드 디스크 드라이브(10)를 제어할 수 있는 전기적 시스템(40)을 보인다. 상기 시스템(40)은 읽기/쓰기(R/W) 채널 회로(44)와 전단 증폭기 회로(46)에 의해 트랜스듀서(16)에 연결되는 제어기(42)를 포함한다. 상기 제어기(42)는 디지탈 신호 처리기(Digital Signal Processor, DSP)가 될 수 있다. 상기 제어기(42)는 디스크(12)로 부터 정보를 읽거나 또는 기록하도록 제어신호를 R/W(read/write)채널(44)에 제공할 수 있다. 상기 정보는 전형적으로 R/W 채널(44)로 부터 호스트 인터페이스 회로(48)로 전송된다. 상기 호스트 인터페이스 회로(48)는 버퍼 메모리와 개인용 컴퓨터와 같은 장치에 대한 디스크 드라이브의 접속(interface)를 허용하는 제어 회로소자를 포함한다.

상기 제어기(42)는 또한 ROM(Read only Memory, 52)와 RAM(Random Access Memory Device, 54)에 연결될 수 있다. ROM(52)과 RAM(54)은 소프트웨어 루틴을 수행하는 제어기(42)에 의해 사용되는 정보와 데이타를 가질 수 있다. 소프트웨어 루틴의 하나는 한 트랙에서 다른 한 트랙으로 트랜스듀서(16)를 이동시키는 본 발명의 검색루틴을 포함한다. 본 발명의 한 실시예에서, 상기 검색루틴은 올바른 트랙으로의 트랜스듀서(16)의 이동을 보증하는 서보 제어 루틴을 포함한다. 본 발명의 한 실시예에서 디스크 상의 다양한 트랙에 대응하는 드래그 보상 조정 값(drag compensation adjutment value)들은 ROM(52)에 저장된 드래그 보상 조정 테이블(drag compensation adjustment table, 52a)에 저장된다.

본 발명의 한 실시예에서, 제어기(42)는 스핀들 모터(14)를 구동하는 스핀들 모터 드라이버(60)에 결합된다. 상기 제어기(42)는 역시 스핀들 모터 속도 측정 블럭(62)에 연결된다. 상기 스핀들 모터 속도 측정 블럭(62)은 ROM(52)에 위치한 테이블(52b)로 부터 스핀들 모터(14)의 목표 속도를 취한다. 이는 또한 스핀들 모터(14)의 실제 속도를 측정한다. 한 실시예에서, 스핀들 모터 속도 측정 블럭(62)은 스핀들 모터 드라이버(60)로 부터의 신호 S_f와 스핀들 모터 스핀들 모터(14)가 드라이버(60)에 의해 구동되는 때의 표시 주파수를 입력받는다. 스핀들 모터 드라이버(60)의 실제 속도는 신호 S_f로 부터 구해진다. 목표속도와 실제속도에 기초하여, 스핀들 모터 속도 측정 블럭(62)은 스핀들 모터(62)의 실제 속도와 목표 속도간의 차이(오차) E(k)를 발생하고 그리고 E(k)를 제어기(42)에 제공한다.

특히, 검색 루틴은, 스핀들 모터(14)의 입력으로서 인가되는 파워 펄스(power pulse)의 듀티 사이클(duty cycle)를 변화시키기 위한 피드포워드 프로세서(feed foward process)를 포함하여, 검색 동작 동안 소망하는 속도로 스핀들 속도가 유지되도록 한다. 결과적인 듀티 사이클은 슬라이더-디스크 경계면에 기인하여 슬라이더(20)가 겪게 되는 드래그의 보상에 의해 조정되어, 소정의 일정한 값에서 스핀들 속도가 위치되게 된다. 디스크 상의 다른 슬라이더 위치들에서 스핀들 모터(14)를 구동하기 위해 요구되는 구동 전류 값들의 목록은 ROM(52)에서 테이블 52a에 저장된다. 따라서, 검색 동작동안, 스핀들 모터(14)에 제공되는 듀티 사이클은 드래그 보상을 위해 제공되도록 일정하게 변화된다. 결과적으로, 스핀들 속도는, 트랜스듀서(16)가 초기 위치에서 목표 위치로 이동하는 동안 일관성있게 균일하게 유지된다.

검색 동작 과정 동안에, 제어기(42)는, 특정 트랜스듀서(16)의 위치에 대응하는 파워 펄스의 듀티 사이클 U(k,j)를 계산하며, 계산된 듀티 사이클을 사용하여 스핀들 모터 드라이버(60)를 구동한다. 관련된 듀티 사이클 U(k,j)은 다음과 같이 표현된다.

U(k,j)=Kitfp

여기에서,

S(k) = S(k-1) + E(k) + Dtff

위의 식 1, 2에서 k 는 샘플링 타임 또는 카운드(계수)로서, 같은 트랙 위에서 넘겨진 각 시간 별 샘플들에 의해 증가된다(예를 들어 각 시간 섹터 카운트 넘버 j=N, 이고 여기에서 j는 섹터 넘버이며 그리고 N 은 그 트랙의 섹터들의 수이다).

K_p는 비례 제어 이득(proportional control gain)이며;

K_i는 적분 제어 이득(integral control gain)이며;

E(k)는 샘플링 카운트 k 에서 소정의 목표 속도에 관련되는 실제 스핀들 속도의 차이 또는 오차(difference or error)이며;

S(k)는 샘플링 카운트 k에서 스핀들 속도 오차의 합(summation)이며;

D_t(x(j), X_f(k))는 위치 x(j)와 위치 X_f(k)에서 드래그 조정 값 사이의차이(difference)이며;

x(j)는 서보 섹터 j에서 트랜스듀서의 위치를 나타내며;

X_f(k)는 드래그 조정값 D_t을 계산하기 위한 기준 위치(reference position)이며;

U(k, j)는 k 번째 스핀들 속도 샘플링 이후 j 번째 섹터에서의 듀티 사이클 입력(duty cycle input)이다.

상기한 바와 같이, S_t(t)는 특정 트랙 k를 위한 샘플링 카운트 k 에서 스핀들 속도 오차 E(k) 들의 합이다. 도 3A는 각 트랙 t를 위해 샘플링된 오차합 S_t(t)와 샘플링 카운트 k 와의 관계를 보인 그래프이다. 도시된 바와 같이, 특정 트랙 t를 위한 에러 E_t(k)의 합은 스핀들 모터가 목표 속도에 도달할때에 접근한다.

본 발명의 드래그 보상 과정을 수행하기 전에, 한 측정단계가 수행되어 각각의 적절한 트랙 t를 위한 에러 합이 얻어진다. 대응하는 트랙번호 X_t에서의 테이블(52a)에서, t는 트랙번호이며 여기에서 t=1,....T 그리고 T 는 샘플링된 트랙들의 수 이다. 상기 테이블(52a)는 각 파워-온 시퀀스 또는 번인 프로세스(burnin process)에서 발생될 수 있다. 상기 목록의 한 예가 3B에서 보여진다. 이 목록은 따라서 테이블 52a 로서 ROM(52) 에 저장된다.

트랜스듀서(16)가 목표 위치에 도달하면, 스핀들 속도의 정밀한 제어를 제공하는 피드백 제어 프로세스를 이용한다. 특히, 트랜스듀서(16)가 목표 위치에 도달하고 그 트랙에 머무르면, 현재의 샘플링 위치 x(j)가 기준 위치 X_f(k)와 같게 되기 때문에 D_t(x(j),X_f(k)) = 0 가 된다. 함수(1)는 따라서 다음 식과 같이 간략화된다.

U(k) = Ki p

S(k) = S(k-1) + E(k)

피드백 제어 과정 동안에, 상기 제어기는 D(x(j), X_f(k))를 제로(0)로 설정하며, 특정 트랙 t를 위한 실제 목표 스핀들 속도들의 차이에 기초하여 E(k)를 구한다. 그러면 S(k)는 S(k-1)과 E(k)에 기초하여 계산된다. 상기 듀티 사이클 U(k)는 이어서 계산된다.

상기 제어기(42)는 또한 디스크(12)의 소망하는 트랙 상에 정밀하게 위치되는 것을 보증한다. 상기 제어기(42)가 검색루틴을 수행하면, 상기 트랜스듀서(16)는 첫번째 트랙에서 이로부터 거리 X_SK에 위치하는 새로운 트랙으로 이동한다. 새로운 트랙과 첫번째 트랙의 사이에 위치하는 트랙들의 서보 섹터 상에 위치하는 그레이 코드(grey code)는 트랜스듀서(16)가 디스크(12)을 따라서 이동하는 것으로서 해독된다. 이는 제어기(42)가 트랜스듀서(16)의 위치를 결정하고 그리고 또한 트랜스듀서(16)가 소망하는 속도 또는 가속도 또는 이 양자로 디스크를 이동하는 것인지 판단하게 된다. 상기 그레이 코드들은 제어기(42)가 트랜스듀서(16)의 움직임을 정정할 수 있도록 트랜스듀서(16)가 새로운 트랙 위치로 이동하게 되면 주기적으로샘플링된다.

도 4는 본 발명의 원리에 따라서 도 2의 제어기(42) 내에 구현된 서보 제어 시스템(43)의 한 실시예를 보인다. 서보 제어 시스템(43)은 ROM(52)에서 테이블(52a)로 부터 추출된 보상 신호들 D_t(x(j), X_f(k))이 제어기(42)로 부터 입력받는 비례 및 적분 (Proportional and Integral, PI) 제어 이득 회로(70)를 포함한다. 상기 PI 제어 이득 회로(70)는 상기 스핀들 모터 속도 측정 블럭(62)으로 부터의 에러 신호 E(k)들과 적분 회로(integrator circuit, 72)로 부터 에러 합 신호 S(k)들을 또한 입력받는다. 상기 적분 회로(72)는 상기 스핀들 모터 속도 측정 블럭(62)로 부터의 에러 신호 E(k)를 입력받으며 그리고 초기 및 목표 위치간에 발생하는 에러 신호 E(k)들을 합한다. D_t(x(j),X_f(k)), E(k) 그리고 S(k)에 기초하여, PI 제어 이득 회로(70)는 스핀들 모터(14)를 구동하는 스핀들 모터 드라이버(60)에 제공되는 U(k, j)를 발생한다.

도 5A는 피드포워드 동작 중에 사용되는 드래그 보상 조정 테이블(52a)를 마련하는데 수반되는 캘리브레이션 파라미터(calibration parameter)를 보이는 챠트입니다. 캘리브레이션 프로세스 동안, 각 트랙을 위한 스핀들 오류 E_t(k) 의 다수 샘플들이 얻어진다. 다수의 샘플 k 는 E_t(k)가 0 과 같지 않거나(예를 들어, 실제 스핀들 속도가 목표 스핀들 속도와 같지 않다) 또는 E_t(k)가 소정의 설정(threshold)의 바깥에 있는 한 취해진다. 그들 조건들을 충족시키기에 앞서 요구되는 샘플 k의 수를 확인할 수 없기 때문에, 예를들어 j = N 일때, 트랙에서 섹터의 수와 같은 섹터 카운트수가 같아지는 각 시간에 E_t(k)가 체크된다. 취득된 E_t(k)에 기초하여, S_t(k) 그리고 따라서 U_t(k)가 계산된다.

캘리브레이션 프로세스의 한 예가 상세히 설명된다. 특히 트랙 X₁을 위하여, 그리고 k= 0 의 샘플링 카운트 (트랙 X₁으로 검색에 앞서), S₁(0) = U/K_i, 여기에서 U 는 현재 듀티 싸이클 값이다. 검색 과정은 시작되고 K = 1 이다. 이 시점에, E₁(1)이 측정된다. 만약에 E₁(1)이 영(零)과 같지 않으면, S₁(1)과 U₁(1)이 계산된다. 이때에, S₁(1) = S₁(0) + E₁(1) 그리고 U₁(1) = K_i* S₁(1) + K_p* E₁(1)이다.

E₁(1)이 영과 같지 않기 때문에, 트랙 X₁을 위한 두번째 샘플 k = 2가 취해진다. E₁(2)가 측정되고 영이 아닌것으로 판단된다. 이 시기에, S₁(k) = S₁(k-1)=이며,은 테이블(52a)에서 트랙 X₁다음에 저장된다. 현재 듀티 사이클은 그러면 U₁= K_i*로 갱신된다.

그러면, 다음 트랙, X₂를 위한 측정이 이루어 진다. 먼저, 검색 과정에 앞서, k = 0 에서 S₂(0) = U/K_i= [K_i*] / K_{1 =} 이기 때문에, S₂=이다. 검색 과정은 시작되고 K = 1 이다. E₂(1)이 측정되고, 그리고 E₂(1)이 영이 아니면, S₂(1)과 U₂(1) 이 계산된다. 상기 캘리브레이션 과정은 상기 테이블(52a)와완료될 때까지(예를 들어 도 3B 참고) 첫번째 트랙 X₁에 대해 계속된다.

도 5B는 검색 동작 동안 피드포워드 제어 프로세스가 수행되는데 수반되는 파라미터를 나타내 보인다. 검색 동작 동안, 스핀들 속도를 소정의 목표 속도로 유지시키도록 피드포워드제어 프로세스가 사용된다. 디스크 드라이브가 검색 모드에 있으면, 제어기(42)는 스핀들 모터(14)를 구동하기 위한 듀티 사이클을 갱신하기에 앞서 트랜스듀서의 위치를 측정한다. 만약에, 특정 트랙에서, 섹터 카운트 j 가 N 과 같지 않으면, 예를 들어 트랜스듀서가 인접한 트랙으로 이동하지 않고 여전히 동일 트랙에 있을 때, 드래그 조정 값 D_t(x(j), X_f(k-1))은 특정 트랙 t를 위한의 값을 취하는 것에 의해 테이블(52a)로 부터 추출된다. 이 경우, S(k)와 E(k)는 갱신되지 않고, U(k, j) = K_i[S(k) + D_t(x(j), X_f(k-1))] + K_p* E(k) 이다.

그러나, J = N, X_f(K) = x(N) 일때,

D(x(N), X_f(k-1)) = D(X_f(k), X_f(k-1)),

S(k) = S(k-1) + E(k) + D_t(X_f(k), X_f(k-1))

U(k, 0) = K₁* S(k) + K_p* E(k) 이다.

도 5C는 추종 또는 비검색 동작(follow or non-seek operation) 동안 피이드백 제어 프로세스가 수행되는데 수반되는 파라미터를 보이는 챠트이다.

추종 또는 비검색 동작 동안, 피이드포워드 제어 프로세스는 스핀들 속도를 소정의 목표 속도로 유지시키기 위하여 사용된다. 디스크 드라이브가 비검색 모드에 있으면,

X_f(k) = X_f(k-1) 이므로 D_t(X_f(k), X_f(k-1)) = 0 이다,

따라서, S(k) = S(k-1) + E(k) + D_t(X_f(k),X_f(k-1))

= S(k-1) + E(k)

U(k) = K_i* S(k) + k_p* (E(k) 이다.

그러므로, 피이드백 프로세스 동안, D_t(X_f(k),X_f(k-1)) 는 맨 처음 영으로 셋팅된다. 그 다음 현재의 참조위치는 X_f(k+1)로 설정된다. 다음에, 실제 스핀들 속도가 구해지고 그리고 스피드 오차 E(k+1)이 구해진다. 그 다음에 합계 S(k+1) 은 E(k+1)에 기초하여 결정된다. 현재 듀티 사이클 U(k + 1)은 그 다음 갱신되며, 그리고 k 는 1 만큼 증가된다.

도 6은 본 발명의 원리에 따라 마련된 보상 측정 과정의 한 실시예의 플로우챠트이다. 여기에서 설명된 바와 같이, E_t(k)= E_t(k, N); S_t(k)= S_t(k, N), U_f(k) = U_t(k, N) 이다. 상기 보상 측정 프로세스 100 은 각 파워-온 시퀀스(power-on sequence) 동안 또는 디스크의 번인 프로세스(burn-in process) 동안 수행될 수 있다. 시작 상태로 부터 시작하여, 프로세스 100 은, 제어기(42)가 스핀들 모터를 소정의 목표 속도를 구동할 수 있게 하는 초기 값을 ROM(52')로 부터 추출하는 블록(102)를 수행하도록 진행한다. 소정의 목표 속도에 도달하면, HGA(22)는 블록 104 의 프로세스에 보인 바와 같이 구속으로부터 해제(unlatch) 된다.

다음에, 프로세스 100은 HGA(22)의 목표 어드레스를 소정 트랙의 어드레스로 설정한다. 한 실시예에서, 소정의 트랙은 디스크의 첫번째 트랙이다. 상기 프로세스 100은 그 다음에 스핀들 모터 드라이버(60)의 입력 듀티 사이클로부터 읽힌(프로세스 블록 108) S(k), 예를 들어 S(0)의 초기값을 얻는다. 상기 프로세스 100은 그러면 샘플링 번호 k 를 1로 셋팅한다(프로세스 블록 110). 다음에, 프로세스 100은 목표 위치(예를 들어 소정의 트랙)에 도달하기 위한 검색 루틴을 수행한다. 프로세스 100은 그 다음에 j = N 에서 스핀들 속도를 얻기 위한 특정의 N 섹터 상에 위치했음을 보증한다. 이는 프로세스 블록 114에 도시된 바와 같이, 섹터 마크 수 j 를 N 에 이르기 까지 카운팅하는 것에 의해 달성된다. 상기 프로세스 100은 그러면 프로세스 블록 116에 도시된 바와 같이, 목표 위치에서 실제 스핀들 속도를 결정한다. 프로세스 100은 그러면, 프로세스 블록 120에 보인 바와 같이, 실제 및 소정의 목표 속도 간의 차이 E(k)를 결정한다. 프로세스 블록 122에 보인 바와 같이, E(k)에 기초하여, S_t(k)는 S(k) = S(k - 1) + E(k) 로 표현되는 식에 따라서 갱신된다. 프로세스 100은 그러면 스핀들 속도가 소정의 속도에 도달했는지, 예를 들어 E(k) = 0 인지를 판단하는 결정 블록(124)으로 이동한다. 만약에 그렇다면, S(k)는 대응하는 트랙 번호의 다음에 테이블(52a)에 저장된다.(프로세스 블록 126). 그렇지 않다면, 상기 스핀들 모터 드라이버를 위한 듀티 사이클 U(k)는 프로세스 블록 128에 보인 바와 같이 갱신되며, 그리고 k 는 프로세스 블록 130에 보인 바와 같이 1 만큼 증가된다. 그런 후, 프로세스 100은 프로세스 블록 114로 복귀한다.

프로세스 블록 126으로 부터 진전되어, 상기 프로세스 100은 테이블 52a에서마지막 트랙을 위한 S_t(k)가 구해졌는지를 판단하는 결정 블록 132로 진행한다. 만약에 그렇지 않다면, 프로세스 100은 테이블상의 다음 트랙으로 HGA를 위한 목표 어드레스를 설정하며(프로세스 블록 134), 그리고 프로세스 108로 복귀한다. 그게 아니라면, 프로세스 100은 종료된다. 속도 오차 E_t(k)의 합계 S_t(k)는 디스크 드라이브의 정상 동작 동안에 튜티 사이클 U_t(k)를 생성하는데 사용된다.

도 7은 본 발명의 원리에 따라서 제공된 스핀들 속도 조정(실행) 프로세스의 한 실시예의 플로우 챠트이다. 시작 상태로 부터 출발하여, 프로세스 200은 샘플링 카운트 K 를 1 로 설정하는 프로세스 블록 204로 진행한다. 그러면, 현재 동작이 검색 동작을 수반하는지를 판단하는 프로세스 블록 204로 진행한다. 그것이 아니라면, 프로세스 블록 206-218에 보인 것과 같은 피이드백 프로세스를 수행하도록 진행된다. 그것이 아니라면, 블록 220-226 또는 220-224 및 210-218에 보인 것과 같은 피이드포워드를 수행하도록 진행된다.

특히, 프로세스 200이 결정블록 204에서 검색 동작이 수반되지 않는 것을 판단하면, 이전한 트랙으로 트랜스듀서(16)가 이동하지 않는 것을 확인하는 프로세스 블록 206으로 진행한다. 한 실시예에서, 이는 N 이 트랙의 섹터의 수인 경우, 섹터 마크가 N에 이르기 까지 카운팅되는 것에 의해 달성된다. 프로세스 200은 그러면 위치 X(N)을 X_f(K + 1)로 갱신하는 프로세스 블록 210을 수행하도록 진행한다. 그 다음에, 프로세스 200은 스핀들 모터(14)로 부터 실제 스핀들 속도 값을 구하며, 그리고 실제 및 목표 스핀들 속도의 차이에 기초하여 대응하는 속도 오차 E(k+1)을결정한다(프로세스 블록 212). 상기 프로세스 200은 그러면, 프로세스 블록 214에 도시된 바와 같이, 속도 오차 E(k+1)의 합계 S(k+1)와 드래그 보상 값 D_t(X_f(k+1), X_f(k))을 산출하는 프로세스 블록(214)을 실행하도록 진행한다. 다음에, 듀티 사이클 U(k+1)은, 프로세스 블록 216에 도시된 바와 같이, S(k+1), E(k+1) 그리고 D_t(X_f(k+1), X_f(k))에 기초하여 갱신된다. 그러면 상기 샘플링 카운트는 프로세스 블록 218에 도시된 바와 같이, 예를 들어 k= k + 1 로 갱신된다.

만약 결정 블록 204에서, 프로세스 200이 검색 동작이 수반된 것으로 판단하며, 프로세스 200은 인접한 트랙으로 트랜스듀서가 넘어 가지 않은 것을 확인하는 블록 220을 수행하도록 진행한다. 이는 섹터 마크의 카운팅에 의해 달성된다. 상기 트랜스 듀서는 N(트랙의 섹터들의 수)보다 섹터 카운트가 작은 특정 트랙상에 머물러 있었던 것으로 판단된다. 프로세스 100은 그러면 대응하는 트랙을 위하여 현재 위치 x(j)와 앞선 기준 위치 X_f(k) 사이의 드래그 조정 값 D_t(x(j), X_f(k))을 테이블 (25a)로부터 추출하는 프로세스 블록 222로 진행한다. 그러면 프로세스 200은 섹터 카운트가 N 과 같은 지는 판단하는 판단 블럭(224)으로 진행한다. 만약에 섹터 가운트가 N 과 같다면, 트랜스듀서는 인접한 트랙으로 이동한 것이며, 그리고 프로세스 200은 현재 위치의 E(k)의 현재 값이 결정되고 그리고 튜티 사이클 U(k+1)의 갱신에 사용되었을 때 (프로세스 블록 212-216 참조) 기준 위치 X_f(k + 1)이 갱신되는 프로세스 블록 210으로 진행한다. 만약에 섹터 카운트가 N 과 같지 않다면, 예를 들어 트랜스듀서가 동일 트랙 상에 머무르고 있다면, 듀티 사이클 U(k)는 S(k)와대응하는 트랙과 새로운 조정 값 D_t(x(j), X_f(k)) 을 위하여 먼저 얻어진 E(k)의 값에 기초하여 갱신된다. 상기 프로세스 200은 프로그래밍 제어를 메인 프로그램으로 복귀시킨다.

본 발명은 디스크 드라이브 장치에서의 스핀들 속도를 제어하여 드래그의 정밀한 보상을 제공하며, 검색 루틴를 수행하기 위하여 요구되는 전체 시간을 감소시킬 수 있는 방법 및 장치를 제공한다.

몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진자에게 일어날 수 있기 때문이다.

Claims

하우징;

상기 하우징에 장착되는 액튜에이터 암;

상기 액튜에이터 암에 장착되는 헤드;

상기 하우징에 장착되는 스핀 모터;

상기 스픈 모터와 헤드에 연결되는 제어기; 그리고

상기 스핀 모터에 부착되는 것으로 다수의 트랙을 가지는 디스크를 구비하며,

상기 제어기는 상기 헤드가 상기 디스크의 복수의 트랙 중 적어도 하나를 가로질러 이동했을 때 갱신되는 것으로 상기 헤드의 위치에 대응하는 파워 펄스의 듀티 사이클인 제어값으로 상기 스핀모터를 제어하도록 되어 있는 것을특징으로 하는 하드 디스크 드라이브.
삭제
제 1 항에 있어서,

상기 제어기에 연결되는 것으로 상기 제어값을 저장하는 메모리를 더 구비하는 것을 특징으로 하는 하드 디스크 드라이브.
제 1 항에 있어서,

상기 듀티 사이클은 드래그 보정 값을 포함하는 것을 특징으로 하는 하드 디스크 드라이브.
제 4 항에 있어서,

상기 드래그 보정 값은 상기 디스크의 복수의 트랙 중 적어도 하나를 가로질러 이동되었을 때 드래그 효과를 보상하는 것을 특징으로 하는 하드 디스크 드라이브.
소정의 구동값으로 스핀 모터의 스핀들을 구동하며, 상기 스핀들은 스핀들 모터에 부착된 디스크를 회전시키며;

소정의 스핀들 속도를 유지하기 위하여, 상기 디스크의 한 트랙을 가로 질러 상기 헤드가 이동했을 때 조정되는 것으로 상기 헤드의 위치에 대응하는 파워 펄스의 듀티 사이클인 값으로 상기 구동값을 갱신하는 것을 특징으로 하는 하드 디스크 드라이브의 스핀들 속도의 제어 방법.
삭제
제 6항에 있어서,

상기 스핀모터에 결합되는 제어기, 상기 제어기에 연결되는 메모리를 더 마련하고, 상기 메모리는 상기 소정의 값과 조정된 값을 저장하는 것을 특징으로 하는 하드 디스크 드라이브의 스핀들 속도의 제어 방법.
제 6 항에 있어서,

상기 듀티 사이클은 드래그 조정 값을 포함하는 것을 특징으로 하는 하드 디스크 드라이브의 스핀들 속도의 제어 방법.
제 9 항에 있어서,

상기 드래그 조정 값은 상기 헤드가 상기 디스크 상의 복수의 트랙들 중 적어도 하나를 거슬러서 이동했을 때 드래그 효과를 보상하는 것을 특징으로 하는 하드 디스크 드라이브의 스핀들 속도의 제어 방법.
스핀들 모터에 결합된 스핀들을 소정의 속도로 동작시키며;

복수의 트랙을 가지는 것으로 상기 스핀들에 의해 회전되는 디스크 위로 헤드 짐발 조립체를 언래치하며;

상기 헤드 짐발 조립체를 소정의 트랙 어드레스로 향하도록 하며;

상기 스핀 모터의 듀티 사이클의 초기 값을 구하며;

상기 소정 트랙 어드레스에 대응하는 목표 위치로 상기 헤드 짐발 조립체를 이동시키며;

상기 초기 위치와 목표 위치 사이의 다수의 위치에서 상기 스핀들의 실제 속도를 판단하며;

상기 복수의 위치의 각각에서 상기 스핀들의 실제 속도 및 소정의 속도 사이의 차이를 판단하며;

상기 초기 듀티 사이클, 상기 실제 속도 및 소정의 속도에 기초하여 상기 소정의 속도에서 상기 스핀들의 유지시키기 위해 대응하는 조정값을 산출하는; 것을 특징으로 하는 하드 디스크 드라이브의 스핀들 속도를 제어하기 위한 값의 결정 방법.
제 11 항에 있어서,

상기 조정값을 저장하는 것을 더 포함하는 하드 디스크 드라이브의 스핀들 속도를 제어하기 위한 값의 결정 방법.
제 11 항에 있어서,

상기 초기 위치와 상기 목표 위치는 상기 트랙을 따라 있는 것을 특징으로 하는 하드 디스크 드라이브의 스핀들 속도를 제어하기 위한 값의 결정 방법.
제 13 항에 있어서,

상기 조정값의 산출은 복수의 위치의 각각에서 대응하는 조정 값을 산출하는 것을 더 포함하여 상기 초기 듀티 사이클, 실제 속도 및 소정의 속도에 기초하여 상기 스핀들 속도를 소정의 속도로 유지시키는 것을 특징으로 하는 하드 디스크 드라이브의 스핀들 속도를 제어하기 위한 값의 결정 방법.
제 14 항에 있어서,

상기 조정값의 산출은 복수의 위치의 각각에서 대응하는 조정 값을 산출하는 것을 더 포함하여 상기 초기 듀티 사이클, 실제 속도 및 소정의 속도에 기초하여 상기 스핀들 속도를 소정의 속도로 유지시키며;

상기 조정값을 합하여 상기 트랙을 위한 전체의 조정 값을 마련하기 위하여 상기 대응하는 조정값을 합하는 것을 특징으로 하는 하드 디스크 드라이브의 스핀들 속도를 제어하기 위한 값의 결정 방법.