KR100424474B1 - Circuit for removing dc-offset in a direct conversion circuit - Google Patents

Circuit for removing dc-offset in a direct conversion circuit Download PDF

Info

Publication number
KR100424474B1
KR100424474B1 KR10-2001-0065422A KR20010065422A KR100424474B1 KR 100424474 B1 KR100424474 B1 KR 100424474B1 KR 20010065422 A KR20010065422 A KR 20010065422A KR 100424474 B1 KR100424474 B1 KR 100424474B1
Authority
KR
South Korea
Prior art keywords
signal
subtractor
offset
output
pair
Prior art date
Application number
KR10-2001-0065422A
Other languages
Korean (ko)
Other versions
KR20030034472A (en
Inventor
곽동훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0065422A priority Critical patent/KR100424474B1/en
Publication of KR20030034472A publication Critical patent/KR20030034472A/en
Application granted granted Critical
Publication of KR100424474B1 publication Critical patent/KR100424474B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H04B2001/305—Circuits for homodyne or synchrodyne receivers using dc offset compensation techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 다이렉트 컨버젼시 발생하는 DC 오프셋을 제거하는 회로에 있어서, 다운 컨버젼 후 로우 패스 필터를 통과한 동위상 신호(In phase) 신호와 직교 위상(Quadrature phase) 신호의 합을 구하는 가산기와, 상기 동위상 신호(In phase) 신호와 상기 직교 위상(Quadrature phase) 신호의 차를 구하는 제1 감산기와, 상기 차 신호에 데이터 레이트에 해당하는 사인 신호와 코사인 신호를 각각 곱하여 출력하는 한 쌍의 곱셈기와, 상기 한 쌍의 곱셈기로부터의 출력 신호를 필터링하는 한 쌍의 능동 필터와, 상기 한 쌍의 능동 필터로부터의 출력 신호를 서로 감산하여 신호 성분의 크기를 출력하는 제2 감산기와, 상기 가산기로부터의 출력으로부터 상기 제2 감산기로부터의 출력을 감산하여 DC-오프셋값을 구하는 제3 감산기를 포함한다.According to an aspect of the present invention, there is provided a circuit for canceling a DC offset generated during direct conversion, comprising: an adder for obtaining a sum of an in-phase signal and a quadrature phase signal passed through a low pass filter after down-conversion; A first subtractor for obtaining a difference between an in-phase signal and a quadrature phase signal, a pair of multipliers for multiplying and outputting a sine signal and a cosine signal corresponding to a data rate to the difference signal; A pair of active filters for filtering output signals from the pair of multipliers, a second subtractor for subtracting output signals from the pair of active filters and outputting magnitudes of signal components, and And a third subtractor for subtracting the output from the second subtractor from the output to obtain a DC-offset value.

Description

다이렉트 컨버젼 회로에서의 ＤＣ-오프셋 제거 회로{CIRCUIT FOR REMOVING DC-OFFSET IN A DIRECT CONVERSION CIRCUIT}DC-OFFSET IN A DIRECT CONVERSION CIRCUIT}

본 발명은 통신 수신 방식 중 다이렉트 컨버젼(Direct Conversion) (zero-IF) 방식에서 발생하는 DC(Direct Current)-오프셋(offset)을 제거하는 DC-오프셋 제거 회로에 관한 것이다.The present invention relates to a DC-offset elimination circuit for removing a DC (Direct Current) -offset generated in a direct conversion (zero-IF) system among communication reception methods.

현재 다이렉트 컨버젼(zero-IF) 방식을 사용하여 통신하는 경우에는 DC-오프셋이 존재하여 송수신 품질에 큰 영향을 발생한다. 도 1은 기존의 일반적 다이렉트 컨버젼 회로를 나타낸다. 안테나를 통해서 수신된 신호는 표면 탄성파 필터(SAW: Surface Acoustic Wave Filter)(101)와 LNA(Low-Noise Amplifier)(103)를 거쳐서 믹서(107,108)의 RF단으로 입력된다. 또한, 이 믹서의 RF단으로 입력되는 신호와 동일한 주파수를 가진 LO(Local Oscillator) 신호가 VCO(Voltage Controlled Oscillator)(105)를 통해서 믹서(107,108)의 RF단으로 입력된다. 믹서(107,108)는 각각 입력되는 신호들을 결합하여 출력한다.When communicating using the direct-conversion (zero-IF) method, there is a DC-offset, which greatly affects the transmission and reception quality. 1 shows a conventional general direct conversion circuit. The signal received through the antenna is input to the RF stages of the mixers 107 and 108 through a surface acoustic wave filter (SAW) 101 and a low-noise amplifier (LNA) 103. In addition, a LO (Local Oscillator) signal having the same frequency as the signal input to the RF stage of the mixer is input to the RF stages of the mixers 107 and 108 through a VCO (Voltage Controlled Oscillator) 105. The mixers 107 and 108 combine and output the input signals, respectively.

도 2는 믹서에서 결합되는 신호들의 입력을 도식적으로 나타낸다. 다운 컨버젼(down-conversion)에 사용되는 LO 신호는 수신되는 신호(received signal) 보다 상당히 큰 값을 갖는다. 따라서, 비록 LNA(103)와 믹서(107,108) 사이에 필터를 사용하고 믹서(107,108)의 격리(isolation)가 충분히 크다고 하더라도 결합되는 신호들은 모두 대역 내의 신호들이고 LNA(103)에 의해서 증폭되는 양을 고려하면 DC-오프셋의 발생을 제어하지 못한다는 것을 알 수 있다. 이 경우 원하는 수신 신호의 크기는 DC-오프셋에 의한 크기보다 상대적으로 매우 작게 되므로 AGC(117,118)에 의해서 충분히 증폭되지 못하고 더 나아가 DC-오프셋 신호가 AGC(117,118)를 포화(saturation) 상태에 있게 만든다. 이 경우 감도(sensitivity)에 심한 손실이 발생한다.2 diagrammatically shows the input of signals combined in a mixer. The LO signal used for down-conversion has a value significantly greater than the received signal. Thus, even if a filter is used between the LNA 103 and the mixers 107 and 108 and the isolation of the mixers 107 and 108 is large enough, the combined signals are all in-band signals and the amount amplified by the LNA 103. Considering this, it can be seen that the generation of the DC-offset is not controlled. In this case, the magnitude of the desired received signal is relatively much smaller than the magnitude due to the DC-offset, so it is not sufficiently amplified by the AGCs 117 and 118, and furthermore, the DC-offset signal causes the AGCs 117 and 118 to saturate. . In this case, a severe loss of sensitivity occurs.

현재 사용하는 많은 통신 제품들이 heterodyne conversion 방식을 사용하고 있다. 이는 SAW 필터 등 많은 수의 분리된(discrete) RF 부품을 요구하며 제품 경량화와 단가에 큰 영향을 미친다. 이에 비해 다이렉트 컨버젼 방식은 중간 주파수를 거치치 않고 직접 기저대역(baseband)으로 변환시키기 때문에 LNA부터 복조기(demodulator)까지 원칩(one chip)에 집적할 수 있는 장점이 있다. 기존에 이미 다이렉트 컨버젼 방식이 공지되어 있었지만 이 방식이 상용화되지 못한 가장 큰 이유는 다이렉트 컨버젼 시에 발생하는 DC-오프셋 문제 때문이다.Many telecommunications products currently use heterodyne conversion. This requires a large number of discrete RF components, such as SAW filters, and has a significant impact on product weight and cost. In contrast, the direct conversion method directly converts the baseband to the baseband without going through an intermediate frequency, so that it can be integrated in one chip from the LNA to the demodulator. Although the direct conversion method has been known in the past, the biggest reason why this method has not been commercialized is the DC-offset problem that occurs during direct conversion.

최근에 들어서 GSM 이나 Bluetooth등에 사용되고 있지만 완전한 제품까지는 상당한 시간이 걸리는 것이 사실이다. DC-오프셋 문제를 피하기 위해 Low-IF나 SDR(software defined radio)등이 이용되고 있지만 이 방식들 또한 기술적 제약이 있는 것은 마찬가지이다. DC-오프셋은 신호의 크기보다 훨씬 크기 때문에 믹서 다음에 오는 증폭기를 비선형 영역에서 동작하게 만든다. 이 때문에 신호의 왜곡이 생기고 충분히 증폭되지 못하므로 통신품질이 저하된다.Recently, it is used for GSM or Bluetooth, but it takes a long time to complete the product. Low-IF and software defined radio (SDR) are used to avoid DC-offset problems, but these methods also have technical limitations. DC-offset is much larger than the size of the signal, causing the amplifier following the mixer to operate in the nonlinear region. This causes signal distortion and insufficient amplification, resulting in poor communication quality.

따라서, 본 발명의 목적은 다이렉트 컨버젼시 DC-오프셋을 제거하여 통신시 성능을 개선한 DC-오프셋 제거 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a DC-offset elimination circuit that improves performance in communication by eliminating DC-offset during direct conversion.

본 발명의 다른 목적은 DC-오프셋을 제거한 다이렉트 컨버젼 회로를 비교적 간단한 회로를 이용하여 구성할 수 있도록 하고, 필요에 따라서는 디지털 제어를 이용하여 성능을 향상시킨 DC-오프셋 제거 회로를 제공함에 있다.Another object of the present invention is to provide a DC-offset elimination circuit which can be configured by using a relatively simple circuit and can improve the performance by using digital control if necessary.

상기한 목적을 달성하기 위하여 본 발명은 다이렉트 컨버젼시 발생하는 DC 오프셋을 제거하는 회로에 있어서, 다운 컨버젼 후 로우 패스 필터를 통과한 동위상 신호(In phase) 신호와 직교 위상(Quadrature phase) 신호의 합을 구하는 가산기와, 상기 동위상 신호(In phase) 신호와 상기 직교 위상(Quadrature phase) 신호의 차를 구하는 제1 감산기와, 상기 차 신호에 데이터 레이트에 해당하는 사인 신호와 코사인 신호를 각각 곱하여 출력하는 한 쌍의 곱셈기와, 상기 한 쌍의 곱셈기로부터의 출력 신호를 필터링하는 한 쌍의 능동 필터와, 상기 한 쌍의 능동 필터로부터의 출력 신호를 서로 감산하여 신호 성분의 크기를 출력하는 제2 감산기와, 상기 가산기로부터의 출력으로부터 상기 제2 감산기로부터의 출력을 감산하여 DC-오프셋값을 구하는 제3 감산기를 포함하여 구성함을 특징으로 한다.In order to achieve the above object, the present invention provides a circuit for canceling a DC offset generated during direct conversion, wherein the in-phase signal and quadrature phase signal passed through a low pass filter after down-conversion. An adder to obtain a sum, a first subtractor to obtain a difference between the in-phase signal and the quadrature phase signal, and a sine signal and a cosine signal corresponding to the data rate to the difference signal, respectively, A second multiplier that outputs a magnitude of a signal component by subtracting a pair of multipliers for output, a pair of active filters for filtering output signals from the pair of multipliers, and an output signal from the pair of active filters A subtractor and a third subtractor for subtracting the output from the second subtracter from the output from the adder to obtain a DC-offset value. Characterized in that.

도 1은 기존의 일반적 다이렉트 컨버젼 회로를 나타낸 도면,1 is a view showing a conventional general direct conversion circuit,

도 2는 도 1의 다이렉트 컨버젼 회로의 믹서에서 결합되는 신호들의 입력을 도식적으로 나타낸 도면,FIG. 2 is a schematic representation of the input of signals coupled in the mixer of the direct conversion circuit of FIG. 1; FIG.

도 3은 본 발명의 바람직한 실시예에 따른 다이렉트 컨버젼 회로를 나타낸 도면,3 shows a direct conversion circuit according to a preferred embodiment of the present invention;

도 4a 및 도 4b는 본 발명에 따른 다이렉트 컨버젼 회로에서 결합되는 신호들의 입력을 도식적으로 나타내는 도면.4A and 4B diagrammatically illustrate the input of signals coupled in a direct conversion circuit according to the present invention.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that in the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted so as not to distract from the gist of the present invention.

다이렉트 컨버젼 회로는 안테나를 통해 들어온 신호를 필터를 통해 원하는 대역을 추출하고 이를 믹싱하여 RF에서 기저대역으로 직접 변환시키는 회로이다. 이 다이렉트 컨버젼 회로에서 발생하는 DC-오프셋을 제거하는 제어 회로가 있어야만 원하는 통화품질을 얻을 수 있다.The direct conversion circuit extracts a desired band through a filter and mixes the signal from the antenna and converts it directly from RF to baseband. Control circuitry that eliminates the DC-offset that occurs in this direct conversion circuitry can achieve the desired call quality.

도 3은 본 발명의 바람직한 실시예에 따른 다이렉트 컨버젼 회로가 도시되어 있다. 이 다이렉트 컨버젼 회로는 기존의 수신기 블록(receiver block)과 DC-오프셋을 제어하는 제어 블록으로 구성된다.3 shows a direct conversion circuit according to a preferred embodiment of the present invention. This direct conversion circuit consists of a conventional receiver block and a control block that controls the DC-offset.

도 3을 참조하면, 안테나를 통해 수신된 신호는 표면 탄성파 필터(SAW: Surface Acoustic Wave Filter)(301)를 통해 LNA(Low-Noise Amplifier)(303)에 입력된다. LNA(303)를 통과한 신호는 I 및 Q 믹서(307,308)를 통해서 LPF(Low Pass filter)(311,312)에 각각 입력되어 I 신호 및 Q 신호로서 각각 출력된다. 이어서 I 신호 및 Q 신호는 LPF(311,312)로부터 출력된 후 가산기(341)와 제1 감산기(342)에 입력된다.Referring to FIG. 3, a signal received through an antenna is input to a low-noise amplifier (LNA) 303 through a surface acoustic wave filter (SAW) 301. The signal passing through the LNA 303 is input to the low pass filter (LPF) 311 and 312 through the I and Q mixers 307 and 308, respectively, and output as the I signal and the Q signal, respectively. The I and Q signals are then output from the LPFs 311 and 312 and then input to the adder 341 and the first subtractor 342.

I 신호와 Q 신호는 가산기(341)에서 합해지고, 제1 감산기(342)에서 서로 감산된다. 가산기(341)로부터 출력되는 신호는 지연 소자(343)에 입력되고, 제1 감산기(342)로부터 출력되는 신호는 곱셈기(345,346)에 입력된다. 제1 감산기(342)로부터 출력되는 신호는 신호 성분의 크기에 해당하는 항을 포함한다. 이 제1 감산기(342)로부터 출력되는 신호는 곱셈기(345,346)에서 VCO(349)로부터 출력되는 신호와 각각 곱해진다. VCO(349)로부터 출력되는 신호는 데이터율의 주파수를 갖는다. 곱셈기(345,346)로부터 출력되는 2개의 신호가 LPF(351,352)를 각각 통과하면 I 신호와 Q 신호에 해당하는 항을 각각 포함하게 된다. 이때 사용되는 능동(active) LPF(351,352)는 기저대역 신호만을 추출하고 손실을 보상하기 위한 것이다.The I and Q signals are summed in the adder 341 and subtracted from each other in the first subtractor 342. The signal output from the adder 341 is input to the delay element 343, and the signal output from the first subtractor 342 is input to the multipliers 345 and 346. The signal output from the first subtractor 342 includes a term corresponding to the magnitude of the signal component. The signals output from the first subtractor 342 are multiplied by the signals output from the VCO 349 in the multipliers 345 and 346, respectively. The signal output from the VCO 349 has a frequency of data rate. When two signals output from the multipliers 345 and 346 pass through the LPFs 351 and 352, respectively, the terms corresponding to the I and Q signals are included. The active LPFs 351 and 352 used at this time are for extracting only the baseband signal and compensating for the loss.

2개의 LPF(351,352)로부터 출력되는 신호는 제2 감산기(355)에서 서로 감산되어 제3 감산기(357)로 출력된다. 또한, 제3 감산기(357)에는 지연 소자(343)로부터 출력되는 신호가 입력된다. 제2 감산기(355)에서 2개의 LPF(351,352)로부터 출력되는 신호를 서로 감산하면, 가산기(341)에서 합해서 출력된 값의 신호 성분의 크기에 해당하는 값을 갖게 된다. 그러므로 제3 감산기(357)는 입력되는 2개의 신호값을 서로 감산하면, 순수하게 결합에 의해 생긴 DC-오프셋값을 구할 수가 있다.The signals output from the two LPFs 351 and 352 are subtracted from each other in the second subtractor 355 and output to the third subtractor 357. In addition, a signal output from the delay element 343 is input to the third subtractor 357. When the signals output from the two LPFs 351 and 352 are subtracted from each other in the second subtractor 355, the second subtractor 355 subtracts the signals output from the two LPFs 351 and 352. Therefore, if the third subtractor 357 subtracts two input signal values from each other, the third subtractor 357 can obtain the DC-offset value generated by pure coupling.

이와 같이 구해진 DC-오프셋값을 메인 경로에서 지연 소자(321,322)에 의해 지연되어 출력되는 I 및 Q 신호로부터 감산기(325,326)에 의해 감산하면 신호의 성분만을 추출해낼 수 있다. 한편, 안테나로부터 수신된 신호가 로컬 오실레이터 경로로 누설되고, 로컬 오실레이터의 신호가 RF 신호 경로로 누설된다. 본 발명에서는 안테나로부터 수신된 신호의 로컬 오실레이터 경로로의 누설을 로컬 오실레이터 누설 α로 하고 로컬 오실레이터의 신호의 RF 신호 경로로의 누설을 RF 신호 누설 β라고 한다. 그에 따라 로컬 오실레이터 누설 α와 RF 신호 누설 β이 원래의 신호에 결합되어 원래의 신호 S(t)는 라고 하면 도 4a 및 도 4b에 도시된 바와 같이 S1(t)와 S'1(t)로 나타낼 수 있다. 여기에서 S1(t)와 S'1(t)는 로컬 오실레이터로부터 제공되는 신호는 사인파(sin wave)인지 코사인파(cos wave)인지에 따라 상이하게 된 신호이다. S1(t)는 로컬 오실레이터로부터 제공되는 신호는 사인파(sin wave)인 경우이고 S'1(t)는 로컬 오실레이터로부터 제공되는 신호는 코사인파(cos wave)인 경우이다.The DC-offset value thus obtained is subtracted by the subtractors 325 and 326 from the I and Q signals output by being delayed by the delay elements 321 and 322 in the main path, so that only the components of the signal can be extracted. On the other hand, the signal received from the antenna leaks into the local oscillator path, and the signal of the local oscillator leaks into the RF signal path. In the present invention, the leakage of the signal received from the antenna to the local oscillator path is referred to as the local oscillator leak α, and the leakage of the signal of the local oscillator to the RF signal path is referred to as RF signal leakage β. Accordingly, the local oscillator leakage α and the RF signal leakage β are coupled to the original signal so that the original signal S (t) is S 1 (t) and S ′ 1 (t) as shown in FIGS. 4A and 4B. It can be represented as. Here, S 1 (t) and S ′ 1 (t) are different signals depending on whether a signal provided from a local oscillator is a sin wave or a cosine wave. S 1 (t) is a case where a signal provided from a local oscillator is a sin wave and S ' 1 (t) is a case where a signal provided by a local oscillator is a cosine wave.

도 4a 및 도 4b는 결합되는 신호들의 입력을 도식적으로 나타내는 도면이다. 여기에서, 전술한 바와 같이 로컬 오실레이터의 누설을 α로 보고 RF 신호의 누설을 β로 보면 원래의 신호에서 도 4a 및 도 4b에 도시된 만큼이 결합(coupling)되는 것이고 도 4a는 In phase의 경우이고 도 4b는 Quadrature phase의 경우이다. 정보(Information) 신호를 In phase인 coskm(t)와 Quadrature phase인 sinkm(t) 라고 하고 S2(t)와 S'2(t)를 계산해보면, In phase의 경우에는 다음 수학식 1이 된다.4A and 4B are diagrams schematically illustrating the input of the signals to be combined. Here, as described above, when the leakage of the local oscillator is regarded as α and the leakage of the RF signal is referred to as β, as shown in FIGS. 4A and 4B are combined from the original signal, and FIG. 4A is in the in phase case. 4B is a case of quadrature phase. Information signal is called coskm (t) which is In phase and sinkm (t) which is Quadrature phase and S 2 (t) and S ' 2 (t) are calculated. .

여기에서, Wc는 캐리어 주파수이고, k는 변조(modulation)되기 전에 기저대역(baseband signal)의 크기이고, Ac는 변조된 후 가지는 RF 신호의 크기이다. 그리고 m(t)는 기저대역 신호이다. 수학식 1로 표현된 신호는 도 3에 도시된 바와 같이 LPF를 통과하게 되면 수학식 2가 된다.Where W c is the carrier frequency, k is the magnitude of the baseband signal before it is modulated, and Ac is the magnitude of the RF signal after it is modulated. And m (t) is the baseband signal. The signal represented by Equation 1 becomes Equation 2 when passing through the LPF as shown in FIG. 3.

한편, Quadrature phase의 경우에는 다음 수학식 3이 된다.Meanwhile, in the quadrature phase, the following equation (3) is obtained.

상기 수학식 3을 정리하면 다음 수학식 4가 된다.Equation 3 is summarized as Equation 4 below.

도 3에 도시된 바와 같이, I 신호 및 Q 신호가 LPF(311,312)로부터 출력된 후 가산기(341)에서 수학식 5와 같이 S2(t)와 S'2(t)를 합산한다.As shown in FIG. 3, after the I and Q signals are output from the LPFs 311 and 312, the adder 341 adds S 2 (t) and S ′ 2 (t) as shown in Equation 5.

그리고 I 신호 및 Q 신호가 LPF(311,312)로부터 출력된 후 감산기(342)에서 수학식 6와 같이 S2(t)에서 S'2(t)를 감산한다.After the I and Q signals are output from the LPFs 311 and 312, the subtractor 342 subtracts S ' 2 (t) from S 2 (t) as shown in Equation (6).

이와 같이 구해진 S'3(t)를 데이터 레이트에 해당하는 cosωRt와 sinωRt를 도 3의 곱셈기(345,346)에서 각각 곱해주고, 전술한 바와 같이 능동 필터(351,352)를 통과시키면 신호 성분에 해당하는 크기를 구할 수 있다. 이 두 값을 제2 감산기(355)에서 감산하면 신호 성분의 크기를 구할 수 있다. 제2 감산기로부터의 출력을 가산기(341)로부터 지연되어 출력되는 신호로부터 제3 감산기(357)에서 감산하면 결합에 의해 생긴 DC-오프셋값을 구할 수 있다. 이렇게 함으로써 최종적으로 계산되는 값은 다음 수학식 7이 된다.S ' 3 (t) thus obtained is multiplied by cosωRt and sinωRt corresponding to the data rate by the multipliers 345 and 346 of FIG. 3, respectively. You can get it. Subtracting these two values by the second subtractor 355 can obtain the magnitude of the signal component. When the output from the second subtractor is subtracted from the signal output by being delayed from the adder 341 by the third subtractor 357, the DC-offset value generated by the coupling can be obtained. By doing so, the final value is calculated by the following equation.

이 수학식 7의 값은 결합에 의해 생기 DC-오프셋값이므로 원래 출력되는 신호에서 빼면 DC-오프셋이 제거된 신호 성분을 구할 수 있게 된다. 물론 LPF(351,352) 대신 Power detector를 사용해도 마찬가지 결과를 얻을 수 있게 된다. 이렇게 회로를 구현하면 통신 방식에 상관없이 실시간으로 DC-오프셋을 제거할 수 있게 된다.Since the value of Equation 7 is a DC-offset value generated by the combination, subtracting from the original output signal can obtain a signal component from which the DC-offset is removed. Of course, using a power detector instead of the LPF (351, 352) can achieve the same result. This implementation of the circuit allows the removal of DC-offsets in real time regardless of the communication method.

전술한 바와 같이, 본 발명에 의하면 다이렉트 컨버젼(Direct conversion) 방식으로 통신 시스템을 설계할 경우에 DC-오프셋을 제거함으로써 성능 향상의 이점을 가져다 줄 수 있게 된다.As described above, according to the present invention, when designing a communication system using a direct conversion method, a DC-offset can be eliminated, thereby bringing an advantage of performance improvement.

Claims (2)

다이렉트 컨버젼시 발생하는 DC 오프셋을 제거하는 회로에 있어서,In a circuit that removes a DC offset that occurs during direct conversion, 다운 컨버젼 후 로우 패스 필터를 통과한 동위상 신호(In phase) 신호와 직교 위상(Quadrature phase) 신호의 합을 구하는 가산기와,An adder that sums an in-phase signal and a quadrature phase signal that passed through the low pass filter after down-conversion, 상기 동위상 신호(In phase) 신호와 상기 직교 위상(Quadrature phase) 신호의 차를 구하는 제1 감산기와,A first subtractor for obtaining a difference between the in-phase signal and the quadrature phase signal; 상기 차 신호에 데이터 레이트에 해당하는 사인 신호와 코사인 신호를 각각 곱하여 출력하는 한 쌍의 곱셈기와,A pair of multipliers for multiplying the difference signal by a sine signal and a cosine signal corresponding to a data rate, respectively; 상기 한 쌍의 곱셈기로부터의 출력 신호를 필터링하는 한 쌍의 능동 필터와,A pair of active filters for filtering output signals from the pair of multipliers, 상기 한 쌍의 능동 필터로부터의 출력 신호를 서로 감산하여 신호 성분의 크기를 출력하는 제2 감산기와,A second subtractor for subtracting the output signals from the pair of active filters with each other to output the magnitude of the signal component; 상기 가산기로부터의 출력으로부터 상기 제2 감산기로부터의 출력을 감산하여 DC-오프셋값을 구하는 제3 감산기를 포함하는 것을 특징으로 하는 DC 오프셋 제거 회로.And a third subtractor for subtracting the output from the second subtracter from the output from the adder to obtain a DC-offset value. 제1항에 있어서, 상기 DC-오프셋값을 상기 다운 컨버젼 후 로우 패스 필터를 통과한 동위상 신호와 직교 위상 신호로부터 각각 감산하여 DC-오프셋이 제거된 신호 성분만을 출력하는 한 쌍의 제4 감산기를 더 포함하는 것을 특징으로 하는 DC오프셋 제거 회로.The pair of fourth subtractors according to claim 1, wherein the DC-offset values are respectively subtracted from the in-phase signal and the quadrature phase signal passing through the low pass filter after the down-conversion to output only a signal component from which the DC-off offset is removed. DC offset elimination circuit further comprises.
KR10-2001-0065422A 2001-10-23 2001-10-23 Circuit for removing dc-offset in a direct conversion circuit KR100424474B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0065422A KR100424474B1 (en) 2001-10-23 2001-10-23 Circuit for removing dc-offset in a direct conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0065422A KR100424474B1 (en) 2001-10-23 2001-10-23 Circuit for removing dc-offset in a direct conversion circuit

Publications (2)

Publication Number Publication Date
KR20030034472A KR20030034472A (en) 2003-05-09
KR100424474B1 true KR100424474B1 (en) 2004-03-24

Family

ID=29565981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0065422A KR100424474B1 (en) 2001-10-23 2001-10-23 Circuit for removing dc-offset in a direct conversion circuit

Country Status (1)

Country Link
KR (1) KR100424474B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464331B1 (en) * 2001-12-12 2005-01-03 삼성전자주식회사 Direct conversion receiver and method for removing dc offset
KR100606123B1 (en) * 2002-08-05 2006-07-28 삼성전자주식회사 Apparatus for reducing the dc offset of direct conversion receiver

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575938B1 (en) * 2003-03-13 2006-05-02 한국과학기술원 Apparatus and method for compensating frequence offset in mobile communication system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983595A (en) * 1995-09-19 1997-03-28 Matsushita Electric Ind Co Ltd Direct conversion receiver
JPH1056394A (en) * 1996-05-07 1998-02-24 Nokia Mobile Phones Ltd Method and device for d.c. offset and spurious am suppression of direct conversion and reception device
JPH10308684A (en) * 1997-03-05 1998-11-17 Nec Corp Direct conversion receiver
JPH11340863A (en) * 1998-05-25 1999-12-10 Icom Inc Direct conversion receiver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983595A (en) * 1995-09-19 1997-03-28 Matsushita Electric Ind Co Ltd Direct conversion receiver
JPH1056394A (en) * 1996-05-07 1998-02-24 Nokia Mobile Phones Ltd Method and device for d.c. offset and spurious am suppression of direct conversion and reception device
JPH10308684A (en) * 1997-03-05 1998-11-17 Nec Corp Direct conversion receiver
JPH11340863A (en) * 1998-05-25 1999-12-10 Icom Inc Direct conversion receiver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464331B1 (en) * 2001-12-12 2005-01-03 삼성전자주식회사 Direct conversion receiver and method for removing dc offset
KR100606123B1 (en) * 2002-08-05 2006-07-28 삼성전자주식회사 Apparatus for reducing the dc offset of direct conversion receiver

Also Published As

Publication number Publication date
KR20030034472A (en) 2003-05-09

Similar Documents

Publication Publication Date Title
US6597748B1 (en) Method and apparatus for receiving a signal
Mirabbasi et al. Classical and modern receiver architectures
US6073001A (en) Down conversion mixer
JP3310114B2 (en) A / D converter having frequency conversion function and wireless device using the same
US6775530B2 (en) Direct conversion of narrow-band RF signals
US5507036A (en) Apparatus with distortion cancelling feed forward signal
EP0977351B1 (en) Method and apparatus for radio communication
US6678340B1 (en) Apparatus for receiving and processing a radio frequency signal
US6631170B1 (en) Radio frequency receiver
US7817979B2 (en) Systems and methods for DC offset correction in a direct conversion RF receiver
EP1336246B1 (en) Direct conversion receiver
JP2003509909A (en) Phase interpolation receiver for angle modulated RF signals
US20090286499A1 (en) High dynamic range receiver
KR20080025691A (en) Method and system for receiver impairment estimation and correction
US7046979B2 (en) Receiver for rejecting image signal
KR100424474B1 (en) Circuit for removing dc-offset in a direct conversion circuit
Nezami Performance assessment of baseband algorithms for direct conversion tactical software defined receivers: I/Q imbalance correction, image rejection, DC removal, and channelization
JP3572824B2 (en) Receiving machine
JPH09168037A (en) Direct conversion receiver
KR100764522B1 (en) Multiplier for multiplying complex signals
GB2345230A (en) Image rejection filters for quadrature radio receivers
EP1986334A2 (en) Narrowband interference cancellation method and apparatus
KR100595272B1 (en) Apparatus for homodyne receiver and method therefor
Shah et al. Baseband I/Q regeneration method for direct conversion receiver to nullify effect of second order intermodulation distortion
KR20060044112A (en) Dc offset suppression apparatus and direct conversion receiving system using it

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee