KR100423011B1 - Charge Pump Circuit for PLL - Google Patents
Charge Pump Circuit for PLL Download PDFInfo
- Publication number
- KR100423011B1 KR100423011B1 KR10-2001-0061045A KR20010061045A KR100423011B1 KR 100423011 B1 KR100423011 B1 KR 100423011B1 KR 20010061045 A KR20010061045 A KR 20010061045A KR 100423011 B1 KR100423011 B1 KR 100423011B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- source
- gate
- drain
- charge pump
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- WCUXLLCKKVVCTQ-UHFFFAOYSA-M Potassium chloride Chemical compound [Cl-].[K+] WCUXLLCKKVVCTQ-UHFFFAOYSA-M 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 위상 동기 루프용 충전 펌프의 성능에 있어 가중 중요한 두가지 요인인 업/다운 전류(up/down current)의 비정합(mismatch) 문제 및 업/다운 입력신호가 출력 전압으로 관통(feed-through)하는 문제를 동시에 개선하기 위한, 위상 동기 루프용 충전 펌프 회로에 관한 것으로서, 직류(DC) 기준 전압을 이용한 차동 구조의 스위치(M1과 M2, M3과 M4)를 충전 펌프에 이용함으로써 입력 신호의 출력으로의 관통(feed-through)을 없앨 뿐만 아니라, 피드백을 이용한 레플리카 바이어싱(replica biasing)을 새롭게 적용하여 업/다운(up/down) 전류의 비정합(mismatch)이 넓은 출력 전압 범위에서 제거되도록 한다.In the present invention, the mismatch problem of up / down current and up / down input signal feed-through to the output voltage are two important factors in the performance of the charge pump for the phase locked loop. The present invention relates to a charge pump circuit for a phase-locked loop, which simultaneously improves the problem of the input signal by using a switch (M1 and M2, M3 and M4) of a differential structure using a direct current (DC) reference voltage. In addition to eliminating feed-through to the output, new replica biasing with feedback eliminates mismatches in up / down currents over a wide output voltage range. Be sure to
Description
본 발명은 위상 동기 루프용 충전 펌프 회로에 관한 것으로서, 보다 상세하게는 위상 동기 루프용 충전 펌프의 성능에 있어 가중 중요한 두가지 요인인 업/다운 전류(up/down current)의 비정합(mismatch) 문제 및 업/다운 입력신호가 출력 전압으로 관통(feed-through)하는 문제를 동시에 개선하기 위한, 위상 동기 루프용 충전 펌프 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge pump circuit for a phase locked loop, and more particularly, a mismatch problem of up / down current, which is an important two factor in the performance of a charge pump for a phase locked loop. And a charge pump circuit for a phase locked loop for simultaneously improving the problem that the up / down input signal feeds through to the output voltage.
일반적으로, 충전 펌프(Charge-pump) 회로의 설계 시 가장 중요한 것은 업/다운 전류의 비정합을 최소화 하는 것이다. 그런데, 어떤 형태의 위상검출기(PFD)를 사용하더라도 피할 수 없는 내부 지연(internal delay) 문제 때문에 도 1의 (a)와 같이 업/다운 신호가 동시에 1이 되는 구간이 생기게 되며, 그 순간에는 도 1의 (b)와 같이 충전 펌프의 업/다운 전류 경로가 서로 연결된다.In general, the most important thing in designing a charge-pump circuit is to minimize the mismatch of up / down currents. However, even when using any type of phase detector (PFD), due to the problem of internal delay which is inevitable, there is a section in which the up / down signals become 1 at the same time as shown in FIG. As shown in 1 (b), the up / down current paths of the charge pumps are connected to each other.
이 때 업/다운 전류 크기가 정확히 같다면 루프 필터(loop filter) 쪽으로는 전하(charge)의 흐름이 없어 제어전압(control voltage)에 영향을 주지 않지만, 실제로는 두 전류 간에 차이가 있기 때문에 동기(locking)된 상태라 할 지라도 도 1의 (c)와 같이 제어전압에 주기적인 잡음이 발생하게 된다. 이러한 주기적인 잡음은 스퓨리어스(spurious) 잡음의 형태로 위상 동기 루프(PLL)의 출력 신호에 나타나며 그 위치는 위상 주파수 검출기(PFD)의 입력 신호의 주파수와 같게 된다. 예를들어 정수-N(integer-N)방식의 주파수 합성기 위상 동기 회로(PLL)의 경우 비교 주파수가 1MHz일 때 스퓨리어스 잡음은 반송파 주파수(carrier frequency)에서 1MHz 떨어진 오프셋(offset)에서 나타나게 된다.In this case, if the up / down currents are exactly the same, there is no charge flow toward the loop filter, so it does not affect the control voltage, but in practice, the synchronous ( Even in the locked state, periodic noise occurs in the control voltage as shown in FIG. This periodic noise appears in the output signal of the phase locked loop (PLL) in the form of spurious noise and its position is equal to the frequency of the input signal of the phase frequency detector (PFD). For example, in the case of an integer-N frequency synthesizer phase locked circuit (PLL), when the comparison frequency is 1 MHz, the spurious noise appears at an offset of 1 MHz from the carrier frequency.
또 한가지 고려해야 하는 사항은 업/다운 신호의 관통 잡음(feed-through noise)이다. 이는 전원(VDD)와 접지(GND) 사이로 풀 스윙(full swing)하는 업/다운 신호가 기생 커패시터에 의해 출력으로 전달되어 제어 전압에 악영향을 미치게 되는 현상을 말한다. 이러한 경우 업/다운 신호의 교체시 마다 제어 전압에 주기적인 잡음이 나타나게 되고, 이 역시 스퓨리어스 잡음을 발생시키게 되므로 관통(feed-through)을 최소화 하도록 설계 해야 한다.Another consideration is the feed-through noise of the up and down signals. This is a phenomenon in which an up / down signal, which is full swinged between the power supply VDD and the ground GND, is transmitted to the output by the parasitic capacitor, which adversely affects the control voltage. In this case, periodic noises appear in the control voltage every time the up / down signals are replaced, and this also generates spurious noise. Therefore, the design should be designed to minimize the feed-through.
업/다운 전류의 비정합 원인은 여러 가지가 있을 수 있는데 그 중 대표적인 몇 가지를 들자면, 트랜지스터의 유한한 출력 저항, 스위칭(Switching) 시 전하-분배(charge-sharing) 문제 및 트랜지스터 비정합 등이 있다.There can be many reasons for inconsistent up / down currents, some of which include finite output resistance of transistors, charge-sharing problems during switching, and transistor mismatches. have.
먼저, 상기 트랜지스터의 유한한 출력 저항에 의해 발생하는 비정합에 대하여 보다 자세히 설명하면, 충전 펌프의 소오스/싱크 소오스(source/ sink source)가 이상적인 전류원(current source)으로 구성되어 있다면 출력 전압에 관계없이(즉, 전류원의 양단 전압과 관계없이) 일정한 전류를 흘리겠지만 실제로는 그렇지 못하기 때문에 출력 전압이 변함에 따라 출력 전류가 조금씩 변하게 된다 (도 2 참조). 따라서 출력 전압의 한 점(point)를 제외하고는 필연적으로 업/다운 전류 간에 차이가 나타나게 된다. 이를 해결하기 위해서, 도 3과 같이 대한민국 특허출원번호 10-1999-0014887호에 개시된 바와 같이, 충전 펌프의 출력 단을 캐스코드(cascode) 형태로 구현함으로써 출력 저항을 키울 수 있지만, 이럴 경우 충전펌프의 출력 동작 범위(dynamic range)가 작아진다는 문제점이 생긴다.First, the mismatch caused by the finite output resistance of the transistor will be described in more detail. If the source / sink source of the charge pump is configured as an ideal current source, it is related to the output voltage. It will flow a constant current without (i.e., regardless of the voltage across the current source) but in reality it will not, so the output current will change little by little as the output voltage changes (see Figure 2). Therefore, except for one point of the output voltage, a difference between the up and down currents is inevitably shown. In order to solve this problem, as disclosed in the Republic of Korea Patent Application No. 10-1999-0014887 as shown in Figure 3, by implementing the output stage of the charge pump in the form of a cascode (cascode) to increase the output resistance, in this case, the charge pump A problem arises in that the output dynamic range of the circuit becomes small.
다음, 상기 전하-분배(charge-sharing) 효과란 업/다운 신호가 스위칭하는 순간, 출력 로드 커패시터(load capacitor)와 스위칭 트랜지스터(switching transistor)의 기생 커패시터 사이의 충전 전압 차이에 의해 출력 전압이 순간적으로 변화하는 것을 말한다. 도 4를 참조로 설명하면, 트랜지스터 M1이 오프(off)되고 트랜지스터 M2가 온(on)되면 다운 전류가 흐르게 되고 그에 따라 커패시터(CL)의 충전 전압 Vout이 변화하게 되는데 이때 VA는 M1이 온이고 M2가 오프이기 때문에 Vdd로 충전된다. 이 상태에서 M1이 온되고 M2가 온되면 CP와 CL이 서로 다른 전압으로 즉 VA와 Vcont로 충전되어 있었기 때문에 순간적으로 전하의 분배가 일어나게 되고 이 때문에 출력 전압 Vout에 ΔV 만큼의 원하지 않는 변화가 생기게 되는 것이다. 이를 방지하기 위해서는 피드백(feedback)을 이용하여 M2가 꺼져 있는 동안에도 VA가 Vdd가 아니라 Vout 와 유사한 전압으로 충전되도록 하는 방법이 미국특허 US 6,169,458호에 도 5와 같이 제시된 바 있는데 , 이 경우 전하 분배의 효과는 줄일 수 있지만 스위칭 트랜지스터가 출력 노드에 직접 연결되어있기 때문에 스위칭 신호의 관통(feed-through)을 막을 수 없다는 문제점이 여전히 존재한다.Next, the charge-sharing effect means that the moment the up / down signal switches, the output voltage is momentarily caused by the difference in the charging voltage between the output load capacitor and the parasitic capacitor of the switching transistor. To change things. Referring to FIG. 4, when the transistor M1 is off and the transistor M2 is on, a down current flows and the charging voltage V out of the capacitor C L changes accordingly, where V A is M1. Is charged and V dd is charged because M2 is off. In this state, when M1 is turned on and M2 is turned on, since C P and C L are charged with different voltages, that is, V A and Vcont, charge distribution occurs instantaneously, which causes an unwanted ΔV of output voltage Vout. There will be a change. In order to prevent this, a method of allowing V A to be charged to a voltage similar to Vout instead of V dd even when M2 is turned off using feedback is shown in FIG. 5 in US Pat. Although the effect of charge distribution can be reduced, there is still a problem that the switching transistor is directly connected to the output node, thereby preventing the feed-through of the switching signal.
다음, 상기 트랜지스터 비정합 문제란 트랜지스터의 제작 시 생길 수 밖에없는 트랜지스터 간의 비정합 문제를 나타내는 것으로서, 업/다운 전류가 전류 미러(current mirror)에 의해서 만들어질 때 공정 변화에 따른 사이즈 비정합(size mismatch) 때문에 전류의 비정합이 생기는 것을 말한다. 이러한 비정합을 줄이기 위해서 칩이 만들어진 후 업 또는 다운 전류를 트리밍(trimming)하여 비정합을 줄이는 기술이 대한민국 특허출원 10-1999-0059558호에 제시된 바 있으나, 이 경우 칩 마다 일일이 측정을 통한 트리밍을 해 주어야 한다는 문제점이 있다.Next, the transistor mismatching problem indicates a mismatching problem between transistors that can only occur during fabrication of a transistor, and when the up / down current is generated by a current mirror, a size mismatch occurs according to a process change. mismatch) is a current mismatch. In order to reduce such mismatch, a technique of reducing mismatch by trimming up or down current after a chip is made has been presented in Korean Patent Application No. 10-1999-0059558, in which case, each chip has a trimming measurement. There is a problem that must be done.
또한, 스탠포드(Stanford)가 2001년 발표한 논문( Hirad Samavita et al. A Fully-Integrated 5GHz CMOS Wireless-LAN Receiver, ISSCC Digest of Technical Papers, pp. 208-209, Feb. 2001. )에는 도 6과 같이 업/다운 전류의 비정합에 중점을 두어 설계한 충전 펌프 회로가 나와있다. 이 회로는 출력 마디 전압(output node voltage)이 변화하더라도 업/다운 전류를 같게 만들기 위해 레플리카 바이어스(replica bias)를 응용하였다. 즉 피드백 네트워크(feedback network)에 의해 Vout과 Vr이 같아지고 레플리카 바이어스에서는 PMOS 전류와 PMOS의 게이트 전압이 정해지기 때문에 이와 똑 같은 구조를 가지는 충전 펌프의 대응부에서도 모든 출력 전압에 걸쳐 업/다운 전류가 같아지게 되는 것이다. 그러나, 이 회로에서는 업/다운 신호의 관통(feed through)을 방지하기 위한 장치가 미흡하며 전하 분배(charge sharing) 문제도 여전히 존재하며 Qn과 Qp 의 직류 레벨을 같도록 하는 버퍼(buffer)를 넓은 동작 범위를 가지도록 만들기가 힘들기 때문에, 피드백 루프가 제대로 동작하는 출력 전압의 범위가 작다는 단점과 업/다운 신호의 관통이 Qn 에도 영향을 주어 피드백 루프가 오동작할 가능성이 있다.In addition, a paper published in 2001 by Stanford (Hirad Samavita et al. A Fully-Integrated 5GHz CMOS Wireless-LAN Receiver, ISSCC Digest of Technical Papers, pp. 208-209, Feb. 2001.) Similarly, a charge pump circuit designed with a focus on mismatching up / down currents is shown. The circuit uses a replica bias to equalize the up / down currents even when the output node voltage changes. In other words, because Vout and Vr are the same by feedback network and PMOS current and PMOS gate voltage are determined in replica bias, the up / down current across all output voltages in the corresponding part of charge pump having the same structure Will be the same. However, in this circuit, there are insufficient devices to prevent feed through of the up / down signals, charge sharing problems still exist, and wide buffers to equalize the DC levels of Qn and Qp. Because it is difficult to make the operating range, the short-circuit of the output voltage in which the feedback loop operates properly and the penetration of the up / down signal also affects Qn may cause the feedback loop to malfunction.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 그 목적은 업/다운 전류(up/down current)의 비정합(mismatch) 문제 및 업/다운 입력신호가 출력 전압으로 관통(feed-through)하는 문제를 동시에 해결하도록 된, 위상 동기 루프용 충전 펌프 회로를 제공하고자 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the object thereof is a mismatch problem of up / down current and an up / down input signal feed-through to an output voltage. It is an object of the present invention to provide a charge pump circuit for a phase locked loop that solves the problem of
도 1은 종래 충전 펌프에 있어 업/다운 비정합 및 입력 관통의 문제를 설명하기 위한 도면이고,1 is a view for explaining the problems of up / down mismatch and input penetration in the conventional charge pump,
도 2는 일반적인 충전 펌프의 출력 전압에 대한 출력 전류의 변화 그래프도이고,2 is a graph of the change in output current with respect to the output voltage of a typical charge pump,
도 3은 종래의 충전 펌프 회로의 일예를 도시한 것이고,Figure 3 shows an example of a conventional charge pump circuit,
도 4는 일반적인 충전 펌프에서 전하 분배 효과를 설명하기 위한 회로도이고,4 is a circuit diagram for explaining the charge distribution effect in a general charge pump,
도 5는 종래의 충전 펌프 회로의 다른 예를 도시한 것이고,5 shows another example of a conventional charge pump circuit,
도 6은 종래의 충전 펌프 회로의 또 다른 예를 도시한 것이고,Figure 6 shows another example of a conventional charge pump circuit,
도 7은 본 발명의 일 실시예에 따른 위상 동기 루프용 충전 펌프 회로를 나타낸 도면이고,7 is a view showing a charge pump circuit for a phase locked loop according to an embodiment of the present invention,
도 8은 본 발명의 다른 실시예에 따른 위상 동기 루프용 충전 펌프 회로를 나타낸 도면이고,8 is a view showing a charge pump circuit for a phase locked loop according to another embodiment of the present invention.
도 9 및 도 10은 본 발명의 시뮬레이션 결과를 나타낸 그래프이다.9 and 10 are graphs showing simulation results of the present invention.
※ 도면의 주요부분에 대한 부호의 설명※ Explanation of code for main part of drawing
71,72 : 차동 셀 M1∼M12,M13,M1'∼M12' : 트랜지스터71,72: differential cell M1 to M12, M13, M1 'to M12': transistor
81 : 충전 펌프 코아 회로 82 : 레플리카 바이어스 회로81: charge pump core circuit 82: replica bias circuit
83 : 피드백 회로 83a : 오피 엠프83: feedback circuit 83a: op amp
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 위상 동기 루프용 충전 펌프 회로는, 전류 운전(Current steering) 방식의 차동 스위치(differential switch)를 이용하여 전하 분배(charge-sharing) 효과와 관통(feed-through) 효과를 줄이도록 하고, 또한 차동 스위치를 이용함과 아울러 레플리카 바이어스(Replica bias) 회로를 구성하여 출력 저항이 작거나 트랜지스터의 사이즈 비정합이 생겼을 경우에도 자동으로 업/다운 전류가 매칭될 수 있도록 한다.In order to achieve the above object, the charge-pump circuit for a phase locked loop according to the present invention uses a differential switch of a current steering method to charge-sharing effects and feeds. By using a differential switch and using a replica bias circuit, the up / down current can be automatically matched even when the output resistance is small or the size mismatch of the transistor occurs. Make sure
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 위상 동기 루프용 충전 펌프 회로에 대하여 상세히 설명하기로 한다.Hereinafter, a charge pump circuit for a phase locked loop according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 7은 본 발명의 일 실시예에 따른 위상 동기 루프용 충전 펌프의 회로도로서, 동 도면에 도시된 바와 같이, 게이트에 기 설정된 기준 전압(Vref)이 인가되는 제 1 트랜지스터(M1); 소오스가 상기 제 1 트랜지스터(M1)의 소오스에 공통 연결되고 게이트에 제 1 제어 전압으로서의 업(up) 신호가 인가되고 드레인에 전원 전압(VDD)이 인가되는 제 2 트랜지스터(M2); 게이트에 상기 기준 전압(Vref)이 인가되는 제 3 트랜지스터(M3); 소오스가 상기 제 3 트랜지스터(M3)의 소오스에 공통 연결되고 게이트에 제 2 제어 전압으로서의 다운(down) 신호가 인가되고 드레인에 전원전압(VDD)이 인가되는 제 4 트랜지스터(M4); 드레인이 상기 제 1 트랜지스터(M1)의 드레인에 연결되고 그 드레인과 게이트가 공통 연결되고 소오스에 전원 전압(VDD)이 인가되는 제 5 트랜지스터(M5); 드레인이 상기 제 3 트랜지스터(M3)의 드레인에 연결되고 그 드레인과 게이트가 공통 연결되고 소오스에 전원 전압(VDD)이 인가되는 제 6 트랜지스터(M6); 게이트가 상기 제 5 트랜지스터(M5)의 게이트에 연결되고 소오스에 전원 전압(VDD)이 인가되는 제 7 트랜지스터(M7); 게이트가 상기 제 6 트랜지스터의 게이트에 연결되고 소오스에 전원 전압이 인가되는 제 8 트랜지스터(M8); 드레인이 상기 제 8 트랜지스터(M8)의 소오스에 연결되고 소오스가 접되고 게이트와 그 드레인이 공통 연결된 제 9 트랜지스터(M9); 게이트가 상기 제 9 트랜지스터(M9)의 게이트에 연결되고 드레인이 상기 제 7 트랜지스터(M7)의 드레인에 연결되고 소오스는 접지된 제 10 트랜지스터(M10); 상기 제 1 및 제 2 트랜지스터(M1,M2)의 공통 소오스와 접지 사이에 드레인과 소오스가 각각 연결된 제 1 전류원(Ip)으로서의 제 11 트랜지스터(M11); 상기 제 3 및 제 4 트랜지스터의 공통 소오스와 접지 사이에 드레인과 소오스가 각각 연결되고 데이트는 상기 제 11 트랜지스터(M11)의 게이트와 공통 연결된 제 2 전류원(Ip)으로서의 제 12 트랜지스터(M12)로 구성되어 있다. 또한, 상기 제 7 트랜지스터(M7)의 드레인과 상기 제 10 트랜지스터(M10)의 드레인의 연결점에 커패시터(C)의 충방전 경로의 형성을 위한 출력단(out)이 형성되어 있다.FIG. 7 is a circuit diagram of a charge pump for a phase locked loop according to an embodiment of the present invention, and as shown in the drawing, a first transistor M1 to which a preset reference voltage Vref is applied to a gate; A second transistor (M2) having a source commonly connected to the source of the first transistor (M1), an up signal as a first control voltage applied to a gate, and a power supply voltage (V DD ) applied to a drain; A third transistor M3 to which the reference voltage Vref is applied to a gate; A fourth transistor (M4) having a source commonly connected to the source of the third transistor (M3), a down signal as a second control voltage applied to a gate, and a power supply voltage (V DD ) applied to a drain; A fifth transistor (M5) having a drain connected to the drain of the first transistor (M1), a drain and a gate thereof connected in common, and a power supply voltage (V DD ) applied to the source; A sixth transistor (M6) having a drain connected to the drain of the third transistor (M3), a drain and a gate thereof connected in common, and a power supply voltage (V DD ) applied to the source; A seventh transistor M7 having a gate connected to the gate of the fifth transistor M5 and a power supply voltage V DD applied to the source; An eighth transistor M8 having a gate connected to the gate of the sixth transistor and having a source voltage applied to the source; A ninth transistor (M9) having a drain connected to the source of the eighth transistor (M8), a source contacted, and a gate and a drain thereof commonly connected to each other; A tenth transistor M10 having a gate connected to the gate of the ninth transistor M9, a drain connected to the drain of the seventh transistor M7, and a source grounded; An eleventh transistor (M11) as a first current source (Ip) having a drain and a source connected between the common source and ground of the first and second transistors (M1, M2), respectively; A drain and a source are respectively connected between the common source and the ground of the third and fourth transistors, and the data is composed of a twelfth transistor M12 as the second current source Ip commonly connected to the gate of the eleventh transistor M11. It is. In addition, an output end for forming a charge / discharge path of the capacitor C is formed at a connection point between the drain of the seventh transistor M7 and the drain of the tenth transistor M10.
도 7과 같이 구성된 본 발명의 동작을 설명한다.The operation of the present invention configured as shown in FIG. 7 will be described.
차동 전류 구동(Differential current steering)을 사용한 도 7의 충전 펌프는 차동 셀(differential cell)(71,72)의 한 쪽에는 업/다운 신호가, 다른 한쪽에는 'VDD/2' 로 기 설정된 기준 전압이 연결되었다. 업/다운 신호는 0 에서 Vdd의 범위로 스윙(swing)을 하기 때문에 업/다운 신호가 각각 하이(high) 즉 Vdd 가 되면 차동 구조의 특성상 모든 꼬리 전류(tail current)가 상기 제 2 트랜지스터(M2) 또는 상기 제 4 트랜지스터(M4)에 흐르게 되고 상기 제 1 및 제 3 트랜지스터(M1,M3)에는 전류가 거의 흐르지 않게 된다.The charge pump of FIG. 7 using differential current steering has a reference set to an up / down signal on one side of the differential cells 71 and 72 and a 'V DD / 2' on the other. Voltage is connected. Since the up / down signals swing in the range of 0 to Vdd, when the up / down signals become high, respectively, that is, Vdd, all the tail currents are due to the characteristic of the differential structure. ) Or the fourth transistor M4, and almost no current flows through the first and third transistors M1 and M3.
예를 들어, 상기 제 2 트랜지스터(M2)가 온(on) 이고 상기 제 4 트랜지스터(M4)가 오프(off)일 경우 상기제 5 트랜지스터(M5)에는 전류가 흐르지 않고 상기 제 6 트랜지스터(M6)에는 전류 Ip가 흐르게 되어 출력단(OUT)과 접지 사이에 연결된 출력 커패시터(미도시)를 방전한다.For example, when the second transistor M2 is on and the fourth transistor M4 is off, no current flows in the fifth transistor M5 and the sixth transistor M6 is not present. Current Ip flows to discharge the output capacitor (not shown) connected between the output terminal OUT and ground.
도 7의 구조의 가장 큰 특징 중 첫번째는 차동 스위치(M1과 M2, M3와 M4)의 한쪽 노드(node)가 상기 기준 전압(Vref)으로서 일정한 dc 전압(예컨대, 'VDD/2')에 연결되어있기 때문에, 업/다운 신호가 변환(transition)하는 경우에도 그 신호와 상기 출력단(out) 사이를 차단하여 업/다운 신호가 상기 출력단(out) 측으로 관통(feed-through)하는 현상을 없앨 수 있다는 것이다. 두 번째는 상기 기준 전압(Vref)에 연결된 트랜지스터(M1,M3)에 전류가 흐르지 않더라도 그 트랜지스터(M1,M3)가 완전히 오프되진 않기 때문에 전압 VA와 전압 VB에 Vdd가 아니라 'VDD-VT' 보다 약간 큰 즉, 상기 제 5 트랜지스터(M5)와 상기 제 6 트랜지스터(M6)을 간신히 오프시킬 정도의 전압이 프리차지(pre-charge) 되므로, 다시 상기 제 5 트랜지스터(M5) 또는 상기 제 6 트랜지스터(M6)에 전류가 흐르기 시작했을 때에 VA/VB와 출력 전압간의 차이가 VA/VB 가 Vdd로 프라차지 되었을 경우보다 작아져서 전하 분배(charge-sharing) 현상을 줄일 수 있다.One of the biggest features of the structure of FIG. 7 is that one node of the differential switches M1 and M2, M3 and M4 is connected to a constant dc voltage (eg, 'V DD / 2') as the reference voltage Vref. Because of the connection, even when the up / down signal transitions, the signal is cut off between the signal and the output out so that the up / down signal feeds through to the output side. Can be. Second, the reference is completely doejin voltage VA and the voltage VB 'V DD -V instead of Vdd because the off-voltage to the transistor (M1, M3) connected to the current flow, even if (Vref) that the transistors (M1, M3) T 'Since the voltage slightly larger, i.e., the voltage enough to barely turn off the fifth transistor M5 and the sixth transistor M6 is precharged, the fifth transistor M5 or the sixth voltage is again precharged. When current begins to flow in the transistor M6, the difference between VA / VB and the output voltage becomes smaller than when VA / VB is precharged to Vdd, thereby reducing the charge-sharing phenomenon.
도 8는 본 발명의 다른 실시예에 따른 위상 동기 루프용 충전 펌프의 회로도로서, 동 도면에 도시된 바와 같이, 도 7의 구성과 동일한 구성요소로 구성되되, 상기 제 11 및 제 12 트랜지스터(M11,M12)의 연결관계에 미소 차이가 있는 바, 그 차이를 보면 상기 제 11 트랜지스터(M11)는 드레인이 상기 제 1 및 제 2 트랜지스터의 공통 소오스에 연결되고 소오스가 접지되어 있고, 상기 제 12 트랜지스터(M12)는 드레인이 상기 제 3 및 제 4 트랜지스터의 공통 소오스에 연결되고 소오스가 접지된, 충전 펌프 코아(Charge Pump Core) 회로(81); 상기 충전 펌프 코아 회로(81)와 동일하게 구성된 레플리카 바이어스(Replica Bias) 회로(92); 및 비반전단(+)이 상기 충전 펌프 코아 회로(81)의 상기 출력단(out)에 연결되고 반전단(-)에 상기 레플리카 바이어스 회로(82)의 출력단에 연결되며 출력단이 상기충전 펌프 코아 회로(81)의 상기 제 11 트랜지스터(M11)의 게이트와 이에 대응하는 상기 레플리카 바이어스(Replica Bias) 회로(82)의 해당 트랜지스터(M11')의 게이트에 연결된 연산증폭기를 가진 피드백 회로(83)를 포함하여 구성되고, 게이트가 상기 충전 펌프 코아 회로(81)의 상기 제 12 트랜지스터(M12)의 게이트와 이에 대응하는 상기 레플리카 바이어스(Replica Bias) 회로(82)의 해당 트랜지스터(M12')의 게이트에 공통 연결되고 소오스가 접지되고 그 게이트와 드레인이 공통 연결된 제 13 트랜지스터(M13)와, 전원 전압(VDD)과 상기 제 13 트랜지스터(M13)의 드레인 사이에 연결된 전류원(I1)으로 구성되어 있다.FIG. 8 is a circuit diagram of a charge pump for a phase locked loop according to another exemplary embodiment of the present invention. As shown in FIG. 8, the same components as those of FIG. 7 are included, and the eleventh and twelfth transistors M11 are illustrated in FIG. There is a slight difference in the connection relationship of M12. In the difference, the eleventh transistor M11 has a drain connected to a common source of the first and second transistors, and a source thereof is grounded. M12 includes a charge pump core circuit 81 having a drain connected to a common source of the third and fourth transistors and a source grounded; A replica bias circuit 92 configured in the same manner as the charge pump core circuit 81; And a non-inverting stage (+) is connected to the output end of the charge pump core circuit 81 and an inverting stage (-) is connected to an output terminal of the replica bias circuit 82 and an output terminal is connected to the charge pump core circuit ( A feedback circuit 83 having an operational amplifier connected to the gate of the eleventh transistor M11 of the transistor 81 and the corresponding transistor M11 ′ of the replica bias circuit 82 corresponding thereto; A gate connected to a gate of the twelfth transistor M12 of the charge pump core circuit 81 and a gate of a corresponding transistor M12 'of the replica bias circuit 82 corresponding thereto. And a thirteenth transistor M13 having a source grounded and a gate and a drain thereof commonly connected to each other, a current source I1 connected between a power supply voltage V DD and a drain of the thirteenth transistor M13.
도 8과 같이 구성된 본 발명의 동작을 설명한다.The operation of the present invention configured as shown in FIG. 8 will be described.
도 8은 출력 전압의 변화에 따른 업/다운 비정합(up/down mismatch)을 줄이기 위한 것으로, 도 8과 동일 설계한 충전 펌프 회로레플리카 바이어스 구성 방법을 적용한 충전 펌프 회로를 나타낸다.FIG. 8 illustrates a charge pump circuit applying a method of constructing a charge bias circuit replica bias designed in the same manner as in FIG. 8 to reduce up / down mismatch due to a change in an output voltage.
즉, 피드백 회로(83)에 의해 상기 레플리카 바이어스 회로(82) 출력 전압 Vr과 상기 충전 펌프 코아 회로(81)의 출력 전압 out이 같아지도록 Vup_bias가 결정되어 상기 제 11 트랜지스터(M11)와 대응 트랜지스터(M11')의 게이트에 인가하고, 그에 의해 레플리카 바이어스 회로(82)의 업 전류(up current)와 충전 펌프 코아 회로(81)의 업 전류(up current)가 결정된다.That is, Vup_bias is determined by the feedback circuit 83 so that the output voltage Vr of the replica bias circuit 82 and the output voltage out of the charge pump core circuit 81 are equal to each other so that the eleventh transistor M11 and the corresponding transistor ( Is applied to the gate of M11 ', and the up current of the replica bias circuit 82 and the up current of the charge pump core circuit 81 are determined.
그런데 상기 레플리카 바이어스 회로(82)의 업 전류는 키르히호프 전류 법칙(Kirchoff Current Law : KCL)에 의해 다운 전류와 항상 같으므로 동일한 구성의 상기 충전 펌프 회로(81)에서도 출력 전압에 상관없이 업/다운 전류가 같아지게 된다.However, since the up current of the replica bias circuit 82 is always the same as the down current according to Kirchoff Current Law (KCL), even in the charge pump circuit 81 having the same configuration, regardless of the output voltage, The current will be the same.
도 8의 회로는 도 6의 종래 회로와는 달리 피드백 회로(feedback network)(83)의 연산 증폭기(OP amp)(83a) 출력에 충전 펌프 회로(81)의 출력이 직접 연결되므로 넓은 동작 범위(dynamic range)를 가지는 유닛-게인 버퍼(unit-gain buffer)가 없어도 넓은 영역의 출력 전압에서 제대로 동작하며 전압 Vr에는 업/다운 신호의 관통(feed through)이 전혀 전달되지 않으므로 사이즈 비정합 또는 한정된 출력 저항에 의한 업/다운 전류 비정합 뿐만 아니라 관통에 의한 잡음의 효과를 매우 줄일 수 있다. 단, 이러한 기능을 하기 위해서는 상기 피드백 회로(83)를 구성하는 상기 연산 증폭기(83a)가 올바른 영역에서 동작해야 하며 피드백의 안정성을 고려하여 보상(compensation)을 위한 커패시터(CP)를 상기 레플리카 비이어스 회로(82)의 제 7 트랜지스터(M7')의 게이트와 드레인 사이에 연결해야 한다.Unlike the conventional circuit of FIG. 6, the circuit of FIG. 8 has a wide operating range because the output of the charge pump circuit 81 is directly connected to the output of the operational amplifier (OP amp) 83a of the feedback network 83. Even without a unit-gain buffer with dynamic range, it works well over a wide range of output voltages, and no feed-through of up / down signals is delivered to voltage Vr, resulting in size mismatch or limited output. Not only the up / down current mismatch by resistors, but also the effect of noise due to penetration can be greatly reduced. However, in order to perform such a function, the operational amplifier 83a constituting the feedback circuit 83 must operate in the correct region, and the replica CP has a capacitor CP for compensation in consideration of the stability of the feedback. It must be connected between the gate and the drain of the seventh transistor M7 'of the circuit 82.
도 9는 본 발명에 있어서 도 7과 같이 레플리카 회로를 첨가 하지 않았을 경우와 도 8과 같이 첨가 했을 경우의 업/다운 전류의 비정합(mismatch)를 비교한 시뮬레이션(simulation) 결과로서, 출력 전압 레벨이 0.4∼1.4 V 이고 노미널 펌핑 전류(nominal pumping current)가 50㎂일 때 업/다운 전류의 비정합이 레플리카가 없는 경우는 ±10㎂, 있는 경우는 ±1.5㎂로 레플리카 회로의 효과가 상당히 좋음을 알 수 있다.FIG. 9 is a simulation result of comparing mismatches of up / down currents when a replica circuit is not added as in FIG. 7 and when a replica circuit is not added as in FIG. Is 0.4 to 1.4 V and the nominal pumping current is 50 ㎂, the mismatch of up / down current is ± 10 경우 with no replica and ± 1.5 경우 with replica. Good to know.
도 10은 업/다운 전류 비정합을 각 코너(corner)에서 시뮬레이션한 것으로서, 프로세스(process)가 변하더라도 ±1.5㎂ 내에서 비정합이 생김을 알 수 있다.10 is a simulation of the up / down current mismatch at each corner (corner), it can be seen that the mismatch within ± 1.5 kHz even if the process (process) changes.
이상 상세히 설명한 바와 같이 본 발명에 따른 위상 동기 루프용 충전 펌프 회로에 의하면, 업/다운 전류(up/down current)의 비정합(mismatch) 문제 및 업/다운 입력신호가 출력 전압으로 관통(feed-through)하는 문제를 동시에 해결하는 효과가 창출된다.As described in detail above, according to the charge pump circuit for a phase locked loop according to the present invention, a mismatch problem of up / down current and an up / down input signal are fed through the output voltage. The effect of simultaneously solving the problem of through is created.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0061045A KR100423011B1 (en) | 2001-09-29 | 2001-09-29 | Charge Pump Circuit for PLL |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0061045A KR100423011B1 (en) | 2001-09-29 | 2001-09-29 | Charge Pump Circuit for PLL |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030028312A KR20030028312A (en) | 2003-04-08 |
| KR100423011B1 true KR100423011B1 (en) | 2004-03-16 |
Family
ID=29563154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0061045A KR100423011B1 (en) | 2001-09-29 | 2001-09-29 | Charge Pump Circuit for PLL |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100423011B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639677B1 (en) | 2004-11-08 | 2006-10-30 | 삼성전자주식회사 | Phase and delay locked loop and semiconductor memory device comprising the same |
| KR100631049B1 (en) | 2005-11-15 | 2006-10-04 | 한국전자통신연구원 | Replica bias circuit |
| CN107749709B (en) * | 2017-12-06 | 2023-07-07 | 西安智多晶微电子有限公司 | Charge pump for FPGA chip |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970024562A (en) * | 1995-10-06 | 1997-05-30 | 김광호 | Current Mismatch Compensation Circuit of High-Speed CMOS Charge Pump |
| JPH1188159A (en) * | 1997-09-03 | 1999-03-30 | Nec Corp | Charge pump circuit |
| US6075406A (en) * | 1998-06-16 | 2000-06-13 | Macronix International Ltd. | High speed differential charge pump apparatus and method using a replica circuit to control common mode output voltage |
| KR20000052532A (en) * | 1998-12-22 | 2000-08-25 | 다카노 야스아키 | Phase locked loop, and charge pump circuit and voltage control oscillator used therein |
| KR20000067250A (en) * | 1999-04-26 | 2000-11-15 | 윤종용 | Charge pump circuit and pll employing therefor |
| US6169458B1 (en) * | 1999-09-01 | 2001-01-02 | Lsi Logic Corporation | Differential charge pump with reduced charge-coupling effects |
| US6172571B1 (en) * | 1998-07-28 | 2001-01-09 | Cypress Semiconductor Corp. | Method for reducing static phase offset in a PLL |
| JP2001223579A (en) * | 2000-01-21 | 2001-08-17 | Texas Instr Inc <Ti> | Process independent ultralow charge pump |
-
2001
- 2001-09-29 KR KR10-2001-0061045A patent/KR100423011B1/en not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970024562A (en) * | 1995-10-06 | 1997-05-30 | 김광호 | Current Mismatch Compensation Circuit of High-Speed CMOS Charge Pump |
| JPH1188159A (en) * | 1997-09-03 | 1999-03-30 | Nec Corp | Charge pump circuit |
| US6075406A (en) * | 1998-06-16 | 2000-06-13 | Macronix International Ltd. | High speed differential charge pump apparatus and method using a replica circuit to control common mode output voltage |
| US6172571B1 (en) * | 1998-07-28 | 2001-01-09 | Cypress Semiconductor Corp. | Method for reducing static phase offset in a PLL |
| KR20000052532A (en) * | 1998-12-22 | 2000-08-25 | 다카노 야스아키 | Phase locked loop, and charge pump circuit and voltage control oscillator used therein |
| KR20000067250A (en) * | 1999-04-26 | 2000-11-15 | 윤종용 | Charge pump circuit and pll employing therefor |
| US6169458B1 (en) * | 1999-09-01 | 2001-01-02 | Lsi Logic Corporation | Differential charge pump with reduced charge-coupling effects |
| JP2001223579A (en) * | 2000-01-21 | 2001-08-17 | Texas Instr Inc <Ti> | Process independent ultralow charge pump |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030028312A (en) | 2003-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594388A (en) | Self-calibrating RC oscillator | |
| US5552748A (en) | Digitally-tuned oscillator including a self-calibrating RC oscillator circuit | |
| EP1146643B1 (en) | Phase shifter for use in a quadrature clock generator | |
| US7271619B2 (en) | Charge pump circuit reducing noise and charge error and PLL circuit using the same | |
| US6611160B1 (en) | Charge pump having reduced switching noise | |
| US10951164B2 (en) | Voltage-controlled oscillator, PLL circuit, and CDR device | |
| US6727735B2 (en) | Charge pump circuit for reducing jitter | |
| US6636105B2 (en) | Semiconductor device, a charge pump circuit and a PLL circuit that can suppress a switching noise | |
| US20060119405A1 (en) | PLL circuit | |
| US20020050868A1 (en) | Function generator with adjustable oscillating frequency | |
| US6222402B1 (en) | Differential charge-pump with improved linearity | |
| US11196410B2 (en) | Method of generating precise and PVT-stable time delay or frequency using CMOS circuits | |
| US7154352B2 (en) | Clock generator and related biasing circuit | |
| US7005896B2 (en) | High-speed low-noise charge pump | |
| US6952126B2 (en) | Charge pump circuit for a PLL | |
| US5585765A (en) | Low power RC oscillator using a low voltage bias circuit | |
| US7636000B2 (en) | Phase locked loop without a charge pump and integrated circuit having the same | |
| US7453313B2 (en) | Charge pumping circuit | |
| US7230503B1 (en) | Imbalanced differential circuit control | |
| KR100423011B1 (en) | Charge Pump Circuit for PLL | |
| US20080150596A1 (en) | Charge pump circuit | |
| KR100510504B1 (en) | Differential charge pump and phase locked loop having the same | |
| US20070216455A1 (en) | Partial cascode delay locked loop architecture | |
| US7162001B2 (en) | Charge pump with transient current correction | |
| US8427210B2 (en) | Charge pump |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100122 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |