KR100421499B1 - Display Apparatus for Notebook Computer - Google Patents

Display Apparatus for Notebook Computer Download PDF

Info

Publication number
KR100421499B1
KR100421499B1 KR1019970048017A KR19970048017A KR100421499B1 KR 100421499 B1 KR100421499 B1 KR 100421499B1 KR 1019970048017 A KR1019970048017 A KR 1019970048017A KR 19970048017 A KR19970048017 A KR 19970048017A KR 100421499 B1 KR100421499 B1 KR 100421499B1
Authority
KR
South Korea
Prior art keywords
control board
drivers
timing control
printed circuit
display panel
Prior art date
Application number
KR1019970048017A
Other languages
Korean (ko)
Other versions
KR19990021818A (en
Inventor
백영상
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to US09/137,842 priority Critical patent/US6977640B1/en
Publication of KR19990021818A publication Critical patent/KR19990021818A/en
Application granted granted Critical
Publication of KR100421499B1 publication Critical patent/KR100421499B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE: A display device of a notebook computer is provided to reduce noise effect and a thickness of a panel module, and to enhance production efficiency. CONSTITUTION: The system comprises a display panel(44), drivers(46, 48), a graphic control board(50), a timing control board(52), and a flexible printed circuit film. The display panel(44) includes a pixel matrix for displaying image data processed by a main printed circuit board. The drivers(46, 48) drive row lines and column lines of the pixel matrix. The graphic control board(50), connected to the main printed circuit board, converts input data into data proper for being displayed on the display panel(44), and generates main clocks, horizontal and vertical synchronization signals. The timing control board(52), also connected to the main printed circuit board, supplies the data, received from the graphic control board(50), for the drivers(46, 48), and generates timing signals by using the main clocks, the horizontal and vertical synchronization signals. The flexible printed circuit film connects the drivers(46, 48) to the graphic control board(50) and the timing control board(52).

Description

노오트북 컴퓨터용 표시장치{Display Apparatus for Notebook Computer}Display Apparatus for Notebook Computer}

본 발명은 표시패널과 이를 구동하기 위한 구동회로보드를 가지는 노오트북 컴퓨터(Notebook Computer ; 이하 "NTPC" 라 함)용 표시장치에 관한 것이다. 아울러 본 발명은 표시패널과 구동회로보드를 연결하는 가요성인쇄회로(Flexible Printed Circuit ; 이하 "FPC" 라 함) 필름(Flim)에 관한 것이다.The present invention relates to a display device for a notebook computer (hereinafter referred to as "NTPC") having a display panel and a driving circuit board for driving the same. In addition, the present invention relates to a flexible printed circuit (FPC) film (Flim) connecting the display panel and the driving circuit board.

통상, NTPC에 사용되는 표시장치는 화소 매트릭스(Matrix)를 가지는 액정패널과 이를 구동하기 위한 화상구동회로들로 구성된다. 이 화상구동회로들은 NTPC의 중앙처리장치(Central Processing Unit ; 이하 "CPU" 라 함)에 의해 처리된 화상 정보를 표시하기 위해 화소 매트릭스를 구동한다. 이러한 NTPC용 표시장치는 도1에서와 같이 표시패널(10), 다수의 로오 드라이버들(Row Drivers, 12) 및 소오스 드라이버들(Source Drivers, 14)을 구비한다. 표시패널(10)은 액정셀들이 두장의 유리기판(도시하지 않음) 사이에 매트릭스 형태로 배열되어진 화소 매트릭스를 구비한다. 로오 드라이버들(12)은 화소 매트릭스의 로오라인들을 분할ㆍ구동하고, 소오스 드라이버들(14)은 화소 매트릭스의 컬럼라인들에 데이터신호를 공급하는 기능을 수행한다.In general, a display device used in NTPC is composed of a liquid crystal panel having a pixel matrix and image driver circuits for driving the same. These image driver circuits drive a pixel matrix to display image information processed by an NTPC central processing unit (hereinafter referred to as "CPU"). The NTPC display device includes a display panel 10, a plurality of row drivers 12, and source drivers 14 as shown in FIG. The display panel 10 includes a pixel matrix in which liquid crystal cells are arranged in a matrix form between two glass substrates (not shown). The row drivers 12 divide and drive the row lines of the pixel matrix, and the source drivers 14 perform a function of supplying data signals to column lines of the pixel matrix.

또한, NTPC용 표시장치는 그래픽데이터를 화소매트릭스에 표시되기 적합한 화상데이터의 형태로 변환하는 그래픽제어보드(16)와, 이 그래픽제어보드(16)로부터의 그래픽데이터를 입력하는 타이밍제어보드(18)를 구비한다. 그래픽제어보드(16)는 적색(Red; 이하 "R" 이라 함), 녹색(Green; 이하 "G" 라 함) 및 청색(Blue; 이하 "B" 라 함) 데이터와, 메인클럭, 수직동기신호 및 수평동기신호를 발생한다. 타이밍제어보드(18)는 그래픽제어보드(16)로부터 제1 버스(11)를 경유한 R,G,B 데이터를 제2 버스(13)을 경유하여 소오스 드라이버들(14)에 공급한다. 아울러 타이밍제어보드(18)는 메인클럭, 수직 및 수평 동기신호를 이용하여 로오 드라이버들(12) 및 소오스 드라이버들(14)의 타이밍을 조절하기 위한 타이밍신호들을 발생하게 된다.In addition, the NTPC display apparatus includes a graphic control board 16 for converting graphic data into a form of image data suitable for display on a pixel matrix, and a timing control board 18 for inputting graphic data from the graphic control board 16. ). The graphic control board 16 includes red (hereinafter referred to as "R"), green (hereinafter referred to as "G") and blue (hereinafter referred to as "B") data, main clock and vertical synchronization. Signal and a horizontal synchronous signal. The timing control board 18 supplies the R, G, B data from the graphic control board 16 to the source drivers 14 via the second bus 13 via the first bus 11. In addition, the timing control board 18 generates timing signals for adjusting the timing of the row drivers 12 and the source drivers 14 using the main clock, vertical and horizontal synchronization signals.

이들 타이밍신호들은 제어라인(15)을 통해 로오 드라이버들(12) 및 소오스 드라이버들(14)에 공급된다. 이 외에도 타이밍제어보드(18)에서는 제어라인(15)을 통해 전송될 패널구동용 전압신호, 감마보정전압신호 및 게이트펄스용 직류전압(즉, 게이트펄스용 하이 및 로우전압)신호들이 발생되게 된다. 이를 위하여, 타이밍제어보드(18)에는 데이터의 중계 및 타이밍조절을 수행하기 위한 AGIC화된 타이밍제어회로칩과, 감마보정전압을 발생하는 감마보정전압발생회로, 스캐닝용 직류전압을 발생하는 스캐닝전압발생회로 그리고 패널구동용 구동전압을 발생하기 위한 전원회로 등이 탑재되게 된다. 이와 같은 회로구성을 가지는 NTPC용 표시장치가 NTPC에 적용될 경우에 그래픽제어보드(16)는 NTPC 본체(20)의 메인인쇄회로기판(Main Printed Circuit Board, 이하 "MPCB" 라 함)에 실장되게 되고, 타이밍제어보드(18)를 비롯한 표시패널(10), 로오 드라이버들(12) 및 소오스 드라이버들(14)은 NTPC 본체와는 별개의 패널모듈(22)로 구성되게 된다. 이 패널모듈(22)은 NTPC 본체의 상부의 일측 에지부에 선회 가능하게 설치된다.These timing signals are supplied to the row drivers 12 and the source drivers 14 via the control line 15. In addition, the timing control board 18 generates a panel driving voltage signal, a gamma correction voltage signal, and a gate pulse DC voltage (that is, a gate pulse high and low voltage) signal to be transmitted through the control line 15. . To this end, the timing control board 18 includes an AGICized timing control circuit chip for performing data relay and timing adjustment, a gamma correction voltage generation circuit for generating a gamma correction voltage, and a scanning voltage generation for generating a DC voltage for scanning. The circuit and the power supply circuit for generating the driving voltage for the panel driving are mounted. When the NTPC display device having such a circuit configuration is applied to the NTPC, the graphic control board 16 is mounted on the Main Printed Circuit Board (hereinafter referred to as "MPCB") of the NTPC main body 20. In addition, the display panel 10 including the timing control board 18, the row drivers 12, and the source drivers 14 are configured as a panel module 22 separate from the NTPC main body. The panel module 22 is pivotally mounted at one edge portion of the upper portion of the NTPC main body.

실제로, 도1 의 표시장치가 적용된 NTPC는 도2A 및 도2B 에서와 같이 NTPC 본체(20)의 상부의 후단에지부에 선회 가능하게 설치되는 패널모듈(22)로 구성된다. NTPC 본체(20)는 MPCB(20B)가 내장되어진 메인하우징(20A)을 구비한다. MPCB(20B)에는 그래픽제어보드(16)가 탑재되어 MPCB(20B)에 의해 처리된 그래픽데이터를 화상데이터로 변환하게 된다. 패널모듈(22)은 표시패널(10)의 좌측 가장자리에 배열되어진 로오 드라이버들(12)과, 표시패널(10)의 앞쪽 가장자리에 배열되어진 소오스 드라이버들(14)을 구비한다. 로오 드라이버들(12)은 표시패널(10)에 형성된 액정셀 매트릭스(도시하지 않음)의 게이트라인들을 분할ㆍ구동하고, 소오스 드라이버들(14)은 액정셀 매트릭스의 소오스 라인들을 분할ㆍ구동하게 된다. 또한, 패널모듈(22)은 로오 드라이버들(12)과 소오스 드라이버들(14)의 구동타이밍을 제어하기 위한 타이밍제어보드(18)와, 표시패널(10)에 광을 조사하기 위한백라이트(24)를 추가로 구비한다. 타이밍제어보드(18)는 제1 FPC(26)에 의해 그래픽제어보드(16) 및 MPCB(22B)에 전기적으로 접속됨과 아울러 제2 FPC(28)에 의해서 로오드라이들(12)과 소오스 드라이버들(14)과 전기적으로 접속되게 된다. 제1 FPC(26)는 그래픽제어보드(16)로부터의 R,G,B 데이터와 메인클럭, 수평 및 수직 동기신호 등과 MPCB(20B)로부터의 구동전압신호를 타이밍제어보드(18)쪽으로 전송하게 된다. 제2 FPC(28)는 타이밍제어보드(18)를 표시패널(10)의 배면에 접철 가능하게 지지하게 된다. 또한, 제2 FPC(28)는 타이밍제어보드(18)로부터의 R,G,B 데이터와 감마보정전압신호를 소오스 드라이버들(14)에 전송함과 아울러 타이밍제어보드(18)로부터의 타이밍신호들과 각종 구동전압신호들을 로오 드라이버들(12)과 소오스 드라이버들(14)쪽으로 전송하게 된다. 백라이트(Back Light, 24)는 제3 FPC(30)에 의해 MPCB(20B)에 접속되어 이 제3 FPC(30)을 경유하여 MPCB(20B)로부터의 라이트구동전압을 공급받게 된다.In fact, the NTPC to which the display device of FIG. 1 is applied is constituted by a panel module 22 which is pivotally installed in the rear edge portion of the upper portion of the NTPC main body 20 as shown in FIGS. 2A and 2B. The NTPC main body 20 has a main housing 20A in which the MPCB 20B is incorporated. The MPCB 20B is equipped with a graphic control board 16 to convert graphic data processed by the MPCB 20B into image data. The panel module 22 includes row drivers 12 arranged at the left edge of the display panel 10 and source drivers 14 arranged at the front edge of the display panel 10. The row drivers 12 divide and drive gate lines of a liquid crystal cell matrix (not shown) formed on the display panel 10, and the source drivers 14 divide and drive source lines of the liquid crystal cell matrix. . In addition, the panel module 22 includes a timing control board 18 for controlling driving timing of the row drivers 12 and the source drivers 14, and a backlight 24 for irradiating light to the display panel 10. ) Is further provided. The timing control board 18 is electrically connected to the graphics control board 16 and the MPCB 22B by the first FPC 26, and the row drivers 12 and the source drivers by the second FPC 28. It is electrically connected with (14). The first FPC 26 transmits R, G, B data from the graphic control board 16 and main clock, horizontal and vertical synchronization signals, and drive voltage signals from the MPCB 20B to the timing control board 18. do. The second FPC 28 folds the timing control board 18 on the back surface of the display panel 10. In addition, the second FPC 28 transmits the R, G, and B data and the gamma correction voltage signal from the timing control board 18 to the source drivers 14, and the timing signal from the timing control board 18. And various driving voltage signals are transmitted to the row drivers 12 and the source drivers 14. The backlight (Back Light) 24 is connected to the MPCB 20B by the third FPC 30 to receive the light driving voltage from the MPCB 20B via the third FPC 30.

상기한 표시장치에서는 그래픽제어보드가 타이밍제어보드와 떨어지게 NTPC에 설치되므로 R,G,B 데이터와 동기신호들 및 클럭신호가 잡음영향을 심하게 받게 된다. 이로 인하여, 종래의 표시장치에 의해 표시되는 화상은 심하게 열화될 수 밖에 없었다.In the display device, since the graphic control board is installed in the NTPC away from the timing control board, the R, G, and B data, the synchronization signals, and the clock signal are severely affected by the noise. For this reason, the image displayed by the conventional display apparatus was inevitably deteriorated.

이러한 잡음의 영향을 최소화하기 위한 방안으로, 그래픽제어보드와 타이밍 제어보드의 사이에 신호를 중계하기 위한 스캐닝송신보드 및 스캐닝수신보드를 추가로 구비하는 저잡음 표시장치가 사용되고 있다. 이 저잡음 표시장치는 도3 에서와 같이 NTPC 본체에 실장된 그래픽제어보드(16) 및 스캐닝송신보드(32)와, 그리고이 스캐닝송신보드(32)와 접속된 패널모듈(22)을 구비한다. 그래픽제어보드(16)은 컴퓨터중계버스(20C)를 통해 NTPC의 MPCB(도시하지 않음)에 접속되어 이 MPCB에 의해 처리된 그래픽데이터를 입력하게 된다. 그리고 그래픽제어보드(16)은 그래픽데이터를 처리하여 R,G,B 데이터, 메인클럭, 수평 및 수직 동기신호들을 스캐닝송신보드(32)에 공급한다. 스캐닝송신보드(32)는 그래픽제어보드(16)로부터의 신호들을 잡음의 영향을 받지 않게 하기 위해 특정한 형태의 신호로 변환하게 된다. 패널모듈(22)은 액정패널(10), 로오 드라이버들(12), 소오스 드라이버들(14), 타이밍제어보드(18)를 구비함과 아울러 타이밍제어보드(18)와 스캐닝송신보드(32)의 사이에 접속되어진 스캐닝수신보드(34)를 추가로 구비한다. 이 스캐닝수신보드(34)는 스캐닝송신보드(32)로부터의 특정한 형태의 신호를 수신하고 그 수신된 신호로부터 R,G,B 데이터, 메인클럭, 수평 및 수직 동기신호들을 복원하게 된다. 스캐닝수신보드(34)에 의해 복원된 R,G,B 데이터, 메인클럭, 수평 및 수직 동기신호들은 타이밍제어보드(18)에 공급되게 된다. 그러면 타이밍제어보드(18)는 스캐닝수신보드(34)로부터의 R,G,B 데이터, 메인클럭, 수평 및 수직 동기신호들을 이용하여 로오드라이버들(12) 및 소오스 드라이버들(14)을 구동하게 된다. 이 타이밍제어보드(18)를 비롯한 액정패널(10), 로오 및 소오스 드라이버들(12,14)에 대한 동작설명은 도1 에서와 중복되므로 생략하기로 한다.As a method for minimizing the effects of such noise, a low noise display device further including a scanning transmission board and a scanning reception board for relaying a signal between the graphic control board and the timing control board is used. This low noise display device includes a graphic control board 16 and a scanning transmission board 32 mounted on an NTPC main body as shown in FIG. 3, and a panel module 22 connected to the scanning transmission board 32. As shown in FIG. The graphic control board 16 is connected to the MPCB (not shown) of the NTPC via the computer relay bus 20C to input graphic data processed by the MPCB. The graphic control board 16 processes graphic data and supplies R, G, B data, main clock, horizontal and vertical synchronization signals to the scanning transmission board 32. The scanning transmission board 32 converts the signals from the graphic control board 16 into a specific type of signal so as not to be affected by noise. The panel module 22 includes a liquid crystal panel 10, row drivers 12, source drivers 14, a timing control board 18, a timing control board 18 and a scanning transmission board 32. Further provided with a scanning receiving board 34 connected between the. The scanning receiving board 34 receives a specific type of signal from the scanning transmitting board 32 and recovers R, G, B data, main clock, horizontal and vertical synchronizing signals from the received signal. The R, G, B data, main clock, horizontal and vertical synchronizing signals restored by the scanning receiving board 34 are supplied to the timing control board 18. The timing control board 18 then uses the R, G, B data, main clock, horizontal and vertical synchronization signals from the scanning receive board 34 to drive the row drivers 12 and the source drivers 14. do. Since the operation of the liquid crystal panel 10, the row and source drivers 12 and 14 including the timing control board 18 is duplicated in FIG. 1, a description thereof will be omitted.

이러한 저잡음 표시장치는 스캐닝송신보드 및 스캐닝수신보드를 이용하여 그래픽제어보드로부터 타이밍제어보드쪽으로 전송되는 신호들이 잡음의 영향을 받지 않게 함으로써 화상의 열화를 방지할 수 있게 되었다. 그러나, 저잡음 표시장치에서는 타이밍제어보드 및 스캐닝수신보드가 패널모듈에 실장되므로 패널모듈의 두께를 두껍게 하고 패널모듈의 부품의 수와 접속 수를 많게 한다. 이로 인하여, 저잡음 표시장치에서는 패널모듈의 제조공정의 수와 재료비가 증가됨은 물론 모듈의 제조수율, 작업효율 및 신뢰성 등이 낮게 된다.Such a low noise display device can prevent deterioration of an image by using a scanning transmission board and a scanning reception board so that signals transmitted from a graphic control board to a timing control board are not affected by noise. However, in the low-noise display device, the timing control board and the scanning receiving board are mounted on the panel module, so that the thickness of the panel module is increased and the number and parts of the panel module are increased. As a result, in the low-noise display device, the number and material costs of the panel module manufacturing process are increased, and the manufacturing yield, work efficiency, and reliability of the module are low.

이러한 저잡음 표시장치의 문제점들은 도4 및 도5 에 도시된 바와 같은 저잡음 표시장치가 적용된 NTPC를 통하여 좀 더 명확하게 드러나게 된다. 도4 는 저잡음 표시장치가 적용된 NTPC를 개략적으로 도시하는 분해사시도이고, 도5 는 저잡음 표시장치가 적용된 NTPC를 개략적으로 도시하는 단면도이다. 도4 및 도5 를 참조하면, 저잡음 표시장치가 적용된 NTPC는 그래픽제어보드(16) 및 스캐닝송신보드(32)가 실장된 NTPC 본체(20)와, 이 NTPC 본체(20)의 상부 후단에지부에 회전 가능하게 설치된 패널모듈(22)로 구성되게 된다. NTPC 본체(20)는 MPCB(20B)가 내장되어진 메인하우징(20A)과, 이 메인하우징(20A)의 상부에 설치되는 키보드(20D)로 구성된다. 메인하우징(20A)에 내장된 MPCB(20B)에는 그래픽제어보드(16) 및 스캐닝 송신보드(32)가 탑재되게 된다. 패널모듈(22)은 백라이트(24)와 표시패널(10)이 적층된 상태로 내장되어진 패널하우징(22A)과, 이 패널하우징(22A)의 상부에 설치되는 윈도우어세이(22B)로 구성된다. 표시패널(10)은 하부유리기판(10A)에 형성되어진 액정셀 매트릭스(10C)와 이 액정셀 매트릭스(10C)와 중첩되게 설치되는 상부 유리기판(10B)을 구비한다. 하부유리기판(10A)의 우측 가장자리에는 로오 드라이버들(12)이 그리고 하단 가장자리에는 소오스 드라이버들(14)이 실장되어 있다. 로오 드라이버들(12)은 액정셀 매트릭스(10C)의 게이트라인들을 분할ㆍ구동하고, 소오스 드라이버들(14)은 액정셀 매트릭스(10C)의 소오스라인들을 분할ㆍ구동하게 된다. 또한, 패널모듈(22)은 로오 드라이버들(12)과 소오스 드라이버들(14)의 구동타이밍을 제어하기 위한 타이밍제어보드(18)와, 이 타이밍제어보드(18)와 MPCB(20B)상의 스캐닝송신보드(32)를 중계하기 위한 스캐닝수신보드(34)를 구비한다. 스캐닝수신보드(34)는 제1 FPC(26)에 의해 스캐닝송신보드(32) 및 MPCB(22B)에 전기적으로 접속되게 된다. 제1 FPC(26)는 스캐닝송신보드(32)로부터의 특정한 형태의 신호들과 MPCB(20B)로부터의 구동전압신호를 스캐닝수신보드(34)쪽으로 전송하게 된다. 스캐닝수신보드(34)는 제1 FPC(26)로부터의 특정한 형태의 신호들로부터 R,G,B 데이터와 메인클럭, 수평 및 수직 동기신호 등을 복원하고 그 복원된 신호들과 MPCB(22B)로부터의 구동전압신호를 타이밍제어보드(18)쪽으로 전송하게 된다. 타이밍제어보드(18)는 제2 FPC(28)에 의해서 로오 드라이들(12)과 소오스 드라이버들(14)과 전기적으로 접속되게 된다. 제2 FPC(28)는 타이밍제어보드(18)를 표시패널(10)의 배면에 접철 가능하게 지지하게 된다. 또한, 제2 FPC(28)는 타이밍제어보드(18)로부터의 R,G,B 데이터와 감마보정전압신호를 소오스 드라이버들(14)에 전송함과 아울러 타이밍제어보드(18)로부터의 타이밍신호들과 각종 구동전압신호들을 로오 드라이버들(12)과 소오스 드라이버들(14)쪽으로 전송하게 된다. 백라이트(Back Light, 24)는 제3 FPC(30)에 의해 MPCB(20B)에 접속되어 이 제3 FPC(30)을 경유하여 MPCB(20B)로부터의 라이트구동전압을 공급받게 된다.Problems of such a low noise display device are more clearly revealed through an NTPC to which a low noise display device as shown in FIGS. 4 and 5 is applied. 4 is an exploded perspective view schematically showing an NTPC to which a low noise display device is applied, and FIG. 5 is a cross-sectional view schematically showing an NTPC to which a low noise display device is applied. 4 and 5, the NTPC to which the low noise display device is applied includes an NTPC main body 20 mounted with a graphic control board 16 and a scanning transmission board 32, and an upper rear edge portion of the NTPC main body 20. The panel module 22 is rotatably installed. The NTPC main body 20 is composed of a main housing 20A in which the MPCB 20B is built in, and a keyboard 20D provided on an upper portion of the main housing 20A. The MPCB 20B embedded in the main housing 20A has a graphic control board 16 and a scanning transmission board 32 mounted thereon. The panel module 22 includes a panel housing 22A in which the backlight 24 and the display panel 10 are stacked, and a window assay 22B installed on the panel housing 22A. . The display panel 10 includes a liquid crystal cell matrix 10C formed on the lower glass substrate 10A and an upper glass substrate 10B provided to overlap the liquid crystal cell matrix 10C. Row drivers 12 are mounted at the right edge of the lower glass substrate 10A, and source drivers 14 are mounted at the bottom edge thereof. The row drivers 12 divide and drive the gate lines of the liquid crystal cell matrix 10C, and the source drivers 14 divide and drive the source lines of the liquid crystal cell matrix 10C. The panel module 22 also includes a timing control board 18 for controlling the drive timing of the row drivers 12 and the source drivers 14, and scanning on the timing control board 18 and the MPCB 20B. A scanning receiving board 34 for relaying the transmitting board 32 is provided. The scanning receiving board 34 is electrically connected to the scanning transmitting board 32 and the MPCB 22B by the first FPC 26. The first FPC 26 transmits specific types of signals from the scanning transmission board 32 and a driving voltage signal from the MPCB 20B to the scanning receiving board 34. The scanning receiving board 34 recovers R, G, B data, main clock, horizontal and vertical synchronizing signals, etc. from specific types of signals from the first FPC 26, and the restored signals and the MPCB 22B. The driving voltage signal from the transmission to the timing control board 18. The timing control board 18 is electrically connected to the row drivers 12 and the source drivers 14 by the second FPC 28. The second FPC 28 folds the timing control board 18 on the back surface of the display panel 10. In addition, the second FPC 28 transmits the R, G, and B data and the gamma correction voltage signal from the timing control board 18 to the source drivers 14, and the timing signal from the timing control board 18. And various driving voltage signals are transmitted to the row drivers 12 and the source drivers 14. The backlight (Back Light) 24 is connected to the MPCB 20B by the third FPC 30 to receive the light driving voltage from the MPCB 20B via the third FPC 30.

이상과 같이, NTPC에 적용된 저잡음 표시장치에서는 스캐닝수신보드 및 타이밍제어보드가 패널모듈에 실장되므로 패널모듈의 두께가 이들 보드들의 두께 만큼두껍게 되고 아울러 소요 부품의 수 및 접속 수가 증가되게 된다. 이로 인하여, 저잡음 표시장치에서는 표시패널모듈의 제조공정의 수와 재료비가 증가됨은 물론 모듈의 제조수율, 작업효율 및 신뢰성 등이 낮게 된다. 또한, 저잡음 표시장치에서는 타이밍제어보드가 백라이트 변환기와 함께 NPTC에 탑재되므로 FPC 필름의 구조를 복잡하게 한다.As described above, in the low noise display device applied to the NTPC, since the scanning receiving board and the timing control board are mounted on the panel module, the thickness of the panel module is increased by the thickness of these boards, and the number of required parts and the number of connections are increased. As a result, in the low-noise display device, the number and material costs of the manufacturing process of the display panel module are increased, and the manufacturing yield, work efficiency, and reliability of the module are low. In addition, in a low noise display device, the timing control board is mounted on the NPTC together with the backlight converter, which complicates the structure of the FPC film.

따라서, 본 발명의 목적은 잡음의 영향을 최소화함과 아울러 패널모듈의 두께를 얇게 할 수 있는 NTPC용 표시장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an NTPC display device capable of minimizing the influence of noise and reducing the thickness of the panel module.

본 발명의 다른 목적은 NTPC용 표시장치의 제조수율 및 작업효율을 향상시킬 수 있는 FPC 필름을 제공함에 있다.Another object of the present invention is to provide an FPC film capable of improving manufacturing yield and work efficiency of an NTPC display device.

도1 은 통상의 노오트북 컴퓨터용 표시장치의 회로 블럭도.1 is a circuit block diagram of a conventional display device for a notebook computer.

도2A 및 도2B 는 도1 에 도시된 표시장치가 적용된 노오트북 컴퓨터의 배치구조를 개략적으로 도시하는 평면도.2A and 2B are plan views schematically showing an arrangement structure of a notebook computer to which the display device shown in Fig. 1 is applied;

도3 은 잡음을 최소화하기 위한 노오트북 컴퓨터용 표시장치의 회로 블럭도.3 is a circuit block diagram of a display device for a notebook computer for minimizing noise;

도4 는 도3 의 표시장치가 적용된 노오트북 컴퓨터의 배치구조를 개략적으로 도시하는 분해사시도.FIG. 4 is an exploded perspective view schematically showing an arrangement structure of a notebook computer to which the display device of FIG. 3 is applied;

도5 는 도3 의 표시장치가 적용된 노오트북 컴퓨터의 배치구조를 개략적으로 도시하는 단면도.FIG. 5 is a sectional view schematically showing an arrangement structure of a notebook computer to which the display device of FIG. 3 is applied;

도6 은 본 발명의 실시 예에 따른 노오트북 컴퓨터용 표시장치의 회로 블럭도.6 is a circuit block diagram of a display device for a notebook computer according to an embodiment of the present invention.

도7 은 도6 의 표시장치가 적용된 노오트북 컴퓨터의 배치구조를 개략적으로 도시하는 분해사시도.FIG. 7 is an exploded perspective view schematically showing a layout structure of a notebook computer to which the display device of FIG. 6 is applied;

도8A 및 도8B 는 도6 의 표시장치가 적용된 노오트북 컴퓨터의 배치구조를 개략적으로 도시하는 평면도.8A and 8B are plan views schematically showing the arrangement of a notebook computer to which the display device of Fig. 6 is applied;

도9 는 도6 의 표시장치가 적용된 노오트북 컴퓨터의 배치구조를 개략적으로 도시하는 단면도.FIG. 9 is a sectional view schematically showing an arrangement structure of a notebook computer to which the display device of FIG. 6 is applied;

도10 은 도7 내지 도9 에 도시된 FPC 필름을 상세하게 도시하는 도면.FIG. 10 shows details of the FPC film shown in FIGS.

도11 은 도7 내지 도9 에 도시된 표시패널의 다른 실시 예를 도시하는 분해사시도.Fig. 11 is an exploded perspective view showing another embodiment of the display panel shown in Figs.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

10,44 : 표시패널 12,46 : 로오 드라이버10,44: display panel 12,46: row driver

14,48 : 소오스 드라이버 16,50 : 그래픽제어보드14,48: Source driver 16,50: Graphic control board

18,52 : 타이밍제어보드 20,42 : NTPC본체18,52: Timing control board 20,42: NTPC main body

22,40 : 패널모듈 32 : 스캐닝송신보드22,40: Panel Module 32: Scanning Transmission Board

34 : 스캐닝수신보드34: scanning receiving board

상기 목적을 달성하기 위하여, 본 발명에 따른 NTPC용 표시장치는 패널모듈에 위치하고 메인인쇄회로보드에 의해 처리된 화상정보를 표시하기 위한 화소 매트릭스를 가지는 표시패널과, 상기 표시패널에 실장되어 상기 화소 매트릭스의 로오라인들 및 컬럼라인들을 구동하기 위한 드라이버들과, 상기 메인인쇄회로보드에 접속되고 입력 데이터를 상기 표시패널 상에 표시되기에 적합한 데이터로 변환함과 아울러 메인클럭과 수직동기신호 및 수평동기신호를 발생하기 위한 그래픽제어보드와, 상기 메인인쇄회로보드에 접속되고 상기 그래픽제어보드로부터의 데이터를 상기 드라이버에 공급함과 아울러 상기 메인클럭과 상기 수직동기신호 및 상기 수평동기신호를 이용하여 상기 드라이버들에 필요한 타이밍신호들을 발생하기 위한 타이밍제어보드와, 상기 드라이버들을 상기 그래픽제어보드와 상기 타이밍제어보드에 접속시키기 위한 가요성인쇄회로필름을 구비한다.In order to achieve the above object, the display device for NTPC according to the present invention is a display panel which is located in a panel module and has a pixel matrix for displaying image information processed by a main printed circuit board, and the pixel mounted on the display panel. Drivers for driving matrix lines and column lines, and a main clock and vertical synchronization signal and a horizontal line connected to the main printed circuit board and converting input data into data suitable for display on the display panel. A graphic control board for generating a synchronizing signal, and connected to the main printed circuit board and supplying data from the graphic control board to the driver and using the main clock, the vertical synchronizing signal and the horizontal synchronizing signal; A timing control board for generating the timing signals required for the drivers; And a flexible printed circuit film for connecting the drivers to the graphics control board and the timing control board.

상기 드라이버들은 상기 타이밍 제어보드의 제어 하에 상기 타이밍 제어보드로부터의 데이터를 상기 화소매트릭스의 컬럼라인들에 데이터를 공급하기 위한 다수의 소오스 드라이버들과, 상기 타이밍 제어보드의 제어 하에 상기 화소매트릭스의 로오라인들을 분할구동하기 위한 다수의 로오 드라이버들을 구비한다.The drivers include a plurality of source drivers for supplying data from the timing control board to column lines of the pixel matrix under the control of the timing control board, and a row of the pixel matrix under the control of the timing control board. A plurality of row drivers are provided for splitting the lines.

본 발명에 따른 NTPC용 표시장치는 상기 표시패널에 광을 조사하기 위한 백라이트를 더 구비한다.The NTPC display device according to the present invention further includes a backlight for irradiating light to the display panel.

상기 가요성인쇄회로필름은 상기 표시패널의 일측 에지부분과 타측 에지부분을 감싸는 날개부와, 상기 날개부로부터 상기 타이밍제어보드까지 신장되어진 리드부와, 상기 날개부와 상기 리드부 상에 형성되고 상기 타이밍제어보드로부터의 제1 신호들을 상기 소오스 드라이버들에 전송하는 제1 배선과, 상기 날개부와 상기 리드부 상에 형성되고 상기 타이밍제어보드로부터의 제2 신호들을 상기 로오 드라이버들에 전송하는 제2 배선과, 상기 날개부와 상기 리드부 상에 형성되고 상기 타이밍제어보드로부터의 제3 신호들을 상기 백라이트에 전송하는 제3 배선을 구비한다.The flexible printed circuit film is formed on a wing portion surrounding one edge portion and the other edge portion of the display panel, a lead portion extended from the wing portion to the timing control board, and formed on the wing portion and the lead portion. First wires for transmitting the first signals from the timing control board to the source drivers, and formed on the wing and the lead parts and transmitting second signals from the timing control board to the row drivers. And a third wiring formed on the wing portion and the lead portion and transmitting third signals from the timing control board to the backlight.

본 발명에 따른 NTPC용 표시장치는 상기 표시패널의 기판 에지와 상기 드라이버들 사이에 형성되고 상기 타이밍 제어보드로부터의 신호들을 상기 드라이버들에 공급하는 배선패턴을 더 구비한다.The display device for NTPC according to the present invention further includes a wiring pattern formed between the substrate edge of the display panel and the drivers and supplying signals from the timing control board to the drivers.

상기 가요성인쇄회로필름은 상기 타이밍제어보드에 접속되는 제1 접속기와, 상기 제1 접속기로부터 신장되어진 몸체부와, 상기 몸체부에 연결되고 상기 배선패턴에 접속되는 제1 분기부와, 상기 몸체부에 연결되고 상기 백라이트에 접속되는 제2 분기부를 구비한다.The flexible printed circuit film includes a first connector connected to the timing control board, a body part extended from the first connector, a first branch part connected to the body part and connected to the wiring pattern, and the body. And a second branch connected to the unit and connected to the backlight.

상기 목적들 외에 본 발명의 다른 목적 및 잇점들은 첨부도면을 참조한 다음의 바람직한 실시 예에 대한 상세한 설명을 통하여 명확하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will become apparent from the detailed description of the following preferred embodiments with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예를 첨부한 도6 내지 도11 를 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to Figures 6 to 11 attached to a preferred embodiment of the present invention will be described in detail.

도6 는 본 발명에 따른 NTPC용 표시장치를 개략적으로 도시하는 회로블럭도이다. 도6 에 있어서, NTPC용 표시장치는 NTPC 본체(42)에 설치된 그래픽제어보드(50) 및 타이밍제어보드(52)와, 이 타이밍제어보드(52)에 접속됨과 아울러 NTPC 본체(42)와 별도로 제작되는 패널모듈(40)를 구비한다. 패널모듈(40)은 표시패널(44)를 구동하기 위한 다수의 로오 드라이버들(46)과 다수의 소오스 드라이버들(48)로 구성된다. 로오 드라이버들(46)은 표시패널(44)에 형성되어진 액정셀 매트릭스(도시하지 않음)의 게이트라인들을 분할ㆍ구동하고, 소오스 드라이버들(48)은 액정셀 매트릭스의 소오스라인들을 분할ㆍ구동하게 된다. 그래픽제어보드(50)는 컴퓨터중계버스(42A)를 경유하여 MPCB(도시하지 않음)에 접속되어 그 MPCB로부터 그래픽데이터를 입력한다. 그래픽제어보드(50)는 그래픽데이터를 처리하여 표시패널(44)상에 표시되기 적합한 적색(Red; 이하 "R" 이라 함), 녹색(Green: 이하 "G" 라 함) 및 청색(Blue; 이하 "B" 라 함) 데이터로 변환함과 아울러 타이밍제어용의 메인클럭, 수직동기신호 및 수평동기신호 등을 발생하게 된다. 타이밍제어보드(52)는 그래픽제어보드(50)로부터의 R,G,B 데이터를데이터버스(41)을 경유하여 소오스 드라이버들(48)에 공급한다. 아울러 타이밍제어보드(52)은 메인클럭, 수직 및 수평동기신호를 이용하여 로오 드라이버들(46) 및 소오스 드라이버들(48)의 타이밍을 조절하기 위한 타이밍신호들을 발생하게 된다. 이들 타이밍신호들은 제어버스(43)을 통해 로오 드라이버들(46) 및 소오스 드라이버들(48)에 공급된다. 이 외에도 타이밍제어보드(52)에서는 제어버스(43)를 통해 전송될 패널구동용 전압신호, 감마보정전압신호 및 게이트펄스용 직류전압 (즉, 게이트펄스용 하이 및 로우전압)신호들이 발생되게 된다. 이를 위하여, 타이밍제어보드(52)에는 데이터의 중계 및 타이밍조절을 수행하기 위한 AGIC화된 타이밍제어회로칩과, 감마보정전압을 발생하는 감마보정전압발생회로, 스캐닝용 직류전압을 발생하는 스캐닝전압발생회로 그리고 패널구동용 구동전압을 발생하기 위한 전원회로 등이 탑재되게 된다.Fig. 6 is a circuit block diagram schematically showing a display device for NTPC according to the present invention. In Fig. 6, the NTPC display device is connected to the timing control board 52 and the graphic control board 50 and the timing control board 52 provided in the NTPC main body 42, and is separate from the NTPC main body 42. The panel module 40 is manufactured. The panel module 40 includes a plurality of row drivers 46 and a plurality of source drivers 48 for driving the display panel 44. The row drivers 46 divide and drive gate lines of a liquid crystal cell matrix (not shown) formed in the display panel 44, and the source drivers 48 divide and drive source lines of the liquid crystal cell matrix. do. The graphic control board 50 is connected to an MPCB (not shown) via the computer relay bus 42A and inputs graphic data from the MPCB. The graphic control board 50 processes red, green (hereinafter referred to as "R"), green (hereinafter referred to as "G"), and blue (Blue) suitable for processing graphic data to be displayed on the display panel 44. The data is converted to data "B"), and a main clock, a vertical synchronization signal, a horizontal synchronization signal, and the like for timing control are generated. The timing control board 52 supplies R, G, and B data from the graphic control board 50 to the source drivers 48 via the data bus 41. In addition, the timing control board 52 generates timing signals for adjusting timing of the row drivers 46 and the source drivers 48 using the main clock, vertical and horizontal synchronization signals. These timing signals are supplied to the row drivers 46 and the source drivers 48 via the control bus 43. In addition, the timing control board 52 generates a panel driving voltage signal, a gamma correction voltage signal, and a gate pulse DC voltage (ie, gate pulse high and low voltage) signals to be transmitted through the control bus 43. . To this end, the timing control board 52 includes an AGICized timing control circuit chip for performing data relay and timing adjustment, a gamma correction voltage generation circuit for generating a gamma correction voltage, and a scanning voltage generation for generating a DC voltage for scanning. The circuit and the power supply circuit for generating the driving voltage for the panel driving are mounted.

이와 같이, 본 발명에 따른 NTPC용 표시장치가 NTPC에서는 타이밍제어보드가 그래픽제어보드와 함께 NTPC 본체내에 실장됨으로써 잡음의 영향을 최소화 할 수 있음과 아울러 패널모듈을 구성하는 회로소자들의 수와 접속 수가 감소되게 된다. 이에 따라, 패널모듈의 제조공정이 간소화됨은 물론이거니와 작업효율 및 신뢰성 등이 향상되게 된다. 또한, 본 발명에 따른 NTPC용 표시장치는 타이밍제어보드가 그래픽제어보드와 함께 NTPC 본체내에 실장됨으로써 두께가 얇게 된다. 이러한 이점들은 본 발명의 실시 예에 따른 표시장치가 적용된 NTPC를 통하여 좀 더 명백하게 드러나게 될 것이다.As described above, in the NTPC display device according to the present invention, the timing control board is mounted in the NTPC main body together with the graphic control board, thereby minimizing the influence of noise, and the number of circuit elements constituting the panel module and the number of connections. Will be reduced. Accordingly, the manufacturing process of the panel module is simplified, as well as the work efficiency and reliability are improved. In addition, in the display device for NTPC according to the present invention, the timing control board is mounted in the NTPC main body together with the graphic control board, so that the thickness becomes thin. These advantages will become more apparent through the NTPC to which the display device according to the embodiment of the present invention is applied.

도 7 은 도 6 의 표시장치가 적용된 실시 예의 NTPC를 개략적으로 도시하는분해사시도이고, 도 8A 및 도 8B 는 도 6의 표시장치가 적용된 NTPC를 개략적으로 도시하는 평면도 및 배면도이고, 도 9 는 도 6의 표시장치가 적용된 NTPC를 개략적으로 도시하는 단면도이다. 도 7 내지 도 9를 참조하면, 본 발명의 실시 예에 따른 NTPC는 NTPC 본체(42)의 후단에지에 선회 가능하게 설치된 패널모듈(40)을 구비한다. 이 패널모듈(40)은 백라이트(54)와 표시패널(44)이 적층된 상태로 내장하는 패널하우징(40A)과, 이 패널하우징(40A)의 상부에 설치되는 윈도우어세이(40B)로 구성된다. 표시패널(44)은 하부유리기판(44A)에 형성되어진 액정셀 매트릭스(44C)와 이 액정셀 매트릭스(44C)와 중첩되게 설치되는 상부유리기판(44B)을 구비한다. 하부유리기판(44A)의 우측 가장자리에는 로오 드라이버들(46)이 그리고 하단 가장자리에는 소오스 드라이버들(48)이 실장되어 있다. 로오 드라이버들(46)은 액정셀 매트릭스(44C)의 게이트라인들을 분할ㆍ구동하고, 소오스 드라이버들(48)은 액정셀 매트릭스(44C)의 소오스라인들을 분할ㆍ구동하게 된다. 윈도우어세이(40B)는 사용자가 상부유리기판(44B)을 볼 수 있도록 상부유리기판(44B)을 노출시키게 된다.FIG. 7 is an exploded perspective view schematically showing an NTPC of the embodiment to which the display device of FIG. 6 is applied, FIGS. 8A and 8B are a plan view and a rear view schematically showing an NTPC to which the display device of FIG. 6 is applied, and FIG. 6 is a cross-sectional view schematically illustrating an NTPC to which the display device of FIG. 6 is applied. 7 to 9, the NTPC according to the embodiment of the present invention includes a panel module 40 rotatably installed at the rear edge of the NTPC main body 42. The panel module 40 includes a panel housing 40A in which the backlight 54 and the display panel 44 are stacked, and a window assay 40B installed on the panel housing 40A. do. The display panel 44 includes a liquid crystal cell matrix 44C formed on the lower glass substrate 44A and an upper glass substrate 44B provided to overlap the liquid crystal cell matrix 44C. Row drivers 46 are mounted at the right edge of the lower glass substrate 44A, and source drivers 48 are mounted at the bottom edge thereof. The row drivers 46 divide and drive the gate lines of the liquid crystal cell matrix 44C, and the source drivers 48 divide and drive the source lines of the liquid crystal cell matrix 44C. The window assay 40B exposes the upper glass substrate 44B so that the user can see the upper glass substrate 44B.

한편, NTPC 본체(42)는 MPCB(42C)가 내장되어진 메인하우징(42B)과, 이 메인하우징(42B)의 상부에 설치되는 키보드(42D)로 구성된다. 메인하우징(42B)에 내장된 MPCB(42C)에는 그래픽제어보드(50) 및 타이밍제어보드(52)가 탑재되게 된다. 이들 그래픽제어보드(50)와 타이밍제어보드(52)는 MPCB(42C)상에 실장되므로 인쇄배선(도시하지 않음)에 의해 전기적으로 접속되게 된다. 이에 따라, 그래픽제어보드(50)에서 타이밍제어보드(52)쪽으로 전송되는 R, G, B데이터, 메인클럭, 수평 및 수직 동기신호들이 잡음의 영향을 받지 않게 된다.타이밍제어보드(52)는 하나의 FPC필름(56)에 의하여 로오 드라이버들(46) 및 소오스 드라이버들(48)들 전기적으로 접속됨과 아울러 백라이트(54)와도 전기적으로 접속되게 된다. 타이밍제어보드(52)는 FPC필름(56)을 경유하여 R,G,B 데이터와 감마보정전압신호를 소오스 드라이버들(48)에 전송함과 아울러 타이밍신호들과 각종 구동전압신호들을 로오 드라이버들(46)과 소오스 드라이버들(48)쪽으로 전송하게 된다. 또한, 타이밍제어보드(52)는 MPCB(42C)로부터 공급되는 라이트구동전압을 FPC필름(56)을 경유하여 백라이트(54)쪽으로 전송하게 된다. 로오 드라이버들(46), 소오스 드라이버들(48) 및 백라이트(54)를 타이밍제어보드(52)와 전기적으로 접속시시키 위하여 FPC필름(56)은 "T" 자 형태로 형성되어 하부유리기판(44A)의 우단 에지부와 하단 에지부를 감싸게 접착된다. 또한, FPC필름(56)은 하부유리기판(44A)과 백라이트(54)가 적층됨에 의하여 백라이트(54)와도 전기적으로 접속되게 된다. 이렇게 타이밍제어보드(52)가 그래픽제어보드(50)와 함께 NTPC본체(42)의 MPCB(42C)에 탑재됨으로써 본 발명에 따른 표시장치는 잡음의 영향을 받지 않게 되고 아울러 스캐닝송신보드 및 스캐닝수신보드와 같은 중계장치를 제거할 수 있다. 또한, 본 발명에 따른 표시장치는 패널모듈(40)의 부품수 및 접속수를 감소시키게 된다. 부품수 및 접속수가 줄어듬에 따라 패널모듈(40)의 두께가 얇아지게 됨은 물론 패널모듈(40)의 제조공정이 간소화된다.On the other hand, the NTPC main body 42 is composed of a main housing 42B in which the MPCB 42C is incorporated, and a keyboard 42D provided on an upper portion of the main housing 42B. The MPCB 42C embedded in the main housing 42B is mounted with the graphic control board 50 and the timing control board 52. Since the graphic control board 50 and the timing control board 52 are mounted on the MPCB 42C, they are electrically connected by printing wiring (not shown). Accordingly, the R, G, B data, main clock, horizontal and vertical synchronization signals transmitted from the graphic control board 50 to the timing control board 52 are not affected by noise. The row drivers 46 and the source drivers 48 are electrically connected to each other by the FPC film 56 as well as the backlight 54. The timing control board 52 transmits the R, G, and B data and the gamma correction voltage signal to the source drivers 48 through the FPC film 56, as well as the timing signals and various driving voltage signals. To 46 and source drivers 48. In addition, the timing control board 52 transmits the light driving voltage supplied from the MPCB 42C to the backlight 54 via the FPC film 56. In order to electrically connect the row drivers 46, the source drivers 48, and the backlight 54 with the timing control board 52, the FPC film 56 is formed in a “T” shape to form a lower glass substrate ( It is bonded to surround the right edge and the bottom edge of 44A). In addition, the FPC film 56 is electrically connected to the backlight 54 by stacking the lower glass substrate 44A and the backlight 54. As such, the timing control board 52 is mounted on the MPCB 42C of the NTPC body 42 together with the graphic control board 50 so that the display device according to the present invention is not affected by noise and the scanning transmission board and the scanning reception board. You can remove relays such as boards. In addition, the display device according to the present invention reduces the number of parts and the number of connections of the panel module 40. As the number of parts and connections decreases, the thickness of the panel module 40 is reduced, and the manufacturing process of the panel module 40 is simplified.

도 10 은 도 7 내지 도 9에 도시된 FPC필름(56)을 상세하게 도시하는 도면이다. 도 10에 있어서, FPC필름(56)은 표시패널(44)의 하부유리기판(44A)의 우측 에지부분과 하측 에지부분을 감싸도록 하부유리기판(44A)에 접착되는 날개부(56A)와,이 날개부(56A)를 장축변의 임의의 구간으로부터 타이밍제어보드(52)까지 신장되어진 리드부(56B)로 구성된다. 또한, FPC필름(56)은 로오 드라이버들(46), 소오스드라이버들(48) 및 백라이트 변환기(54)를 타이밍제어보드(52)에 전기적으로 접속시키기 위한 제1 내지 제3 배선들(58,60,62)을 구비한다. 제1 배선(58)은 타이밍제어보드(52)로부터의 R, G, B데이터, 감마보정전압신호들, 소오스타이밍신호들 및 구동전압신호들을 소오스 드라이버들(48)쪽으로 전송하게 되고, 제2 배선(60)은 타이밍제어보드(52)로부터의 게이트타이밍신호들과 구동전압신호들을 로오 드라이버들(46)에 전송하게 되고, 그리고 제3 배선(62)은 타이밍제어보드로부터의 라이트구동전압을 백라이트(54)쪽으로 전송하게 된다. 이를 위하여, 제1 배선(58)은 제1 접속부(64)로부터 리드부(56B)를 경유함과 아울러 날개부(56A)의 좌단에서 우단까지 전구간에 분포되게 형성된다. 그리고 제1 배선(58)은 날개부(56A)의 상변으로부터 돌출되어진 다수의 돌출부들(56C)에 각각 형성된 제2 접속부들(66)에 공통적으로 접속된다. 제2 배선(60)은 제1 배선(58)의 좌측에 배치됨과 아울러 타이밍제어보드(52)와 결합될 제1 접속부(64)로부터 리드부(56B)를 경유하여 날개부(56A)의 좌단의 제3 접속부(68)까지 신장된다. 제3 배선(62)은 제1 배선(58)의 우측에 배치됨과 아울러 타이밍제어보드(52)와 결합될 제1 접속부(64)로부터 리드부(56B)를 경유하여 날개부(56A)의 우단의 제4 접속부(70)까지 신장된다. 제3 접속부(68)는 일자형의 다른 FPC필름(도시하지 않음)을 경유하여 로오 드라이버들(42)와 접속되게 된다. 이와는 달리, 제2 배선(60)은 날개부(56)의 좌측의 일부구간에 제1 배선(58)과 동일한 형태로 형성되어 직접 로오 드라이버들(42)과 접속될 수도 있다. 제4 접속부(70)는 하부유리기판(44A)이 백라이트(54)와 적층될 때 백라이트(54)를 타이밍제어보드(52)에 전기적으로 접속시키게 된다.FIG. 10 is a detailed view of the FPC film 56 shown in FIGS. 7 to 9. 10, the FPC film 56 includes a wing portion 56A bonded to the lower glass substrate 44A so as to surround the right edge portion and the lower edge portion of the lower glass substrate 44A of the display panel 44; This wing | blade part 56A is comprised from the lead part 56B extended from the arbitrary section of the long axis side to the timing control board 52. As shown in FIG. In addition, the FPC film 56 may include the first to third wires 58 for electrically connecting the row drivers 46, the source drivers 48, and the backlight converter 54 to the timing control board 52. 60,62). The first wiring 58 transmits R, G, and B data, gamma correction voltage signals, source timing signals, and driving voltage signals from the timing control board 52 to the source drivers 48, and the second wiring 58 is connected to the source drivers 48. The wiring 60 transmits the gate timing signals and the driving voltage signals from the timing control board 52 to the row drivers 46, and the third wiring 62 outputs the light driving voltage from the timing control board. It is transmitted to the backlight 54. For this purpose, the first wiring 58 is formed from the first connecting portion 64 via the lead portion 56B and distributed throughout the entire area from the left end to the right end of the wing portion 56A. The first wiring 58 is commonly connected to the second connecting portions 66 formed on the plurality of protrusions 56C protruding from the upper side of the wing portion 56A. The second wiring 60 is disposed on the left side of the first wiring 58 and is connected to the timing control board 52 from the first connecting portion 64 via the lead portion 56B via the lead portion 56B. Is extended to the third connecting portion 68 of the. The third wire 62 is disposed on the right side of the first wire 58 and the right end of the wing portion 56A from the first connection portion 64 to be coupled with the timing control board 52 via the lead portion 56B. Extends to the fourth connecting portion 70 of the. The third connecting portion 68 is connected to the row drivers 42 via another straight FPC film (not shown). Alternatively, the second wiring 60 may be formed in the same shape as the first wiring 58 in a portion of the left side of the wing 56 and directly connected to the row drivers 42. The fourth connector 70 electrically connects the backlight 54 to the timing control board 52 when the lower glass substrate 44A is stacked with the backlight 54.

도 11 은 도 7 내지 도 9 에 도시된 패널모듈(40)의 다른 실시 예를 개략적으로 도시하는 분해사시도이다. 도 11의 패널모듈(40)은 백라이트(54)와 표시패널(44)을 적층된 상태로 내장하는 패널하우징(40A)과, 이 패널하우징(40A)의 상부에 설치되는 윈도우어세이(40B)로 구성된다. 표시패널(44)은 하부유리기판(44A)에 형성되어진 액정셀 매트릭스(44C)와 이 액정셀 매트릭스(44C)와 중첩되게 설치되는 상부유리기판(44B)을 구비한다. 하부유리기판(44A)의 우측 가장자리에는 로오 드라이버들(46)이 그리고 하단 가장자리에는 소오스 드라이버들(48)이 실장되어 있다. 로오 드라이버들(46)은 액정셀 매트릭스(44C)의 게이트라인들을 분할ㆍ구동하고, 소오스 드라이버들(48)은 액정셀 매트릭스(44C)의 소오스라인들을 분할ㆍ구동하게 된다. 또한, 하부유리기판(44A)에는 로오 드라이버들(46)과 소오스 드라이버들(48)에 타이밍제어보드(52)로부터의 신호들을 제공하기 위한 배선패턴(72)이 형성되게 된다. 이 배선패턴(72)은 드라이버들(46,48)과 하부유리기판(44A)의 에지부 사이에 위치하고, 그 일측단이 "Y" 자형의 FPC필름(74)를 경유하여 타이밍제어보드(52)에 전기적으로 접속되게 된다. FPC필름(74)은 타이밍제어보드(52)에 접속될 제1 접속기(76)로부터 신장되어진 몸체부(74A)와, 이 몸체부(74A)로부터 분기되어진 제1 및 제2 분기부(74B,74C)로 구성된다. 제1 분기부(74B)는 배선패턴(72)에 전기적으로 접속되고, 제2 분기부(74C)는 백라이트(54)에 전기적으로 접속되게 된다. 한편, 윈도우어세이(40B)는 사용자가상부유리기판(44B)을 볼 수 있도록 상부유리기판(44B)을 노출시키게 된다.11 is an exploded perspective view schematically showing another embodiment of the panel module 40 shown in FIGS. 7 to 9. The panel module 40 of FIG. 11 includes a panel housing 40A in which the backlight 54 and the display panel 44 are stacked in a stacked state, and a window assay 40B installed on the panel housing 40A. It consists of. The display panel 44 includes a liquid crystal cell matrix 44C formed on the lower glass substrate 44A and an upper glass substrate 44B provided to overlap the liquid crystal cell matrix 44C. Row drivers 46 are mounted at the right edge of the lower glass substrate 44A, and source drivers 48 are mounted at the bottom edge thereof. The row drivers 46 divide and drive the gate lines of the liquid crystal cell matrix 44C, and the source drivers 48 divide and drive the source lines of the liquid crystal cell matrix 44C. In addition, a wiring pattern 72 is formed on the lower glass substrate 44A to provide signals from the timing control board 52 to the row drivers 46 and the source drivers 48. The wiring pattern 72 is located between the drivers 46 and 48 and the edge portion of the lower glass substrate 44A, and one end thereof is the timing control board 52 via the "Y" shaped FPC film 74. ) Is electrically connected. The FPC film 74 includes a body portion 74A extended from the first connector 76 to be connected to the timing control board 52, and first and second branch portions 74B branched from the body portion 74A. 74C). The first branch 74B is electrically connected to the wiring pattern 72, and the second branch 74C is electrically connected to the backlight 54. Meanwhile, the window assay 40B exposes the upper glass substrate 44B so that the user can see the upper glass substrate 44B.

상술한 바와 같이, 본 발명에 따른 NTPC용 표시장치는 타이밍제어보드가 그래픽제어보드와 함께 NTPC본체에 실장됨으로써 스캐닝송신보드 및 스캐닝수신보드와 같은 중계장치 없이도 잡음의 영향을 최소화 할 수 있게 되었다. 이에 따라, 본 발명에 따른 표시장치에서는 패널모듈(40)의 부품수 및 접속수가 감소되고, 패널모듈의 제조 공정이 간소화된다. 나아가, 본 발명에 따른 NTPC용 표시장치에서는 패널모듈의 제조수율 및 신뢰성이 향상되게 된다. 이와 더불어, 패널모듈의 두께가 얇아지게 되었다.As described above, in the NTPC display device according to the present invention, since the timing control board is mounted on the NTPC main body together with the graphic control board, the influence of noise can be minimized without a relay device such as a scanning transmission board and a scanning receiving board. Accordingly, in the display device according to the present invention, the number of parts and the connection number of the panel module 40 are reduced, and the manufacturing process of the panel module is simplified. Furthermore, in the display device for NTPC according to the present invention, the manufacturing yield and reliability of the panel module are improved. In addition, the thickness of the panel module has become thin.

또한, 본 발명에 따른 FPC 필름은 표시패널에 실장되어진 드라이버들을 메인인쇄회로보드에 직접연결함으로써 액정패널의 제조공정의 수를 작게 한다. 이와 더불어 본 발명에 따른 FPC 필름은 드라이버용 배선과 함께 백라이트용 배선까지도 실장함으로써 표시패널에 접속될 배선구조를 일체화함과 아울러 NTPC의 조립효율을 향상시킨다.In addition, the FPC film according to the present invention reduces the number of manufacturing processes of the liquid crystal panel by directly connecting the drivers mounted on the display panel to the main printed circuit board. In addition, the FPC film according to the present invention mounts the wiring for the backlight together with the wiring for the driver to integrate the wiring structure to be connected to the display panel and to improve the NTPC assembly efficiency.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (6)

메인인쇄회로보드가 실장된 시스템본체와 상기 시스템 본체에 연결되는 패널모듈을 가지는 노오트북 컴퓨터에 있어서,In a notebook computer having a system body mounted with a main printed circuit board and a panel module connected to the system body, 상기 패널모듈에 위치하고 상기 메인인쇄회로보드에 의해 처리된 화상정보를 표시하기 위한 화소 매트릭스를 가지는 표시패널과,A display panel positioned in the panel module and having a pixel matrix for displaying image information processed by the main printed circuit board; 상기 표시패널에 실장되어 상기 화소 매트릭스의 로오라인들 및 컬럼라인들을 구동하기 위한 드라이버들과,Drivers mounted on the display panel to drive row lines and column lines of the pixel matrix; 상기 메인인쇄회로보드에 접속되고 입력 데이터를 상기 표시패널 상에 표시되기에 적합한 데이터로 변환함과 아울러 메인클럭과 수직동기신호 및 수평동기신호를 발생하기 위한 그래픽제어보드와,A graphic control board connected to the main printed circuit board and converting input data into data suitable for display on the display panel, and generating a main clock, a vertical synchronization signal, and a horizontal synchronization signal; 상기 메인인쇄회로보드에 접속되고 상기 그래픽제어보드로부터의 데이터를 상기 드라이버에 공급함과 아울러 상기 메인클럭과 상기 수직동기신호 및 상기 수평동기신호를 이용하여 상기 드라이버들에 필요한 타이밍신호들을 발생하기 위한 타이밍제어보드와,Timing for connecting the main printed circuit board and supplying data from the graphic control board to the driver and generating timing signals required for the drivers using the main clock, the vertical synchronization signal and the horizontal synchronization signal. Control board, 상기 드라이버들을 상기 그래픽제어보드와 상기 타이밍제어보드에 접속시키기 위한 가요성인쇄회로필름을 구비하는 것을 특징으로 하는 노오트북 컴퓨터용 표시장치 .And a flexible printed circuit film for connecting the drivers to the graphic control board and the timing control board. 제 1 항에 있어서,The method of claim 1, 상기 드라이버들은,The drivers, 상기 타이밍 제어보드의 제어 하에 상기 타이밍 제어보드로부터의 데이터를 상기 화소매트릭스의 컬럼라인들에 데이터를 공급하기 위한 다수의 소오스 드라이버들과,A plurality of source drivers for supplying data from the timing control board to column lines of the pixel matrix under the control of the timing control board; 상기 타이밍 제어보드의 제어 하에 상기 화소매트릭스의 로오라인들을 분할구동하기 위한 다수의 로오 드라이버들을 구비하는 것을 특징으로 하는 노오트북 컴퓨터용 표시장치.And a plurality of row drivers for dividing and driving the row lines of the pixel matrix under the control of the timing control board. 제 2 항에 있어서,The method of claim 2, 상기 표시패널에 광을 조사하기 위한 백라이트를 더 구비하는 것을 특징으로 하는 노오트북 컴퓨터용 표시장치.And a backlight for irradiating light to the display panel. 제 3 항에 있어서,The method of claim 3, wherein 상기 가요성인쇄회로필름은,The flexible printed circuit film, 상기 표시패널의 일측 에지부분과 타측 에지부분을 감싸는 날개부와,A wing portion surrounding one edge portion and the other edge portion of the display panel; 상기 날개부로부터 상기 타이밍제어보드까지 신장되어진 리드부와,A lead portion extended from the wing portion to the timing control board; 상기 날개부와 상기 리드부 상에 형성되고 상기 타이밍제어보드로부터의 제1 신호들을 상기 소오스 드라이버들에 전송하는 제1 배선과,First wirings formed on the wing portion and the lead portion and transmitting first signals from the timing control board to the source drivers; 상기 날개부와 상기 리드부 상에 형성되고 상기 타이밍제어보드로부터의 제2 신호들을 상기 로오 드라이버들에 전송하는 제2 배선과,A second wiring formed on the wing portion and the lead portion and transmitting second signals from the timing control board to the row drivers; 상기 날개부와 상기 리드부 상에 형성되고 상기 타이밍제어보드로부터의 제3 신호들을 상기 백라이트에 전송하는 제3 배선을 구비하는 것을 특징으로 하는 노오트북 컴퓨터용 표시장치.And a third wiring formed on the wing portion and the lead portion and transmitting third signals from the timing control board to the backlight. 제 3 항에 있어서,The method of claim 3, wherein 상기 표시패널의 기판 에지와 상기 드라이버들 사이에 형성되고 상기 타이밍 제어보드로부터의 신호들을 상기 드라이버들에 공급하는 배선패턴을 더 구비하는 것을 특징으로 하는 노오트북 컴퓨터용 표시장치.And a wiring pattern formed between the substrate edge of the display panel and the drivers and supplying signals from the timing control board to the drivers. 제 5 항에 있어서,The method of claim 5, wherein 상기 가요성인쇄회로필름은,The flexible printed circuit film, 상기 타이밍제어보드에 접속되는 제1 접속기와,A first connector connected to the timing control board; 상기 제1 접속기로부터 신장되어진 몸체부와,A body portion extended from the first connector; 상기 몸체부에 연결되고 상기 배선패턴에 접속되는 제1 분기부와,A first branch part connected to the body part and connected to the wiring pattern; 상기 몸체부에 연결되고 상기 백라이트에 접속되는 제2 분기부를 구비하는 것을 특징으로 하는 노오트북 컴퓨터용 표시장치.And a second branch connected to the body and connected to the backlight.
KR1019970048017A 1997-08-21 1997-09-15 Display Apparatus for Notebook Computer KR100421499B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US09/137,842 US6977640B1 (en) 1997-08-21 1998-08-21 Display apparatus for notebook computer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19970039903 1997-08-21
JP97-39903 1997-08-21
KR1019970039903 1997-08-21

Publications (2)

Publication Number Publication Date
KR19990021818A KR19990021818A (en) 1999-03-25
KR100421499B1 true KR100421499B1 (en) 2004-05-24

Family

ID=37323498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048017A KR100421499B1 (en) 1997-08-21 1997-09-15 Display Apparatus for Notebook Computer

Country Status (1)

Country Link
KR (1) KR100421499B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113568481A (en) * 2021-07-29 2021-10-29 Tcl华星光电技术有限公司 Notebook computer and installation method thereof

Also Published As

Publication number Publication date
KR19990021818A (en) 1999-03-25

Similar Documents

Publication Publication Date Title
US6894757B2 (en) Liquid crystal display device
JP4298400B2 (en) Display device
EP1891498A1 (en) Portable display device
JP2003108021A (en) Display device
KR20070057301A (en) Connector for flexible printed circuit, flexible printed circuit inserting the same, and display device having the same
US6329969B1 (en) Integrated circuit for driving liquid crystal
KR20020037705A (en) Displaying device
KR100421499B1 (en) Display Apparatus for Notebook Computer
JPH1026939A (en) Planar display device
JP2001177040A (en) Semiconductor integrated circuit, printed circuit board mounting the same thereon and liquid crystal display device using this printed circuit board
JP2001033762A (en) Planar display device
JP3618184B2 (en) Liquid crystal display module and interface circuit block
JP2002122877A (en) Liquid crystal display device
KR100262956B1 (en) Display device for note-book computer
JP2003122265A (en) Display board, light source board, and display device
KR0158624B1 (en) Manufacture for method of control signal path and structure
JPH09114389A (en) Planar display device
JPH05119334A (en) Liquid crystal display device
JP3573390B2 (en) LCD module
EP1192503B1 (en) A display device
KR100233004B1 (en) Lcd module
JP2000284311A (en) Liquid crystal display device
JP2006308648A (en) Liquid crystal display device
JP3565998B2 (en) Liquid crystal display
JPH11133878A (en) Image display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 14