KR100414705B1 - Transition/non-transition counting method and apparatus in over-sampling data recovery circuit - Google Patents
Transition/non-transition counting method and apparatus in over-sampling data recovery circuit Download PDFInfo
- Publication number
- KR100414705B1 KR100414705B1 KR10-2001-0049770A KR20010049770A KR100414705B1 KR 100414705 B1 KR100414705 B1 KR 100414705B1 KR 20010049770 A KR20010049770 A KR 20010049770A KR 100414705 B1 KR100414705 B1 KR 100414705B1
- Authority
- KR
- South Korea
- Prior art keywords
- transition
- data
- point
- bit boundary
- data bit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 임의의 데이터를 규정된 규약에 따라 하나의 비트당 4번 과표본하여 수신하는 과정; 상기 수신한 과표본점에 배타적 논리합 연산을 수행하여 천이 및 비천이 표본점을 검출하는 과정; 상기 천이 표본점 각각의 갯수를 카운트하는 과정;The present invention provides a method for oversampling and receiving arbitrary data four times per bit according to a prescribed protocol; Detecting transition and non-transition sample points by performing an exclusive OR operation on the received supersampled point; Counting the number of each transition sample point;
상기 비천이 표본점으로부터 데이터 비트 경계가 될 수 없는 정보를 검출하는 과정; 상기 카운트된 천이 표본점의 갯수 정보와 상기 데이터 비트 경계가 될 수 없는 정보를 고려하여 데이터 비트 경계를 결정하는 과정; 상기 데이터 비트 경계를 기준으로 데이터를 복원하는 과정;을 포함하는 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법에 관한 것이다.Detecting information that cannot be a data bit boundary from the non-transition sample point; Determining a data bit boundary in consideration of the information on the counted number of transition sample points and information that cannot be the data bit boundary; Restoring data based on the data bit boundary; and a method for restoring oversample data using a transition / untransition sample point calculation.
본 발명에 따르면 비천이 표본점 정보를 이용함으로써 데이터 비트의 경계를 정확하게 인식할 수 있어 노이즈나 지터 등의 영향으로 발생되는 데이터 인식 오류를 현저히 줄일 수 있다.According to the present invention, by using the non-transition sample point information, it is possible to accurately recognize the boundary of the data bits, thereby significantly reducing data recognition errors caused by the influence of noise or jitter.
Description
본 발명은 과 표본을 이용한 고속 데이터 통신망에서 수신부의 데이터 복원회로의 데이터 복원 알고리즘을 천이부와 비천이부를 동시에 고려한 알고리즘을 통해 수신부의 데이터 복원 오류를 줄이기 위한 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법에 관한 것이다.The present invention uses a transition / non-transition sample point calculation to reduce the data restoration error of the receiver through an algorithm that considers the transition and non-transition algorithms of the data restoration circuit of the receiver in a high-speed data communication network using an oversample. The present invention relates to a data restoration method.
일반적으로, 고속 데이터 통신망에서 데이터 송수신시 데이터 전송이 정확하게 이루어졌는지를 검사하고 암호화 혹은 압축되어진 데이터를 정확하게 복원하는 기술은 통신망의 신뢰성을 높이는데 가장 중요한 변수이다.In general, a technique for checking whether data transmission is correctly performed and transmitting and restoring encrypted or compressed data in a high speed data communication network is the most important variable in increasing the reliability of the communication network.
첨부한 도 1은 과 표본에 의한 데이터 복원과정을 보여주는 예시도로서, 데이터 복원과정을 살펴보면, 표본값으로부터 데이터 비트의 경계를 찾고 추적하는 기능을 필요로한다. 비트의 경계가 결정되면 표본 값들 중에서 복원될 데이터를 결정한다. 데이터 경계에서 신호는 '0'에서 '1' 또는 '1'에서 '0'으로 천이하게 된다.1 is an exemplary view illustrating a data restoration process by using a sample, and when looking at the data restoration process, a function of finding and tracking a boundary of data bits from a sample value is required. Once the boundaries of the bits are determined, the data to be recovered is determined from the sample values. At the data boundary, the signal transitions from '0' to '1' or '1' to '0'.
따라서, 어느 샘플링 포인트에서 천이하는지 찾으면(천이 정보를 통하여) 비트의 경계를 찾을 수 있다. 그리고 올바른 비트 경계를 찾는 것은 과표본을 이용한 데이터 복원의 제일 중요한 스텝이다.Therefore, if we find which sampling point transitions (via the transition information), we can find the boundaries of the bits. And finding the right bit boundary is the most important step in data recovery using oversampling.
데이터 복원을 위한 결정회로는 먼저 인접한 샘플들을 배타적 논리합(exclusive-OR) 연산을 시켜 데이터 천이를 검출한다. 천이점으로부터 데이터 경계가 정해지면 각 경계점으로부터 두 번째 위치한 샘플들이 복원된 데이터가 된다. 과표본을 이용한 기존의 데이터 수신기회로는 입력데이터를 보통 하나의 비트당 3번, 4번 또는 그 이상의 회수로 과표본한다. 고속의 데이터복원에서는 5번 이상의 과표본은 적용하기가 힘들다. 본 발명은 과 표본 수가 4인 경우를 기준으로 한다.The decision circuit for data recovery first detects a data transition by performing an exclusive-OR operation on adjacent samples. Once the data boundary is defined from the transition point, the second samples from each boundary point become reconstructed data. Existing data receiver circuits using oversampling typically oversample the input data three, four or more times per bit. More than five oversamples are difficult to apply in high-speed data restoration. The present invention is based on the case where the number of samples is four.
입력 데이터 하나의 비트는 4번 과표본 되기 때문에 한 클럭 사이클당 처리되는 8개 비트에서 32개의 과표본점이 만들어진다.Since one bit of input data is oversampled four times, 32 oversampled points are created from eight bits processed per clock cycle.
따라서, 데이터 경계들을 결정하기 위해 32개의 과 표본점들을 다음의 수학식 1과 같이 쓸 수 있다.Therefore, 32 and sample points can be written as in Equation 1 below to determine data boundaries.
상기 수학식 1에서 변수 n은 32개의 표본단중 몇 번째 과표본점인지를 나타내고, 변수 m은 하나의 클럭 사이클에서 잡은 8개의 입력 데이터중 몇 번째 데이터 인지를 나타낸다(0≤m≤7). 그리고 변수 l은 각 한 개의 데이터 비트에 대해서 재계산된 과표본점을 표시한다.In Equation 1, the variable n represents the number of oversamples among 32 sample stages, and the variable m represents the number of data among eight input data captured in one clock cycle (0 ≦ m ≦ 7). And variable l denotes the oversample point recalculated for each one data bit.
도 2는 과표본점들의 천이를 계산하여 경계를 결정하는 일반적인 방법을 도시한 예시도로서, 비트 경계를 찾기 위해 하나의 데이터 비트내의 4개의 과표본점에서 천이가 일어나는 위치를 각 데이터 비트에서 계산하여 천이가 가장 많이 발생한 지점을 데이터 경계로 결정한다.FIG. 2 is a diagram illustrating a general method of determining boundaries by calculating transitions of oversampling points. In FIG. 2, transitions are calculated by calculating at each data bit a position at which four transitions occur within one data bit to find a bit boundary. Determines the most occuring point as the data boundary.
만약, 'a'를 천이가 x0[n]과 x3[n]사이에서 발생되었을 때를 나타내고, 'b'를 x3[n]과 x2[n]사이에서 발생되었을 때를 나타내며, 'c'를 x2[n]과 x1[n]사이에서, 그리고 'd'를 x1[n]과 x0[n]사이에서 발생되었을 때를 나타낸다고 가정한다면, 첨부한 도 3에 도시되어 있는 바와 달리 샘플 데이터에 노이즈나 지터가 없다면 제일 많이 발생한 천이점은 'a'이 된다.'A' indicates when a transition occurs between x 0 [n] and x 3 [n], and 'b' indicates when a transition occurs between x 3 [n] and x 2 [n], Suppose 'c' represents when occurring between x 2 [n] and x 1 [n], and 'd' occurs between x 1 [n] and x 0 [n], as shown in FIG. Contrary to this, if there is no noise or jitter in the sample data, the most frequent transition point is 'a'.
따라서, 데이터 비트의 경계들은 32개의 과표본점 중에서 4번째와 5번째, 8번째와 9번째, 12번째와 13번째 사이 등에서 만들어짐을 알 수 있다. 일단, 데이터 비트의 경계가 결정되면 회복될 데이터는 경계를 기준으로 표본점 중에서 하나를 선택하면 된다.Thus, it can be seen that the boundaries of the data bits are made between the 4th and 5th, the 8th and 9th, the 12th and 13th, etc. among the 32 oversampling points. Once the boundaries of the data bits are determined, the data to be recovered may select one of the sample points based on the boundaries.
만약 8개의 연속된 입력 데이터에 데이터 천이가 없는 경우 즉, 연속 '1' 또는 연속 '0'의 경우 데이터 경계는 'a'위치로 된다.If there are no data transitions in the eight consecutive input data, that is, in the case of the continuous '1' or the continuous '0', the data boundary becomes the 'a' position.
도 3은 지터가 있을 경우 천이 표본값만을 기준으로 비트 경계를 결정하는 종래의 방식을 적용시 발생되는 에러의 예를 살펴보기 위한 예시도이다. 상술한 바와 같은 방법에 따른 과표본점등의 천이만을 이용한 데이터 경계를 결정하는 기존의 방법은 데이터 잡음이나 지터가 존재하는 경우 첨부한 도 3에 도시되어 있는 바와 같이 각 비트들의 과표본점 중에서 두 개의 과표본점이 데이터 경계정보로 제공될 수 있다.3 is an exemplary diagram for explaining an example of an error generated when a conventional method of determining a bit boundary based on only a transition sample value when there is jitter. The existing method for determining a data boundary using only transitions such as an oversampling point according to the above-described method has two tabulations among the oversampling points of each bit as shown in FIG. 3 when there is data noise or jitter. The main point may be provided as data boundary information.
만약, 지터 영향으로 하나의 비트당 이에 대응하는 데이터 과표본이 정상적인 4개가 아니라 5개 또는 3개일 경우 천이점만으로 결정한 데이터 경계는 2개('a' 와 'b')가 될 수 있다.If, due to jitter, the data oversample corresponding to one bit is five or three instead of four, the data boundary determined only by the transition point may be two ('a' and 'b').
따라서, 'a' 위치가 데이터 경계로 결정되면 에러없이 정확한 데이터 복원이 이루어질 수 있지만 'b'의 위치로 데이터 경계가 결정되면 데이터 복원에서 에러가 발생되는 문제점이 발생되었다.Therefore, when the 'a' position is determined as the data boundary, accurate data restoration may be performed without an error, but when the data boundary is determined as the position of 'b', an error occurs in the data restoration.
상술한 문제점을 해소하기 위한 본 발명의 목적은 과 표본을 이용한 고속 데이터 통신망에서 수신부의 데이터 복원회로의 데이터 복원 알고리즘을 천이부와 비천이부를 동시에 고려한 알고리즘을 통해 수신부의 데이터 복원 오류를 줄이기 위한 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법을 제공하는 데 있다.An object of the present invention for solving the above problems is a transition for reducing the data restoration error of the receiver through an algorithm that considers the transition and non-transition algorithms of the data restoration algorithm of the data recovery circuit of the receiver in a high-speed data communication network using an oversample. To provide a method for restoring oversampling data using non-transitional sample point calculations.
도 1은 일반적인 데이터 복원 과정을 살펴보기 위한 예시도1 is an exemplary view illustrating a general data restoration process
도 2는 과표본점들의 천이점을 계산하여 비트 경계를 결정하는 방식을 살펴보기 위한 예시도2 is an exemplary view for explaining a method of determining bit boundaries by calculating transition points of oversampling points.
도 3은 지터가 있을 경우 천이 표본값만을 기준으로 비트 경계를 결정하는 종래의 방식을 적용시 발생되는 에러의 예를 살펴보기 위한 예시도3 is an exemplary diagram for explaining an example of an error generated when a conventional method of determining a bit boundary based on only a transition sample value when there is jitter
도 4는 본원 발명에 일실시예에 따른 데이터 비트 경계 결정 회로의 구성도4 is a block diagram of a data bit boundary determination circuit according to an embodiment of the present invention.
도 5는 본 발명에 따른 데이터 복원 알고리즘을 시뮬레이션하기 위한 8개의 테스트 벡터 및 비트 경계값의 예를 도시한 도면,5 illustrates an example of eight test vectors and bit boundary values for simulating a data recovery algorithm according to the present invention;
도 6은 본원 발명에 따라 시뮬레이션했을 때 적절한 데이터 경계가 결정되는 것을 도시한 도면,6 is a diagram illustrating that an appropriate data boundary is determined when simulated in accordance with the present invention;
도 7은 본원 발명에 따라 데이터 비트 경계를 결정한 후 클럭 신호 및 복원된 데이터를 시뮬레이션하여 도시한 도면이다.7 is a diagram illustrating simulation of a clock signal and recovered data after determining a data bit boundary according to the present invention.
상기와 같은 목적을 달성하기 위한 본 발명은 임의의 데이터를 규정된 규약에 따라 하나의 비트당 4번 과표본하여 수신하는 과정; 상기 수신한 과표본점에 배타적 논리합 연산을 수행하여 천이 및 비천이 표본점을 검출하는 과정; 상기 천이 표본점 각각의 갯수를 카운트하는 과정; 상기 비천이 표본점으로부터 데이터 비트 경계가 될 수 없는 정보를 검출하는 과정; 상기 카운트된 천이 표본점의 갯수 정보와 상기 데이터 비트 경계가 될 수 없는 정보를 고려하여 데이터 비트 경계를 결정하는 과정; 상기 데이터 비트 경계를 기준으로 데이터를 복원하는 과정;을 포함하는 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법을 제공한다.상기와 같은 목적을 달성하기 위한 본 발명은 임의의 데이터를 소정의 수신기에서 규정된 규약에 따라 과표본한 과표본점으로부터 천이 및 비천이 표본점를 검출하는 배타적 논리연산 회로; 상기 천이 표본점 각각의 갯수를 카운트하는 카운터; 상기 비천이 표본점으로부터 데이터 비트 경계가 될 수 없는 정보를 검출하는 비천이 검출기; 상기 카운트된 천이 표본점의 갯수 정보와 상기 데이터 비트 경계가 될 수 없는 정보를 고려하여 데이터 비트 경계를 결정하는 비트 경계 결정기;를 포함하는 천이/비천이 정보를 이용한 데이터 비트 경계 결정 장치를 제공한다.The present invention for achieving the above object comprises the steps of oversampling and receiving any data four times per bit in accordance with the prescribed protocol; Detecting transition and non-transition sample points by performing an exclusive OR operation on the received supersampled point; Counting the number of each transition sample point; Detecting information that cannot be a data bit boundary from the non-transition sample point; Determining a data bit boundary in consideration of the information on the counted number of transition sample points and information that cannot be the data bit boundary; Restoring data based on the data bit boundary; and a method for restoring oversampled data using a transition / non-transition sample point calculation including the present invention. An exclusive logic circuit for detecting transition and non-transition sample points from the oversampled point according to the protocol specified in the receiver of the receiver; A counter for counting the number of each transition sample point; A non-transition detector for detecting information that cannot be a data bit boundary from the non-transition sample point; And a bit boundary determiner determining a data bit boundary in consideration of the counted number of transition sample points and information that cannot be the data bit boundary. .
본 발명의 상술한 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해, 첨부된 도면을 참조하여 후술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.The above object and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.
본 발명에 적용되는 기술적 사상의 배경을 간단히 언급하면, 과표본 데이터 복원회로에서 데이터 복원은 과표본들로부터 데이터와 클럭간의 위상정보를 데이터 신호처리를 통해 이루어지는데, 이 과정에서 먼저 과표본들로부터 데이터 경계를 추정하고 데이터 경계가 정해지면 이것으로부터 표본중 하나를 선택하여 데이터 복원하도록 동작하는 방식에서 종래 기술이 과표본점들의 천이점을 기준으로 이루어짐에 따라 노이즈나 지터 영향으로 천이점만에 의한 데이터 복원이 정확하게 수행되지 못하는 경우가 발생되는 문제점이 있다.Briefly referring to the background of the technical concept applied to the present invention, in the oversampling data restoration circuit, data restoration is performed through data signal processing of phase information between data and a clock from oversampling. In the method of estimating the data boundary and restoring the data by selecting one of the samples from the data boundary, the conventional technique is based on the transition point of the oversampling point, so the data restoration by the transition point only due to noise or jitter effect There is a problem that occurs when this is not done correctly.
따라서, 데이터 경계를 올바르게 추정하기 위해 천이점만을 기준으로 수행하는 것이 아니라,Therefore, in order to correctly estimate the data boundary, not only the transition point is performed,
입력데이터에 잡음이나 지터의 영향이 없는 정상적인 경우, 하나의 비트당 대응하는 데이터 과표본점은 4개 생성된다. 본 발명의 데이터 복원회로는 8개 비트가 한 클럭 주기동안 과표본되고 8 비트씩 복원되므로 한 클럭 주기동안 32개의 과표본점들이 생성된다. 이 과표본점들로부터 비트의 경계를 판단하는 기준으로 천이점과 비천이점을 동시에 고려한다면 보다 정확한 데이터 경계를 추정하여 데이터 복원이 이루어지지 않을까 하는데 착안한 것이다.In the normal case where there is no influence of noise or jitter on the input data, four corresponding data oversample points are generated per bit. In the data recovery circuit of the present invention, since eight bits are oversampled for one clock period and recovered by eight bits, thirty-two oversampled points are generated during one clock period. Considering the transition point and the non-transition point as a criterion for judging the boundary of bits from these oversampling points, we focused on the possibility of data restoration by estimating more accurate data boundary.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 도 4는 본원 발명에 일실시예에 따른 데이터 비트 경계 결정 회로의 구성도이다. 데이터 비트 경계 결정 회로는 배타적 논리연산 회로(410)와 카운터(420)로 구성되는 천이검출기(430), 비천이 검출기(440) 및 비트 경계 결정기(450)을 포함한다.천이검출기(430)는 배타적 논리연산 회로(410)와 카운터(420)를 포함한다.배타적 논리연산 회로(410)는 임의의 데이터를 소정의 수신기에서 규정된 규약에 따라 과표본한 과표본점으로부터 천이 및 비천이 표본점를 검출한다. 도 3에 도시된 샘플데이터에서 천이 표본점인 a,d,a,b,b 및 비천이 표본점인 c를 검출한다.카운터(420)는 상기 천이 표본점 각각의 갯수를 카운트한다. 도 3에 도시된 바와 같이 천이 표본점 a=2, b=2, d=1임의 결과를 얻는다.비천이 검출기(440)는 상기 비천이 표본점으로부터 데이터 비트 경계가 될 수 없는 정보를 검출한다. 비천이 표본점 'c'는 데이터 비트 경계가 될 수 없다는 정보를 제공한다. 즉, 가운데 2개의 과표본점을 알게 된다.비트 경계 결정기(450)는 상기 카운터의 천이 표본점의 갯수 정보로부터 갯수가 가장 많은 천이 표본점은 a와 b를 , 그리고 비천이 표본점 c는 데이터의 4개의 과표본점 중 가운데 2개의 과표본점으로 데이터 비트의 경계가 될 수 없으므로 c에 인접한(가운데 2개의 과표본점을 포함한) b와 d를 천이 표본점에서 제외한다. 이러한 정보를 고려하여 천이 표본점 a와 b 중 a를 데이터 비트 경계로 결정한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. 4 is a block diagram of a data bit boundary determination circuit according to an embodiment of the present invention. The data bit boundary determination circuit includes a transition detector 430 consisting of an exclusive logic operation circuit 410 and a counter 420, a non-transition detector 440, and a bit boundary determiner 450. An exclusive logic circuit 410 and a counter 420. The exclusive logic circuit 410 detects transition and non-transition sample points from a supersampled point oversampled arbitrary data according to a protocol defined in a given receiver. do. The sample data shown in Fig. 3 detects the transition sample points a, d, a, b, and b and the non-transition sample points. The counter 420 counts the number of each of the transition sample points. As shown in Fig. 3, a transition sample point a = 2, b = 2, and d = 1 is obtained. The non-transition detector 440 detects information that cannot be a data bit boundary from the non-transition sample point. . The non-transition sample point 'c' provides information that it cannot be a data bit boundary. In other words, the two oversampling points of the middle are known. The bit boundary determiner 450 determines a and b for the largest number of transition sample points from the information on the number of transition sample points of the counter, and the non-transition sample point c for the data. Since two of the four supersampled points cannot be bounded by data bits, b and d adjacent to c (including the middle two oversampled points) are excluded from the transition sample point. Taking this information into consideration, a of the transition sample points a and b is determined as the data bit boundary.
본 발명은 상술한 종래 기술의 문제점을 해소하기 위하여 천이가 전혀없는 표본점(비천이 표본점)을 동시에 찾는다. 즉 도 3의 'c'에 해당하는 영역을 찾는다.The present invention simultaneously finds a sample point (non-transition sample point) with no transition at all to solve the above-mentioned problems of the prior art. That is, the area corresponding to 'c' of FIG. 3 is found.
상기 'c'에 해당하는 비천이 표본점은 두 개의 인접한 과표본점 x2[n]과 x1[n]으로 만들어지는 지점이며, 이들 두개의 과표본점들은 한 개의 데이터 비트에서 만들어지는 4개의 과표본점 중에서 가운데 위치해야 하는 두개의 과표본점이기 때문에 이 정보 또한 데이터 경계를 결정하는데 중요한 정보를 제공한다.The non-transition sample point corresponding to 'c' is a point formed by two adjacent oversample points x2 [n] and x1 [n], and these two oversample points are selected from four oversample points created from one data bit. This information also provides important information for determining data boundaries because it is the two oversampling points that must be centered.
따라서, 천이 표본점만으로 계산되어진 데이터 비트 경계가 될 수 있는 두 개의 가능성 ‘a’와 'b'중에 비천이 정보로부터 얻어진 'c'지점과 인접한 경계지점 'b'는 데이터 비트 경계가 될 수 없다는 것이다. 이것은 데이터의 가운데서 과표본 되는 최소 2개의 과표본점은 절대 데이터 비트의 경계가 될 수 없다는 것이다.Thus, the boundary point 'b' adjacent to the point 'c' obtained from the non-transition information among the two possibilities 'a' and 'b' that can be the data bit boundary computed only by the transition sample point cannot be the data bit boundary. will be. This means that at least two oversample points that are oversampled in the middle of the data cannot be bounded by absolute data bits.
이것은 4개의 과표본점 중에 제일 중앙의 두 개의 점은 어떤 상황에서도 얻어진다는 것을 기초로 한다. 즉, 지터나 잡음에 의해 4개의 과표본점 중에 데이터 경계근처의 최대 하나의 과표본점 만이 영향을 받는 다는 것이다.This is based on the fact that the two center points of the four oversampled points are obtained in any situation. In other words, only one of the four oversample points near the data boundary is affected by jitter or noise.
비천이 표본점 계산을 포함한 알고리즘은 천이 표본만을 고려한 경계점 계산에서 노이즈나 지터의 영향으로 발생될 수 있는 데이터 복원 에러를 막아준다.Algorithms including non-transition sample points avoid data recovery errors that can be caused by noise or jitter in boundary point calculations that only consider transition samples.
도 5는 본 발명에 따른 데이터 복원 알고리즘을 시뮬레이션하기 위한 8개의 테스트 벡터 및 비트 경계값의 예를 도시한 도면이다. 복원알고리즘은 "Altera's Flex 10K FPGA"에 구현하여 테스트하였다. 그러므로 첨부한 도 5에 도시되어 있는 바와 같은 경우 실제 테스트 가능한 데이터 표본을 고려하여 프로그래밍한 것이며, 첨부한 도 5에서 어둡게 표시된 표본값들이 복원해야하는 데이터이다.5 illustrates an example of eight test vectors and bit boundary values for simulating a data recovery algorithm according to the present invention. The restoration algorithm was implemented and tested on "Altera's Flex 10K FPGA". Therefore, as illustrated in the accompanying FIG. 5, the programming is performed in consideration of the actual testable data sample, and the dark sample values shown in FIG. 5 are the data to be restored.
또한, 어둡게 표시된 표본값이 복원해야할 데이터이고 이러한 데이터 경계는 막대기로 표시하였으며 대응되는 비트 경계지점을 도 5의 오른쪽끝에 보였다.In addition, the dark sample value is the data to be restored, and this data boundary is indicated by a bar and the corresponding bit boundary point is shown at the right end of FIG. 5.
도 6은 본원 발명에 따라 시뮬레이션했을 때 적절한 데이터 경계가 결정되는 것을 도시한 도면이다. 여기서 win_a, win_b, win_c, win_d 각각의 비트가 하이(1)일 때 경계가 각각 A, B, C, D로 됨을 나타낸다. 좌측부터 일부만 살펴보면 win_a, win_a, win_c, win_c, win_c, win_b, win_a, ...로 됨을 알 수 있다.6 is a diagram illustrating that an appropriate data boundary is determined when simulated in accordance with the present invention. Here, when the bits of win_a, win_b, win_c, and win_d are high (1), this indicates that the boundary becomes A, B, C, and D, respectively. Looking at only a part from the left, it can be seen that win_a, win_a, win_c, win_c, win_c, win_b, win_a, ....
따라서 클럭이 진행됨에 따라 데이터 경계점은 A, A, C, C, C, B, A, A, ...로 나타난다. 이는 도 5에 도시된 데이터 경계와 일치함을 알수 있다(단,도 6에서 맨 처음 경계 A부분을 도시하지는 못하였다).도 7은 본원 발명에 따라 데이터 비트 경계를 결정한 후 클럭 신호 및 복원된 데이터를 시뮬레이션하여 도시한 도면이다. 데이터 0 에서 데이터 7까지 8개의 데이터(8bit)가 클럭마다 복원되는 것을 나타낸다. 데이터 7은 화면의 제약상 나타내지 못하였다. 만일 도 5에 도시된 데이터를 복원한다면 도 5의 맨 윗줄 수평방향의 음영처리된 데이터 10101010은 도 7에서는 동일한 클럭하에서 수직방향으로 나타날 것이다. 그러나 도 7은 도 5에 도시된 데이터가 아닌 다른 데이터의 복원과정을 도시한 도면이다.Therefore, as the clock progresses, the data boundary points appear as A, A, C, C, C, B, A, A, .... It can be seen that this coincides with the data boundary shown in Fig. 5 (but not the first boundary A in Fig. 6). Fig. 7 shows the clock signal and the recovered signal after determining the data bit boundary according to the present invention. It is a figure which simulates and shows data. Eight data (8 bits) from data 0 to data 7 are recovered every clock. Data 7 is not shown due to the limitation of the screen. If the data shown in FIG. 5 is restored, the shaded data 10101010 in the horizontal direction of the top row of FIG. 5 will appear in the vertical direction under the same clock in FIG. 7. However, FIG. 7 is a diagram illustrating a restoration process of data other than the data shown in FIG. 5.
이상의 설명에서 본 발명은 특정의 실시 예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당 업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.While the invention has been shown and described in connection with specific embodiments thereof, it is well known in the art that various modifications and changes can be made without departing from the spirit and scope of the invention as indicated by the claims. Anyone who owns it can easily find out.
이상에서 설명한 바와 같은 본 발명에 따른 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법을 제공하면, 데이터의 송수신시 노이즈나 지터등의 영향으로 발생되는 데이터 인식 오류를 현저히 줄일 수 있으며 이것은 데이터 비트의 경계를 정확하게 인식할 수 있기 때문이다.By providing a method for restoring oversampled data using the transition / non-transition sample point calculation according to the present invention as described above, it is possible to significantly reduce data recognition errors caused by noise or jitter during data transmission and reception. This is because the boundary of bits can be recognized accurately.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0049770A KR100414705B1 (en) | 2001-08-18 | 2001-08-18 | Transition/non-transition counting method and apparatus in over-sampling data recovery circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0049770A KR100414705B1 (en) | 2001-08-18 | 2001-08-18 | Transition/non-transition counting method and apparatus in over-sampling data recovery circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030015924A KR20030015924A (en) | 2003-02-26 |
| KR100414705B1 true KR100414705B1 (en) | 2004-01-13 |
Family
ID=27719664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0049770A KR100414705B1 (en) | 2001-08-18 | 2001-08-18 | Transition/non-transition counting method and apparatus in over-sampling data recovery circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100414705B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114143157A (en) * | 2021-11-22 | 2022-03-04 | 上海思源弘瑞自动化有限公司 | Ethernet data recovery method and device based on FPGA and electrical equipment |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0132811B1 (en) * | 1994-12-31 | 1998-04-21 | 김광호 | Digital system |
| US5920220A (en) * | 1996-07-22 | 1999-07-06 | Nippon Telegraph And Telephone Corporation | Clock timing recovery methods and circuits |
| US6127897A (en) * | 1998-07-30 | 2000-10-03 | Nec Corporation | Zero-crossing detection type clock recovery circuit operated at symbol rate |
| US6272193B1 (en) * | 1999-09-27 | 2001-08-07 | Genesis Microchip Corp. | Receiver to recover data encoded in a serial communication channel |
-
2001
- 2001-08-18 KR KR10-2001-0049770A patent/KR100414705B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0132811B1 (en) * | 1994-12-31 | 1998-04-21 | 김광호 | Digital system |
| US5920220A (en) * | 1996-07-22 | 1999-07-06 | Nippon Telegraph And Telephone Corporation | Clock timing recovery methods and circuits |
| US6127897A (en) * | 1998-07-30 | 2000-10-03 | Nec Corporation | Zero-crossing detection type clock recovery circuit operated at symbol rate |
| US6272193B1 (en) * | 1999-09-27 | 2001-08-07 | Genesis Microchip Corp. | Receiver to recover data encoded in a serial communication channel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030015924A (en) | 2003-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11115246B2 (en) | Sampler offset calibration during operation | |
| US6832172B2 (en) | Apparatus and method for spectrum analysis-based serial data jitter measurement | |
| Analui et al. | Data-dependent jitter in serial communications | |
| JPH0537505A (en) | Method of evaluating digital data link, evaluation circuit of data timing jitter and combination method simultaneously conducting selection of retiming signal and evaluation of digital data link | |
| US8024142B1 (en) | Method and system for analyzing signal waveforms | |
| EP0499397B1 (en) | Digital communications systems | |
| US20080013615A1 (en) | Method and systems for analyzing the quality of high-speed signals | |
| EP1814234B1 (en) | Concurrent code checker and hardware efficient high- speed I/O having built- in self- test and debug features | |
| WO1992014323A1 (en) | Method for determining the optimum sampling point for three-level signals | |
| KR100414705B1 (en) | Transition/non-transition counting method and apparatus in over-sampling data recovery circuit | |
| US6715112B2 (en) | Method and apparatus for displaying triggered waveform on an error performance analyzer | |
| KR100287268B1 (en) | Pattern matching equipment | |
| CA2061031C (en) | Digital communications systems | |
| KR100513275B1 (en) | A data recovery algorithm using data position detecting and a serial data receiver adopting the algorithm | |
| KR100439368B1 (en) | Error correction device | |
| US7610520B2 (en) | Digital data signal testing using arbitrary test signal | |
| JP3263567B2 (en) | Error correction device | |
| EP0667071A1 (en) | Error analysis in data blocks | |
| JP2020120148A (en) | Error rate measuring device and error rate measuring method | |
| JP2627890B2 (en) | Decoding circuit | |
| WO2005015248A1 (en) | Digital data signal testing using arbitrary test signal | |
| US8774042B2 (en) | Communication apparatus with transmitted rate detecting function and method thereof | |
| CN117650837A (en) | Optical port false connection detection method | |
| US20030076337A1 (en) | Scaling method and apparatus for displaying signals | |
| CN116318570A (en) | Signal performance inspection method and system based on multiphase clock |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131115 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151202 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |