KR100413594B1 - Output buffer circuit - Google Patents

Output buffer circuit Download PDF

Info

Publication number
KR100413594B1
KR100413594B1 KR1019970030096A KR19970030096A KR100413594B1 KR 100413594 B1 KR100413594 B1 KR 100413594B1 KR 1019970030096 A KR1019970030096 A KR 1019970030096A KR 19970030096 A KR19970030096 A KR 19970030096A KR 100413594 B1 KR100413594 B1 KR 100413594B1
Authority
KR
South Korea
Prior art keywords
output
output data
driver circuit
circuit
control circuit
Prior art date
Application number
KR1019970030096A
Other languages
Korean (ko)
Other versions
KR19990005878A (en
Inventor
차병권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970030096A priority Critical patent/KR100413594B1/en
Publication of KR19990005878A publication Critical patent/KR19990005878A/en
Application granted granted Critical
Publication of KR100413594B1 publication Critical patent/KR100413594B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Logic Circuits (AREA)

Abstract

PURPOSE: An output buffer circuit is provided to reduce the output noise due to a supply voltage and obtain a sufficient output level by dividing an output driver circuit into a large output driver circuit and a small output driver circuit and turning on the divided output driver, sequentially. CONSTITUTION: An output buffer circuit includes an output data control circuit(1), a first output driver circuit(18), a first and a second transfer gate(20,21), and a second output driver circuit(19). The output data control circuit(1) controls data supplied to each output data signal line. The first output driver circuit(18) receives output data of an output data control circuit through an inverter. The first and the second transfer gates(20,21) receive the output data of the output data control circuit and the output data of the first output driver circuit and transfers the output data of the output data control circuit through the inverter. The second output driver circuit(19) receives the output data of the output data control circuit as the data through the first and the second transfer gates.

Description

출력 버퍼회로Output buffer circuit

본 발명은 출력 버퍼회로에 관한 것으로, 특히 메모리셀에 저장된 데이터를 읽어 그 데이터 출력을 임의의 입력 장치로 전달할 때 잡음의 영향을 최소화 한 출력 버퍼회로에 관한 것이다.The present invention relates to an output buffer circuit, and more particularly, to an output buffer circuit that minimizes the influence of noise when reading data stored in a memory cell and transferring the data output to an input device.

일반적으로 출력 버퍼회로는 출력 드라이버(output driver) 회로의 큰 부하를 감당하기 위해 큰 크기(size)의 PMOS 트랜지스터와 NMOS 트랜지스터를 사용하여 큰 전류를 공급하게 된다. 이때 순간적인 큰 전류에 의하여 전원 라인(power line)에 의한 잡음(noise)이 발생되게 되는데, 이는 제품의 입/출력 레벨에 영향을 주게되어 제품의 특성이 저하되는 문제점이 있다. 이러한 전원 라인에 의한 잡음을 해결하기 위해 출력 드라이버 회로로 사용되는 PMOS 트랜지스터와 NMOS 트랜지스터의 크기(Size)를 줄이게 되면 원하는 출력 레벨이 비정상적으로 출력되는 단점이 있다.In general, an output buffer circuit uses a large size PMOS transistor and an NMOS transistor to supply a large current to handle a large load of an output driver circuit. At this time, noise caused by a power line is generated by a momentary large current, which affects an input / output level of a product, thereby degrading characteristics of the product. If the size of the PMOS transistors and NMOS transistors used as output driver circuits to solve the noise caused by the power line is reduced, the desired output level is abnormally output.

따라서, 본 발명은 출력 드라이버 회로를 크기가 작은 출력 드라이버 회로와 크기가 큰 출력 드라이버 회로로 분리하여 작은 크기의 출력 드라이버 회로를 턴온시켜 출력전위를 상승 또는 하강시킨 후에 이 출력전위를 감지하여 크기가 큰 출력 드라이버 회로를 턴온 시켜 데이터를 출력하도록 함으로써, 상기한 단점을 해소할 수 있는 출력 버퍼회로를 제공하는데 그 목적이 있다.Therefore, in the present invention, the output driver circuit is divided into a small output driver circuit and a large output driver circuit to turn on the small size output driver circuit, thereby increasing or decreasing the output potential, and thus detecting the output potential. It is an object of the present invention to provide an output buffer circuit that can solve the above disadvantages by turning on a large output driver circuit to output data.

상술한 목적을 달성하기 위한 본 발명에 따른 출력 버퍼회로는 각각의 출력 데이터 신호선으로 공급되는 데이터를 콘트롤 하기 위한 출력 데이터 콘트롤 회로와, 상기 각각의 출력 데이터 신호선을 통해 공급되는 출력 데이터 콘트롤 회로의 출력 데이터를 인버터를 통해 입력으로 하는 제 1 출력 드라이버 회로와, 상기 출력 데이터 콘트롤 회로의 출력 데이터 및 상기 제 1 출력 드라이버 회로의 출력 데이터의 입력에 따라 상기 인버터를 통한 출력 데이터 콘트롤 회로의 출력 데이터를 전송하기 위한 제 1 및 제 2 전송게이트와, 상기 제 1 및 제 2 전송게이트를 통한 상기 출력 데이터 콘트롤 회로의 출력을 데이터를 입력으로 하는 제 2 출력 드라이버 회로로 구성된 것을 특징으로 한다.The output buffer circuit according to the present invention for achieving the above object is an output data control circuit for controlling data supplied to each output data signal line, and the output of the output data control circuit supplied through each output data signal line A first output driver circuit for inputting data through an inverter, and output data of an output data control circuit through the inverter in accordance with an input of output data of the output data control circuit and output data of the first output driver circuit And a second output driver circuit for inputting data to the output of the output data control circuit through the first and second transfer gates.

첨부된 도면은 본 발명에 따른 출력 버퍼회로도.The accompanying drawings are an output buffer circuit diagram according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1: 출력 데이터 콘트롤 회로 2: 출력 단자1: output data control circuit 2: output terminal

3, 4, 5, 6: 출력 데이터 신호선 7, 8: 인버터3, 4, 5, 6: Output data signal line 7, 8: Inverter

9, 11, 14, 15: PMOS 트랜지스터 10, 12, 13, 16: NMOS 트랜지스터9, 11, 14, 15: PMOS transistors 10, 12, 13, 16: NMOS transistors

18: 제 1 출력 드라이버 회로 19: 제 2 출력 드라이버 회로18: first output driver circuit 19: second output driver circuit

20: 제 1 전송게이트 21: 제 2 전송게이트20: first transfer gate 21: second transfer gate

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

첨부된 도면은 본 발명에 따른 출력 버퍼회로도로서, 출력 데이터 콘트롤 회로(1)와 테이터를 최종적으로 다른 장치에 공급하기 위한 출력단자(2)간에 출력 데이터 콘트롤 회로(1)로 부터 공급되는 데이터를 드라이브 하기 위한 제 1 및 제 2 출력 드라이버 회로(17)로 구성되게 된다.The accompanying drawings are output buffer circuit diagrams according to the present invention, and the data supplied from the output data control circuit 1 between the output data control circuit 1 and the output terminal 2 for finally supplying data to another device. It consists of first and second output driver circuits 17 for driving.

출력 데이터 콘트롤 회로(1)는 제 1 및 제 2 출력 데이터 신호선(3 및 4)이 서로 시간차를 갖도록 테이터 신호를 콘트롤 하게 된다. 이는 제 1 출력 드라이버 회로(18)와 제 2 출력 드라이버 회로(19)가 동시에 턴온(turn on) 됨을 방지하게 된다.The output data control circuit 1 controls the data signal so that the first and second output data signal lines 3 and 4 have a time difference from each other. This prevents the first output driver circuit 18 and the second output driver circuit 19 from being turned on at the same time.

출력 데이터 콘트롤 회로(1)는 아래 표 1과 같은 출력 데이터를 제 1 및 제 2 출력 데이터 신호선(3 및 4)으로 공급하게 된다.The output data control circuit 1 supplies the output data shown in Table 1 below to the first and second output data signal lines 3 and 4.

출력 데이터 신호선(3)Output data signal line (3) 출력 데이터 신호선(4)Output data signal line (4) 출력 단자(2)Output terminal (2) LL HH 대기 상태Standby HH HH READ '1'READ '1' LL LL READ '0'READ '0'

제 1 및 제 2 출력 데이터 신호선(3 및 4)에 로우(L) 및 하이(H) 신호가 입력될 경우, 제 1 및 제 2 인버터(7 및 8)를 통해 제 1 및 제 2 출력 데이터 신호선(3 및 4)의 데이터를 입력으로 하는 제 1 출력 드라이버 회로(18)의 제 1 PMOS 트랜지스터(9) 및 제 1 NMOS 트랜지스터(10)는 모두 턴오프(turn off)되게 된다. 또한 상기 제 1 및 제 2 데이터 신호선(3 및 4)의 데이터를 입력으로 하는 제1 및 제 2 전송게이트(20 및 21)의 PMOS 트랜지스터(11) 및 NMOS 트랜지스터(12)가 턴온된다. 이때 상기 제 1 및 제 2 인버터(7 및 8)의 출력인 제 3 및 제 4 데이터 신호선(5 및 6)의 데이터가 제 2 출력 드라이버 회로(19)로 입력되게 된다. 이때 제 2 출력 드라이버 회로(19)의 제 2 PMOS 트랜지스터(15) 및 제 2 NMOS 트랜지스터(16)는 턴오프 되게 된다.When the low (L) and high (H) signals are input to the first and second output data signal lines (3 and 4), the first and second output data signal lines through the first and second inverters (7 and 8). Both the first PMOS transistor 9 and the first NMOS transistor 10 of the first output driver circuit 18 that accepts data of (3 and 4) are turned off. In addition, the PMOS transistors 11 and the NMOS transistors 12 of the first and second transfer gates 20 and 21 which input data of the first and second data signal lines 3 and 4 are turned on. At this time, the data of the third and fourth data signal lines 5 and 6 which are the outputs of the first and second inverters 7 and 8 are input to the second output driver circuit 19. At this time, the second PMOS transistor 15 and the second NMOS transistor 16 of the second output driver circuit 19 are turned off.

한편, 제 1 및 제 2 출력 데이터 신호선(3 및 4)에 모두 하이(H) 신호가 입력될 경우, 제 3 출력 데이터 신호선(5)의 데이터에 의해 제 1 출력 드라이버 회로(18)의 제 1 PMOS 트랜지스터(9)가 턴온되고, 제 1 전송게이트(20)의 PMOS 트랜지스터(11)가 턴오프 되게 된다. 상기 제 2 출력 드라이버 회로(19)는 제 1 전송게이트(20)의 NMOS 트랜지스터(13)가 턴온되어 제 3 출력 데이터 신호선(5)의 데이터가 입력되게 된다. 이때 제 2 출력 드라이버 회로(19)의 제 2 PMOS 트랜지스터(15)가 턴온되게 된다. 여기서, 제 1 전송게이트(20)의 NMOS 트랜지스터(13)는 긴 채널(long channel)로서 저항 소자 및 출력 감지에 의한 가변저항 소자 역할도 하게 된다. 또한, 반대편의 제 1 출력 드라이버 회로(18)의 제 1 NMOS 트랜지스터(10)는 제 4 출력 데이터 신호선(6)의 데이터에 의해 턴오프 되고, 제 2 전송게이트(21)의 NMOS 트랜지스터(12)가 턴온되어 제 4 출력 데이터 신호선(6)의 데이터가 제 2 출력 드라이버 회로(19)로 입력되게 된다. 이때, 제 2 출력 드라이버 회로(19)의 제 2 NMOS 트랜지스터(16)는 턴오프 되게 된다.On the other hand, when the high (H) signal is input to both the first and second output data signal lines 3 and 4, the first of the first output driver circuit 18 by the data of the third output data signal line 5. The PMOS transistor 9 is turned on and the PMOS transistor 11 of the first transfer gate 20 is turned off. In the second output driver circuit 19, the NMOS transistor 13 of the first transfer gate 20 is turned on to input data of the third output data signal line 5. At this time, the second PMOS transistor 15 of the second output driver circuit 19 is turned on. Here, the NMOS transistor 13 of the first transfer gate 20 also serves as a long channel and a variable resistor element by sensing an output and a long channel. Further, the first NMOS transistor 10 of the opposite first output driver circuit 18 is turned off by the data of the fourth output data signal line 6 and the NMOS transistor 12 of the second transfer gate 21. Is turned on so that the data of the fourth output data signal line 6 is input to the second output driver circuit 19. At this time, the second NMOS transistor 16 of the second output driver circuit 19 is turned off.

즉, 제 1 출력 드라이버 회로(18)의 제 1 NMOS 트랜지스터(10)가 먼저 턴오프 되고, 제 1 출력 드라이버 회로(18)의 제 1 PMOS 트랜지스터(9)가 턴온되며, 출력단자(2)의 전위가 증가되면서 제 2 출력 드라이버 회로(19)의 제 2 PMOS 트랜지스터(15)가 턴온되게 된다.That is, the first NMOS transistor 10 of the first output driver circuit 18 is first turned off, the first PMOS transistor 9 of the first output driver circuit 18 is turned on, and the output terminal 2 is turned on. As the potential increases, the second PMOS transistor 15 of the second output driver circuit 19 is turned on.

또한, 제 1 및 제 2 출력 데이터 신호선(3 및 4)에 모두 하이(L) 신호가 입력될 경우에는 제 1 및 제 2 출력 데이터 신호선(3 및 4)에 모두 하이(H) 신호가 입력될 경우와 반대로 동작하게 된다.In addition, when the high (L) signal is input to both the first and second output data signal lines 3 and 4, the high (H) signal is input to both the first and second output data signal lines 3 and 4. It works the opposite way.

상술한 바와 같이 본 발명에 의하면 출력 드라이버 회로를 크기가 작은 출력 드라이버 회로와 크기가 큰 출력 드라이버 회로로 분리하여 작은 크기의 출력 드라이버 회로를 턴온시켜 출력전위를 상승 또는 하강시킨 후에 이 출력전위를 감지하여 크기가 큰 출력 드라이버 회로를 턴온 시켜 데이터를 출력하도록 함으로써, 전원전압에 의한 출력 잡음의 감소와, 충분한 출력 레벨을 확보할 수 있어 제품의 신뢰성 향상에 탁월한 효과가 있다.As described above, according to the present invention, the output driver circuit is divided into a small output driver circuit and a large output driver circuit to turn on the small output driver circuit to sense the output potential after the output potential is raised or lowered. Therefore, by turning on a large output driver circuit and outputting data, it is possible to reduce output noise due to a power supply voltage and to secure a sufficient output level, thereby improving product reliability.

Claims (3)

각각의 출력 데이터 신호선으로 공급되는 데이터를 콘트롤 하기 위한 출력 데이터 콘트롤 회로와,An output data control circuit for controlling data supplied to each output data signal line; 상기 각각의 출력 데이터 신호선을 통해 공급되는 출력 데이터 콘트롤 회로의 출력 데이터를 인버터를 통해 입력으로 하는 제 1 출력 드라이버 회로와,A first output driver circuit for inputting output data of an output data control circuit supplied through each output data signal line through an inverter; 상기 출력 데이터 콘트롤 회로의 출력 데이터 및 상기 제 1 출력 드라이버 회로의 출력 데이터의 입력에 따라 상기 인버터를 통한 출력 데이터 콘트롤 회로의 출력 데이터를 전송하기 위한 제 1 및 제 2 전송게이트와,First and second transfer gates for transmitting output data of an output data control circuit through the inverter in accordance with input of output data of the output data control circuit and output data of the first output driver circuit; 상기 제 1 및 제 2 전송게이트를 통한 상기 출력 데이터 콘트롤 회로의 출력을 데이터를 입력으로 하는 제 2 출력 드라이버 회로로 구성된 것을 특징으로 하는 출력 버퍼회로.And a second output driver circuit for inputting data to the output of the output data control circuit through the first and second transfer gates. 제 1 항에 있어서, 상기 제 1 출력 드라이버 회로는 전원단자 및 접지단자 간에 PMOS 트랜지스터 및 NMOS 트랜지스터가 직렬로 접속되되, 상기 출력 데이터 콘트롤 회로의 출력 데이터 입력에 따라 데이터가 출력 되도록 구성된 것을 특징으로 하는 출력 버퍼회로.2. The first output driver circuit of claim 1, wherein the PMOS transistor and the NMOS transistor are connected in series between a power supply terminal and a ground terminal, and the data is output in accordance with an output data input of the output data control circuit. Output buffer circuit. 제 1 항에 있어서, 상기 제 2 출력 드라이버 회로는 전원단자 및 접지단자 간에 PMOS 트랜지스터 및 NMOS 트랜지스터가 직렬로 접속되되, 상기 제 1 및 제 2전송게이트를 통한 상기 출력 데이터 콘트롤 회로의 출력 데이터 입력에 따라 데이터가 출력 되도록 구성된 것을 특징으로 하는 출력 버퍼회로.2. The second output driver circuit of claim 1, wherein a PMOS transistor and an NMOS transistor are connected in series between a power supply terminal and a ground terminal, and are connected to an output data input of the output data control circuit through the first and second transfer gates. Output buffer circuit, characterized in that configured to output data according to.
KR1019970030096A 1997-06-30 1997-06-30 Output buffer circuit KR100413594B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030096A KR100413594B1 (en) 1997-06-30 1997-06-30 Output buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030096A KR100413594B1 (en) 1997-06-30 1997-06-30 Output buffer circuit

Publications (2)

Publication Number Publication Date
KR19990005878A KR19990005878A (en) 1999-01-25
KR100413594B1 true KR100413594B1 (en) 2004-03-09

Family

ID=37423003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030096A KR100413594B1 (en) 1997-06-30 1997-06-30 Output buffer circuit

Country Status (1)

Country Link
KR (1) KR100413594B1 (en)

Also Published As

Publication number Publication date
KR19990005878A (en) 1999-01-25

Similar Documents

Publication Publication Date Title
EP0163305B1 (en) Cmos type input-output circuit
US4680487A (en) Input/output port including auxiliary low-power transistors
US6359473B1 (en) Amplifier for use in semiconductor integrated circuits
US4275312A (en) MOS decoder logic circuit having reduced power consumption
US20030038655A1 (en) Differential amplifier and semiconductor integrated circuit for LCD drive
US5909187A (en) Current steering circuit for a digital-to-analog converter
US5537066A (en) Flip-flop type amplifier circuit
US6140835A (en) Input buffer circuit
US5719525A (en) Enhanced voltage tracking circuit for high voltage tolerant buffers
US6259280B1 (en) Class AB amplifier for use in semiconductor memory devices
KR100295159B1 (en) Low Power Sensing Amplifiers for Memory
KR960027258A (en) Differential Amplification Circuit, CMOS Inverter, Demodulation Circuit and Sampling Circuit for Pulse Width Modulation
KR100413594B1 (en) Output buffer circuit
CA1298628C (en) Amplifier circuit
KR100223849B1 (en) Semiconductor memory device
KR950001773A (en) Semiconductor memory device
JP3757060B2 (en) Dual transmission circuit and dual input method for semiconductor device
KR100190212B1 (en) Signal line testing circuit causing no delay in transmission of a normal data signal
KR19990086201A (en) Interface of Semiconductor Memory Device
US5822260A (en) Semiconductor memory device
US7015731B2 (en) CMOS output buffer circuit
KR0179152B1 (en) Bit line level control circuit
KR940005690B1 (en) Current mirror sense amplifier
KR100486200B1 (en) Bit line voltage generator for semiconductor device
KR200291192Y1 (en) Low Power Inverter Circuit of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee