KR100409010B1 - Data Verifying System and Method for the Same - Google Patents
Data Verifying System and Method for the Same Download PDFInfo
- Publication number
- KR100409010B1 KR100409010B1 KR10-2001-0051710A KR20010051710A KR100409010B1 KR 100409010 B1 KR100409010 B1 KR 100409010B1 KR 20010051710 A KR20010051710 A KR 20010051710A KR 100409010 B1 KR100409010 B1 KR 100409010B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- chips
- chip
- recorded
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
- G06F11/167—Error detection by comparing the memory output
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 발명은 기록데이터 검증시스템 및 그 방법에 관한 것으로써, 복수개의 칩에 기록된 데이터를 동시에 읽어 상기 각 칩의 기록데이터와 상기 칩에 원래 기록되어야 하는 데이터의 동일여부를 XOR 연산을 수행함으로써 복수개의 칩에 기록된 데이터의 검증을 동시에 행할 수 있고, 만일 기록된 데이터에 오류가 발생한 경우 어느 칩의 어느 위치에 위치하는 데이터가 잘못 기록되었는지 알 수 있어 기록데이터 검증에 소요되는 시간을 줄일 수 있는 효과가 있다.The present invention relates to a recording data verification system and method thereof, wherein a plurality of chips are read by simultaneously reading data written on a plurality of chips and performing an XOR operation on whether the write data of each chip and the data originally to be written on the chip are equal to each other. It is possible to verify data recorded on two chips at the same time, and if an error occurs in the recorded data, it is possible to know which data on which location of which chip is recorded incorrectly, thereby reducing the time required to verify recorded data. It works.
Description
본 발명은 기록데이터 검증시스템 및 그 방법에 관한 것으로서, 특히 복수개의 칩에 기록된 데이터를 동시에 검증할 수 있는 기록데이터 검증시스템 및 그 방법에 관한 것이다.The present invention relates to a record data verification system and a method thereof, and more particularly, to a record data verification system and a method for verifying data recorded on a plurality of chips at the same time.
최근 들어 보드에 실장된 칩에 데이터를 기록하고 상기 칩에 기록된 데이터를 검증하기 위하여 바운더리 스캔 테스트(Boundary Scan Test; 이하 BST라 칭함) 칩이 사용되고 있다.Recently, a boundary scan test (hereinafter referred to as a BST) chip has been used to record data on a chip mounted on a board and verify data written on the chip.
원래, BST는 보드에 실장된 칩의 연결상태를 확인하기 위하여 BST 구조를 가지는 칩의 각 핀으로 '101010'과 같은 일정한 패턴을 가지는 데이터를 입력하고, 상기 입력한 데이터를 한 데이터씩 쉬프트 한 후, 상기 칩을 통과한 데이터를 상기 초기 데이터 패턴과 비교하는 테스트이다.Originally, BST inputs data having a certain pattern such as '101010' to each pin of a chip having a BST structure to check the connection state of the chip mounted on the board, and shifts the input data by one data. And a test for comparing the data passing through the chip with the initial data pattern.
만일, 상기 칩을 통과한 데이터가 상기 초기 데이터 패턴과 동일하다면 상기 데이터의 연결상태는 문제가 없으나, 동일하지 않은 경우, 이는 상기 칩이 연결상태에 문제가 있다는 의미이므로 사용자는 상기 칩이 보드 실장과정에서 쇼트되거나 하였다는 것을 알 수 있다.If the data passing through the chip is the same as the initial data pattern, there is no problem in the connection state of the data, but if it is not the same, this means that the chip has a problem in the connection state. It can be seen that it was shorted in the process.
상기 BST를 행할 수 있는 구조를 가지는 BST 칩은 도 1에 도시된 바와 같은데, 상기 복수개의 데이터 입력핀(I1~In)과 데이터 출력핀(O1~On)은 상기 일정 패턴의 데이터를 입력받고 한 데이터씩 쉬프트 한 후, 출력할 수 있도록 구성된 플립플롭(Flip-Flop) 셀(F/F)과 연결되며, 그 외에 추가된 5개의 핀(TMS, TDI, TDO, TCK, TRST)은 각각 BST 시 상기 BST 칩의 동작을 제어하기 위한 신호가 입력되는핀이다. 여기서, 상기 TMS는 테스트 모드 선택(Test Mode Select), TDI는 테스트 데이터 입력(Test Data Input), TDO는 테스트 데이터 출력(Test Data Output), TCK는 클락(Test Clock), TRST는 테스트 리셋(Test Reset)에 관한 제어신호가 입력되는 핀이다. 또한, 컨트롤러(1)는 상기 5개의 핀을 통해 입력된 신호에 따라 BST 칩의 상태를 제어하며, 상기 로직부(2)에는 연결상태를 테스트하고자 하는 칩의 기능이 구현되어 있다. 즉, 일반 칩을 상기 로직부(2)에 구현한 후, 상기 복수개의 데이터 입력핀(I1~In), 데이터 출력핀(O1~On), 5개의 테스트 엑세스 포트(Test Access Port(이하 TAP라 칭함); TMS, TDI, TDO, TCK, TRST), 컨트롤러(1)를 그 주변에 구현함으로써 상기 일반 칩은 BST 칩 구조를 가지게 되며, 그에 따라 상기 BST 칩의 연결상태를 PC 등의 연산장치를 통해 확인할 수 있다.A BST chip having a structure capable of performing the BST is illustrated in FIG. 1, wherein the plurality of data input pins I1 to In and the data output pins O1 to On receive the data of the predetermined pattern. After shifting by data, it is connected to a flip-flop cell (F / F) configured to output, and five additional pins (TMS, TDI, TDO, TCK, and TRST) are each connected during BST. This is a pin to which a signal for controlling the operation of the BST chip is input. Here, the TMS is a test mode select, the TDI is a test data input, the TDO is a test data output, the TCK is a clock, and the TRST is a test reset. It is a pin to which control signal related to reset) is input. In addition, the controller 1 controls the state of the BST chip according to the signals input through the five pins, and the logic unit 2 implements the function of the chip to test the connection state. That is, after implementing a general chip in the logic unit 2, the plurality of data input pins I1 to In, data output pins O1 to On, and five test access ports (hereinafter referred to as TAPs). TMS, TDI, TDO, TCK, TRST) and the controller 1 in the periphery thereof, the general chip has a BST chip structure, and thus the connection state of the BST chip is changed to a computing device such as a PC. You can check
이러한 BST 칩을 이용하여 복수개의 칩에 데이터를 기록하고 상기 칩에 기록된 기록데이터를 검증하기 위하여 도 2에 도시된 바와 같은 구조로 시스템을 구성할 수 있다.The system may be configured to have a structure as shown in FIG. 2 in order to record data on a plurality of chips using the BST chip and to verify recorded data recorded on the chip.
즉, 데이터를 기록할 수 있는 복수개의 칩(C1,C2)에 상기 BST 칩(B1,B2)을 연결하고 연결상태를 위하여 일정한 패턴을 지닌 데이터를 상기 복수개의 칩(C1,C2)으로 출력하는 대신 상기 복수개의 칩에 기록되어야 할 데이터를 상기 복수개의 칩(C1,C2)으로 출력하여 상기 복수개의 칩(C1,C2)에 동시에 데이터를 기록한다.That is, the BST chips B1 and B2 are connected to a plurality of chips C1 and C2 capable of recording data, and output data having a predetermined pattern to the plurality of chips C1 and C2 for a connection state. Instead, data to be recorded on the plurality of chips is output to the plurality of chips C1 and C2 to simultaneously record data on the plurality of chips C1 and C2.
또한, 상기 복수개의 칩(C1,C2)에 기록된 데이터를 읽어 이를 상기 칩에 기록되어야 할 데이터와 비교함으로써 상기 복수개의 칩(C1,C2)에 기록된 데이터를검증하고 오차 발생여부를 확인한다.In addition, the data recorded in the plurality of chips C1 and C2 is verified by reading the data recorded in the plurality of chips C1 and C2 and comparing it with the data to be recorded in the chip. .
그러나, 상기와 같은 종래 기록데이터 검증시스템 및 그 방법에서는 복수개의 칩에 동시에 데이터를 기록할 수는 있어도, 각 칩에 기록된 데이터를 검증하는데 있어서 하나의 칩씩 각각 그 기록된 데이터를 읽고 상기 읽은 데이터를 원래 기록하려던 데이터와 비교하여야 하므로 기록데이터 검증 시 많은 시간이 소모된다는 문제점이 있다.However, in the conventional recording data verification system and the method as described above, although data can be simultaneously written to a plurality of chips, in reading the data recorded on each chip, the recorded data is read and read one by one chip, respectively. There is a problem in that a lot of time is consumed when verifying the recorded data because it must be compared with the data to be originally recorded.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 복수개의 칩에 기록된 데이터를 동시에 읽고 상기 데이터를 상기 칩에 기록되어야 하는 데이터와 동시에 비교함으로써 기록데이터 검증 시 소요되는 시간을 단축할 수 있는 기록데이터 검증시스템 및 그 방법을 제공하는데 있다.The present invention has been made to solve the above problems of the prior art, the object of which is required for verifying the recorded data by simultaneously reading the data recorded on the plurality of chips and comparing the data with the data to be written to the chip at the same time It is an object of the present invention to provide a recording data verification system and method thereof that can reduce time.
도 1은 일반 BST 칩의 구조가 도시된 블록도,1 is a block diagram showing the structure of a general BST chip;
도 2는 종래 기록데이터 검증시스템의 구조가 도시된 블록도,2 is a block diagram showing the structure of a conventional record data verification system;
도 3은 본 발명에 따른 기록데이터 검증시스템의 구조가 도시된 블록도,3 is a block diagram showing the structure of a recording data verification system according to the present invention;
도 4는 도 3의 연산장치의 구조가 도시된 블록도,4 is a block diagram showing the structure of the computing device of FIG.
도 5는 본 발명에 따른 기록데이터 검증방법의 흐름이 도시된 순서도이다.5 is a flowchart illustrating a flow of a method of verifying recorded data according to the present invention.
<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>
T1~Tn: 칩 D1~Dn: 데이터 기록부T1 ~ Tn: chip D1 ~ Dn: data recorder
10 : 연산장치 11 : 출력데이터 저장부10: arithmetic unit 11: output data storage unit
12 : 기록데이터 저장부 13 : 마이컴12: recording data storage unit 13: microcomputer
14 : XOR 연산자14: XOR operator
상기한 과제를 해결하기 위한 본 발명에 의한 기록데이터 검증시스템의 특징에 따르면, 데이터 기록이 가능한 복수개의 칩과, 상기 복수개의 칩으로 데이터가 기록되도록 데이터를 출력하는 동시에 상기 칩에 기록된 데이터를 읽는 복수개의 데이터 기록부와, 상기 복수개의 데이터 기록부에서 읽은 상기 복수개의 칩의 기록된 데이터와 상기 복수개의 칩으로 출력된 데이터를 XOR연산하여 동일여부를 판단하여 상기 복수개의 칩에 기록된 데이터를 동시에 확인하는 연산장치를 포함하여 이루어진다.According to a feature of the recording data verification system according to the present invention for solving the above problems, a plurality of chips capable of data recording and outputting data so that data is written to the plurality of chips and at the same time the data recorded on the chip XOR operation is performed on a plurality of data recording units to read, and the recorded data of the plurality of chips read from the plurality of data recording units and the data output to the plurality of chips to determine whether they are identical to each other to simultaneously determine the data recorded on the plurality of chips. It includes a computing device to confirm.
또한, 본 발명에 의한 기록데이터 검증방법의 특징에 따르면, 복수개의 칩에 기록된 데이터를 읽는 제1 단계와, 상기 제1 단계에서 복수개의 칩에서 읽은 데이터와 상기 칩에 기록되어야 하는 데이터를 XOR연산을 수행함으로써 데이터의 동일여부를 동시에 판단하는 제2 단계와, 상기 제2 단계의 판단에 따라 상기 복수개의 칩에 기록된 데이터를 동시에 검증하는 제3 단계를 포함하여 이루어진다.In addition, according to a feature of the recording data verification method according to the present invention, the first step of reading the data recorded on the plurality of chips, the data read from the plurality of chips in the first step and the data to be written to the chip XOR And a third step of simultaneously determining whether or not the data are identical by performing an operation, and a third step of simultaneously verifying data written to the plurality of chips according to the determination of the second step.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 의한 기록데이터 검증시스템은 도 3에 도시된 바와 같이, 데이터를 기록할 수 있는 복수개의 칩(T1~Tn)과, 상기 복수개의 칩(T1~Tn)으로 데이터를 출력하여 상기 복수개의 칩(T1~Tn)에 데이터를 기록하는 동시에 사기 복수개의 칩(T1~Tn)에 기록된 데이터를 읽는 복수개의 데이터 기록부(D1~Dn)와, 상기 복수개의 데이터 기록부(D1~Dn)와 연결되어 상기 복수개의 데이터 기록부(D1~Dn)를 통해 읽힌 상기 복수개의 칩(T1~Tn)의 기록데이터를 상기 복수개의 칩(T1~Tn)에 기록되어야할 데이터와 동시에 비교하여 상기 복수개의 칩(T1~Tn)의 기록데이터를 검증하는 연산장치(10)로 구성된다.As shown in FIG. 3, the recording data verification system according to the present invention outputs data to a plurality of chips T1 to Tn capable of recording data, and to output the data to the plurality of chips T1 to Tn. A plurality of data recording units D1 to Dn for reading data recorded on the chips T1 to Tn and reading data recorded on a plurality of chips T1 to Tn, and connected to the plurality of data recording units D1 to Dn. And compare the recording data of the plurality of chips T1 to Tn read through the plurality of data recording units D1 to Dn with the data to be written to the plurality of chips T1 to Tn at the same time. And arithmetic unit 10 for verifying the recording data of T1 to Tn).
특히, 본 발명에 따른 실시예에서 상기 데이터 기록부(D1~Dn)는 보드에 실장된 칩으로 데이터를 출력하고 상기 출력된 데이터를 한 자리씩 쉬프트 시킨 후, 상기 칩을 통과한 데이터를 상기 칩으로 출력한 데이터와 비교하는 과정을 반복하면서 상기 칩의 연결상태를 파악하는 BST 칩으로 이루어진다. 여기서, 상기 데이터기록부(D1~Dn)는 상기 복수개의 칩(T1~Tn)과 각각 연결되어 상기 복수개의 칩(T1~Tn)으로 데이터를 출력하여 상기 복수개의 칩(T1~Tn)에 데이터가 기록되도록 한다.In particular, in the embodiment of the present invention, the data recording units D1 to Dn output data to a chip mounted on a board, shift the output data one by one, and then transfer data passing through the chip to the chip. It is made of a BST chip to determine the connection state of the chip while repeating the process of comparing with the output data. Here, the data recording units D1 to Dn are connected to the plurality of chips T1 to Tn, respectively, and output data to the plurality of chips T1 to Tn so that the data is stored on the plurality of chips T1 to Tn. Be recorded.
또한, 본 발명에 따른 연산장치(10)는 도 4에 도시된 바와 같이, 상기 복수개의 칩(T1~Tn)으로 출력되는 데이터가 저장되는 출력데이터 저장부(11)와, 상기 복수개의 칩(T1~Tn)에 기록된 데이터가 저장되는 기록데이터 저장부(12)와, 상기 출력데이터 저장부(11)에 저장된 출력데이터와 상기 기록데이터 저장부(12)에 저장된 각 칩의 기록데이터의 동일여부를 판단하는 마이컴(13)으로 구성된다.In addition, as illustrated in FIG. 4, the computing device 10 according to the present invention includes an output data storage unit 11 storing data output to the plurality of chips T1 to Tn, and the plurality of chips ( The recording data storage unit 12 storing the data recorded in T1 to Tn), the output data stored in the output data storage unit 11 and the recording data of each chip stored in the recording data storage unit 12 are the same. It consists of a microcomputer 13 for determining whether or not.
여기서, 상기 출력데이터 저장부(11)는 도 4에 도시된 바와 같이 상기 복수개의 칩(T1~Tn)에 기록되어야 할 데이터, 즉, 상기 복수개의 칩(T1~Tn)으로 출력하는 데이터인 '10101010'이 저장되는 복수개의 레지스터로 구성되며, 상기 기록데이터 저장부(12)는 각 칩에서 상기 데이터 기록부(D1~Dn)가 읽은 상기 각 칩의 기록데이터인 '00101010' …'10101010'을 저장하는 복수개의 레지스터로 구성된다.As shown in FIG. 4, the output data storage unit 11 is data to be recorded in the plurality of chips T1 to Tn, that is, data output to the plurality of chips T1 to Tn. 10101010 'is configured of a plurality of registers, and the write data storage section 12 is' 00101010', which is write data of each chip read by the data write sections D1 to Dn from each chip. It consists of a plurality of registers for storing '10101010'.
그리고, 상기 마이컴(13)은 상기 출력데이터 저장부(11)의 레지스터와, 상기 기록데이터 저장부(12)의 각 칩의 기록데이터가 저장된 레지스터를 각각 연결하여 상기 출력데이터와 각 칩의 기록데이터의 XOR 연산을 행하는 복수개의 XOR 연산자(14)와, 상기 XOR 연산자(14)의 출력값이 각 칩별로 저장되는 복수개의 레지스터로 이루어진 출력값 저장부(15)로 구성된다.The microcomputer 13 connects the registers of the output data storage unit 11 and the registers in which the record data of each chip of the record data storage unit 12 is stored, respectively, so that the output data and the record data of each chip are connected. A plurality of XOR operators 14 for performing an XOR operation and an output value storage section 15 comprising a plurality of registers in which the output values of the XOR operators 14 are stored for each chip.
상기 마이컴(13)은 상기 XOR 연산자(14)가 XOR 연산을 수행한 결과, 출력데이터와 기록데이터가 일치하면 '0'을, 일치하지 않으면 '1'을 출력함에 따라 상기XOR 연산자(14)의 출력값이 저장된 상기 출력값 저장부(15)를 읽음으로써 각 칩의 기록데이터 오류 여부를 동시에 파악할 수 있고, 더 나아가 어떠한 칩의 어떤 위치의 데이터가 잘못 기록되었는지를 알 수 있다.The microcomputer 13 outputs '0' if the XOR operator 14 performs the XOR operation, and outputs '0' if the output data and the recorded data match, and '1' if the XOR operator 14 does not match. By reading the output value storage unit 15 in which the output value is stored, it is possible to simultaneously determine whether the recording data of each chip is error, and further, it is possible to know which data of which position of which chip is recorded incorrectly.
상기와 같이 구성된 본 발명의 동작을 도 5를 참고로 살펴보면 다음과 같다.Looking at the operation of the present invention configured as described above with reference to FIG.
먼저, 제1 단계에서 상기 데이터 기록부는 상기 복수개의 칩으로 데이터를 출력하며 상기 칩에 데이터를 기록한다. (S1) 여기서, 상기 연산장치는 출력데이터 저장부에 상기 칩으로 출력된 데이터를 저장한다.First, in the first step, the data recorder outputs data to the plurality of chips and writes data to the chips. Here, the computing device stores the data output to the chip in an output data storage.
상기 제1 단계에서 데이터가 기록된 후, 제2 단계에서, 상기 칩에 기록된 데이터의 오류 여부를 확인하기 위하여 상기 데이터 기록부는 상기 칩의 기록데이터를 읽는다. (S2)After data is written in the first step, in the second step, the data recorder reads the record data of the chip to check whether the data recorded on the chip is in error. (S2)
제3 단계에서 상기 연산장치는 상기 칩의 기록데이터를 각 칩별로 기록데이터 저장부에 저장한다. (S3)In the third step, the computing device stores the record data of the chip in a record data storage unit for each chip. (S3)
제4 단계에서 상기 연산장치는 상기 각 칩의 기록데이터와 상기 칩으로 출력된 출력데이터의 XOR 연산을 동시에 수행한다.(S4) 여기서, 상기 XOR 연산의 출력값은 상기 연산장치의 출력값 저장부에 저장된다.In the fourth step, the computing device simultaneously performs an XOR operation on the recording data of each chip and the output data output to the chip. (S4) Here, the output value of the XOR operation is stored in an output value storage unit of the computing device. do.
제5 단계에서, 상기 제4 단계의 XOR 연산의 수행결과에 따라 상기 마이컴은 각 칩의 기록데이터와 출력데이터의 동일여부를 동시에 판단한다. (S5)In the fifth step, the microcomputer simultaneously determines whether the write data and the output data of each chip are the same according to the result of performing the XOR operation in the fourth step. (S5)
만일, 상기 제4 단계에서 상기 XOR 연산을 수행할 결과 그 출력값이 '0'인 경우, 상기 제5 단계에서, 상기 기록데이터와 출력데이터는 동일한 것으로 판단되고, 그에 따라 제6 단계에서, 칩에 기록된 기록데이터는 오류가 없는 것으로 판단된다. (S6)If the output value is '0' as the result of performing the XOR operation in the fourth step, in the fifth step, it is determined that the write data and the output data are the same, and accordingly in the sixth step, The recorded record data is judged to have no errors. (S6)
한편, 상기 제4 단계에서 상기 XOR 연산을 수행할 결과 그 출력값이 '1'인 경우, 상기 제5 단계에서, 상기 기록데이터와 출력데이터는 동일하지 않은 것으로 판단되고, 그에 따라 제7 단계에서, 칩에 기록된 기록데이터는 오류가 있는 것으로 판단된다. (S7) 여기서, 상기 연산장치는 상기 XOR 연산 출력값이 저장된 레지스터의 위치에 따라 어떠한 칩의 어떤 위치의 기록데이터가 잘못 기록되었는지를 알 수 있다.On the other hand, when the output value is '1' as the result of performing the XOR operation in the fourth step, in the fifth step, it is determined that the recording data and the output data are not the same, and accordingly in the seventh step, The recording data recorded on the chip is determined to be in error. Here, the arithmetic unit can know whether the recording data of which position of which chip is recorded incorrectly according to the position of the register where the XOR operation output value is stored.
상기와 같이 구성되는 본 발명의 기록데이터 검증시스템 및 그 방법은 복수개의 칩에 기록된 데이터를 동시에 읽어 상기 각 칩의 기록데이터와 상기 칩에 원래 기록되어야 하는 데이터의 동일여부를 동시에 비교함으로써 복수개의 칩에 기록된 데이터의 검증을 동시에 행할 수 있고, 만일 기록된 데이터에 오류가 발생한 경우 어느 칩의 어느 위치에 위치하는 데이터가 잘못 기록되었는지 알 수 있어 기록데이터 검증에 소요되는 시간을 줄일 수 있는 효과가 있다.The recording data verification system and method of the present invention configured as described above are configured to read a plurality of chips simultaneously and simultaneously compare whether the recording data of each chip is equal to the data originally to be written to the chips. It is possible to verify the data recorded on the chip at the same time, and if an error occurs in the recorded data, it is possible to know which data on which location on which chip is incorrectly recorded, thereby reducing the time required for verifying the recorded data. There is.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0051710A KR100409010B1 (en) | 2001-08-27 | 2001-08-27 | Data Verifying System and Method for the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0051710A KR100409010B1 (en) | 2001-08-27 | 2001-08-27 | Data Verifying System and Method for the Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030018139A KR20030018139A (en) | 2003-03-06 |
| KR100409010B1 true KR100409010B1 (en) | 2003-12-06 |
Family
ID=27720955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0051710A KR100409010B1 (en) | 2001-08-27 | 2001-08-27 | Data Verifying System and Method for the Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100409010B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084874A (en) * | 1988-09-07 | 1992-01-28 | Texas Instruments Incorporated | Enhanced test circuit |
| JPH06213972A (en) * | 1992-11-25 | 1994-08-05 | Matsushita Electric Ind Co Ltd | Boundary scan cell circuit, boundary scan test circuit and their using method |
| US5546406A (en) * | 1992-06-29 | 1996-08-13 | Tandem Computers, Inc. | Cell architecture for built-in self-test of application specific integrated circuits |
| US5621740A (en) * | 1993-05-14 | 1997-04-15 | Matsushita Electric Industrial Co., Ltd. | Output pad circuit for detecting short faults in integrated circuits |
| JP2001051019A (en) * | 1999-08-09 | 2001-02-23 | Nec Home Electronics Ltd | Boundary scan cell circuit |
-
2001
- 2001-08-27 KR KR10-2001-0051710A patent/KR100409010B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084874A (en) * | 1988-09-07 | 1992-01-28 | Texas Instruments Incorporated | Enhanced test circuit |
| US5546406A (en) * | 1992-06-29 | 1996-08-13 | Tandem Computers, Inc. | Cell architecture for built-in self-test of application specific integrated circuits |
| JPH06213972A (en) * | 1992-11-25 | 1994-08-05 | Matsushita Electric Ind Co Ltd | Boundary scan cell circuit, boundary scan test circuit and their using method |
| US5621740A (en) * | 1993-05-14 | 1997-04-15 | Matsushita Electric Industrial Co., Ltd. | Output pad circuit for detecting short faults in integrated circuits |
| JP2001051019A (en) * | 1999-08-09 | 2001-02-23 | Nec Home Electronics Ltd | Boundary scan cell circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030018139A (en) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7007215B2 (en) | Test circuit capable of testing embedded memory with reliability | |
| JP3548126B2 (en) | Method and apparatus for testing a multiport memory | |
| US5996106A (en) | Multi bank test mode for memory devices | |
| US6255836B1 (en) | Built-in self-test unit having a reconfigurable data retention test | |
| KR100698860B1 (en) | Divice and method for jtag test | |
| US6457141B1 (en) | Semiconductor device with embedded memory cells | |
| KR20010089236A (en) | Semiconductor integrated circuit device and manufacturing method the same | |
| US6862704B1 (en) | Apparatus and method for testing memory in a microprocessor | |
| US7246279B2 (en) | Static random access memory (SRAM) unit and method for operating the same | |
| US7249295B2 (en) | Test circuit for semiconductor device | |
| US6480019B2 (en) | Multiple voted logic cell testable by a scan chain and system and method of testing the same | |
| US7284174B2 (en) | Enhanced JTAG interface | |
| KR100200481B1 (en) | Test circuit | |
| KR100391068B1 (en) | Semiconductor integrated circuit | |
| KR100409010B1 (en) | Data Verifying System and Method for the Same | |
| CN115407708B (en) | Safety circuit for DFT structure | |
| KR100894504B1 (en) | Memory self test comparative circuit and System On Chip including the circuit | |
| US6463562B1 (en) | Semiconductor device including macros and its testing method | |
| EP0469705B1 (en) | High speed testing for programmable logic devices | |
| JP3209758B2 (en) | Data processing system and self-inspection control method | |
| KR20050055167A (en) | Semiconductor memory having a single buffer selecting input terminal and method of testing the same | |
| KR100286186B1 (en) | One Chip Clock Synchronous Memory Device | |
| JPH07130200A (en) | Test device for semiconductor memory | |
| KR100393595B1 (en) | Memory Programming System and Method for the Same | |
| KR100345673B1 (en) | integrated circuit capable of self-testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060912 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |