KR100407392B1 - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- KR100407392B1 KR100407392B1 KR1019960048187A KR19960048187A KR100407392B1 KR 100407392 B1 KR100407392 B1 KR 100407392B1 KR 1019960048187 A KR1019960048187 A KR 1019960048187A KR 19960048187 A KR19960048187 A KR 19960048187A KR 100407392 B1 KR100407392 B1 KR 100407392B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- substrate
- laser beam
- film
- island
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 124
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 78
- 239000001257 hydrogen Substances 0.000 claims abstract description 76
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 75
- 239000012298 atmosphere Substances 0.000 claims abstract description 74
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims description 153
- 238000000034 method Methods 0.000 claims description 121
- 230000008569 process Effects 0.000 claims description 65
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 59
- 239000007789 gas Substances 0.000 claims description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- 229910052757 nitrogen Inorganic materials 0.000 claims description 29
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 15
- 230000010355 oscillation Effects 0.000 claims description 13
- 238000002425 crystallisation Methods 0.000 claims description 11
- 230000008025 crystallization Effects 0.000 claims description 11
- 229910052786 argon Inorganic materials 0.000 claims description 10
- 229910052734 helium Inorganic materials 0.000 claims description 10
- 239000001307 helium Substances 0.000 claims description 10
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 10
- 239000003054 catalyst Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 2
- 239000003570 air Substances 0.000 claims 18
- 238000000059 patterning Methods 0.000 claims 9
- 230000001737 promoting effect Effects 0.000 claims 6
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000005224 laser annealing Methods 0.000 abstract description 54
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 41
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 23
- 230000001678 irradiating effect Effects 0.000 abstract description 2
- 230000009467 reduction Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 202
- 238000010583 slow cooling Methods 0.000 description 21
- 239000010409 thin film Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 9
- 125000004429 atom Chemical group 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000011068 loading method Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000005121 nitriding Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229940078494 nickel acetate Drugs 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005389 semiconductor device fabrication Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
수소 함유 분위기에서 레이저 빔을 조사하여 비단결정 규소막을 레이저 어닐함으로써 결정성 규소막이 얻어진다. 또한, 상기 레이저 어닐 공정과 게이트 절연막이 되는 절연막을 형성하는 공정이 연속적으로 행해진다. 그 결과, 채널형성영역내에 수소가 효과적으로 가두어지고, 그 채널형성영역과 게이트 절연막 사이의 경계가 우수한 특성을 가져, 적절한 스레시홀드 전압 제어, S값의 감소, 이동도 증가가 제공된다. 수소 감금은 게이트 절연막이 되는 절연막으로서 질화규소막 또는 질화규소막을 포함하는 다층 막을 이용함으로써 더욱 효과적으로 달성될 수 있다.A crystalline silicon film is obtained by irradiating a laser beam in a hydrogen containing atmosphere and laser annealing the non-single crystal silicon film. Further, the laser annealing step and the step of forming an insulating film serving as a gate insulating film are continuously performed. As a result, hydrogen is effectively confined in the channel forming region, and the boundary between the channel forming region and the gate insulating film has excellent characteristics, so that appropriate threshold voltage control, S value reduction, and mobility are provided. Hydrogen confinement can be more effectively achieved by using a silicon nitride film or a multilayer film including a silicon nitride film as an insulating film to be a gate insulating film.
Description
본 발명은 결정성 규소막을 이용한 박막트랜지스터를 제작하는 방법에 관한 것이다. 또한, 본 발명은, 레이저 어닐에 의해, 유리기판과 같은 절연기판상에 형성된 비정질 규소막을 결정화하거나 또는 결정성 규소막의 결정성을 개선하는 것에 관한 것이다. 또한, 본 발명은 결정성 규소막을 이용하여 형성된 박막트랜지스터의 스레시홀드 전압 제어에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor using a crystalline silicon film. The present invention also relates to crystallizing an amorphous silicon film formed on an insulating substrate such as a glass substrate or improving the crystallinity of a crystalline silicon film by laser annealing. The present invention also relates to threshold voltage control of thin film transistors formed using crystalline silicon films.
최근, 레이저 어닐에 의해, 유리기판과 같은 절연기판상에 형성된 비정질 규소막을 결정화하거나 또는 결정성 규소막(단결정이 아니고 다결정 또는 미(微)결정이거나 또는 몇몇 다른 형태의 결정성의 규소막)의 결정성을 개선하는 기술에 대하여 광범위한 연구가 행해지고 있다.In recent years, by laser annealing, an amorphous silicon film formed on an insulating substrate such as a glass substrate is crystallized or a crystal of a crystalline silicon film (a polycrystalline or microcrystalline, not monocrystalline, or some other type of crystalline silicon film) is crystallized. Extensive research is being conducted on techniques for improving sex.
높은 이동도를 가지기 때문에, 레이저 어닐을 통해 형성된 결정성 규소막이 모놀리식형의 액정 전기광학장치 등에 널리 사용되고 있고, 그러한 장치에서, 화소 영역(화소 구동) 및 구동회로용의 박막트랜지스터(TFT)가, 예를 들어, 단일 유리기판상의 결정성 규소막을 이용하여 형성된다.Because of its high mobility, the crystalline silicon film formed through laser annealing is widely used in monolithic liquid crystal electro-optical devices and the like. In such devices, pixel transistors (pixel driving) and thin film transistors (TFTs) for driving circuits are used. For example, it is formed using a crystalline silicon film on a single glass substrate.
한편, 높은 생산성을 제공할 수 있어 공업적으로 매우 우수하기 때문에, 레이저 어닐법이 바람직하게 사용되고 있다. 레이저 어닐법에서는, 엑시머 레이저등으로부터 방출되는 고출력의 펄스 레이저 빔이 피(被)조사면에서 수 센티미터 평방의 스폿(spot) 또는 폭이 수 밀리미터이고 길이가 수 십 센티미터인 선형 형태를 취하도록 광학계에 의해 가공되고, 그 레이저 빔으로 피조사면이 주사(走査)된다(레이저 빔 조사위치가 피조사면에 대하여 이동된다).On the other hand, the laser annealing method is preferably used because it can provide high productivity and is very industrially excellent. In the laser annealing method, an optical system such that a high power pulsed laser beam emitted from an excimer laser or the like takes a linear form having a spot of several centimeters square or a few millimeters in width and tens of centimeters in length on an irradiated surface. Is processed, and the irradiated surface is scanned by the laser beam (the laser beam irradiation position is moved relative to the irradiated surface).
특히, 선형 레이저 빔의 사용은, 2차원적 주사를 요하는 스폿형 레이저 빔을 사용하는 경우와 달리, 레이저 빔 길이방향에 수직인 일 방향으로만 주사함으로써 전체 피조사면에 레이저 광 조사를 행할 수 있는 경우가 많기 때문에, 높은 생산성을 얻는데 유리하다.In particular, in the use of a linear laser beam, unlike the case of using a spot type laser beam requiring two-dimensional scanning, the laser light irradiation can be performed on the entire irradiated surface by scanning only in one direction perpendicular to the laser beam length direction. Since there are many cases, it is advantageous to obtain high productivity.
채널형성영역을 구성하는 결정성 규소막이 진성인 경우, 결정성 규소막을 이용한 TFT는 일반적으로, 스레시홀드 전압이 0 V에서 약간 부(負)(-)측으로 시프트(shift)되고 전류 상승(current-rising) 전압이 n채널형 트랜지스터의 경우 약 -2 V 내지 -4 V로 되는 경향이 있다. 그 결과, 그 TFT가 '노멀리 온'(normally-on)상태(게이트 전압이 0 V일때라도 '온'이 되는 상태)를 가지는 경향이 현저하게 된다.When the crystalline silicon film constituting the channel formation region is intrinsically, the TFT using the crystalline silicon film is generally shifted slightly to a negative side at a threshold voltage of 0 V and current rises. The voltage tends to be about -2 V to -4 V in the case of an n-channel transistor. As a result, there is a tendency for the TFT to have a 'normally-on' state (a state that is 'on' even when the gate voltage is 0 V).
'노멀리 온' 상태를 가지는 TFT가, 예를 들어, 스위칭 소자로서 사용되는 경우, 게이트 전압이 0 V일때라도 TFT를 통해 전류가 흐른다. 스위치를 '오프' 상태로 하기 위해서는, 게이트 전압을 항상 정(正)(+)측으로 바이어스시킬 필요가 있다. 따라서, 그러한 TFT를 사용하는 회로는 높은 전류소비 및 바이어스 전압 인가용 회로의 필요성과 같은 여러가지 문제를 가진다.When a TFT having a 'normally on' state is used, for example, as a switching element, current flows through the TFT even when the gate voltage is 0V. In order to make the switch 'off', it is necessary to always bias the gate voltage to the positive (+) side. Therefore, circuits using such TFTs have various problems such as high current consumption and the need for a bias voltage application circuit.
상기한 문제를 해결하기 위해, 통상적으로는 스레시홀드 전압 제어가 행해진다. 이 경우, 종래에는, n채널형 TFT를 제작하는 경우라도, 채널형성영역을 구성하는 결정성 규소막에 p형 불순물, 예를 들어, 붕소를 도핑하여, 스레시홀드 전압을 정(+)측으로 시프트한다. 그 결과, TFT는 '노멀리 오프'(normally-off) 상태(게이트 전압이 0 V일 때 '오프'가 되는 상태)를 가질 수 있다. 그러나, 스레시홀드 전압 제어는, 제작공정수를 증가시키기 때문에, 제작비용의 감소를 저해하는 요소가 된다.In order to solve the above problem, the threshold voltage control is usually performed. In this case, conventionally, even when an n-channel TFT is manufactured, the crystalline silicon film constituting the channel formation region is doped with a p-type impurity, for example, boron, to bring the threshold voltage to the positive (+) side. Shift. As a result, the TFT may have a 'normally-off' state (a state that is 'off' when the gate voltage is 0 V). However, since the threshold voltage control increases the number of manufacturing steps, it becomes a factor that hinders the reduction in manufacturing cost.
본 발명의 목적은, 결정성 규소막을 이용한 TFT의 스레시홀드 전압을 정(+)측으로 시프트하여, n채널형 TFT가 '노멀리 오프' 상태를 나타내게 하는데 있다.An object of the present invention is to shift the threshold voltage of a TFT using a crystalline silicon film to the positive (+) side, so that the n-channel TFT exhibits a 'normally off' state.
본 발명의 다른 목적은, TFT의 S값을 감소시키고 이동도를 증가시키는데 있다.Another object of the present invention is to reduce the S value of the TFT and increase the mobility.
도 1은 본 발명의 실시예에서 이용되는 레이저 조사실을 나타내는 도면.1 is a view showing a laser irradiation chamber used in the embodiment of the present invention.
도 2A∼도 2F는 실시예 1 및 2에 따른 제작공정을 나타내는 도면.2A to 2F show manufacturing processes according to Examples 1 and 2;
도 3은 실시예 1 및 2에서 이용되는 레이저 어닐장치의 평면도.3 is a plan view of the laser annealing apparatus used in Examples 1 and 2. FIG.
도 4A 및 도 4B는 실시예 1에서의 분위기 및 레이저 빔 에너지밀도에 대한 스레시홀드 전압(Vth)의 의존성을 나타내는 도면.4A and 4B show the dependence of the threshold voltage V th on the atmosphere and the laser beam energy density in Example 1;
도 5A 및 도 5B는 실시예 1에서의 분위기 및 레이저 빔 에너지밀도에 대한 S값의 의존성을 나타내는 도면.5A and 5B show the dependence of the S value on the atmosphere and the laser beam energy density in Example 1;
도 6A∼도 6F는 실시예 4 및 5에 따른 제작공정을 나타내는 도면.6A to 6F show manufacturing processes according to Examples 4 and 5. FIG.
도 7A∼도 7F는 실시예 6에 따른 제작공정을 나타내는 도면.7A to 7F show a fabrication process according to Example 6. FIGS.
도 8은 실시예 3∼6에서 이용되는 연속처리장치의 평면도.8 is a plan view of a continuous processing apparatus used in Examples 3 to 6;
상기한 목적들을 달성하기 위해, 본 발명의 일 실시형태에 따르면, 절연표면을 가진 기판상에 형성된 비(非)단결정 규소막을 수소 함유 분위기에서 레이저 어닐하는 제1 공정과, 상기 비단결정 규소막상에 게이트 절연막이 되는 절연막을 형성하는 제2 공정을 포함하고, 상기 제1 공정과 제2 공정이 연속적으로 행해지는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.In order to achieve the above objects, according to one embodiment of the present invention, a first step of laser annealing a non-single crystal silicon film formed on a substrate having an insulating surface in a hydrogen-containing atmosphere, and on the non-single crystal silicon film There is provided a semiconductor device fabrication method comprising a second step of forming an insulating film to be a gate insulating film, wherein the first step and the second step are continuously performed.
상기 제작방법에서, 상기 비단결정 규소막이 상기 제1 공정과 제2공정 사이에서 대기에 노출되지 않는 것이 바람직하다.In the manufacturing method, it is preferable that the non-single crystal silicon film is not exposed to the atmosphere between the first step and the second step.
본 발명의 다른 실시형태에 따르면, 레이저 조사실, 기판 이송실 및 처리실을 가지며 그들 각각의 실(室)이 기밀(氣密)적인 연속처리장치를 준비하는 공정과, 상기 레이저 조사실 내에서, 절연표면을 가진 기판상에 형성된 비단결정 규소막을 수소 함유 분위기에서 레이저 어닐하는 공정과, 상기 기판을 상기 기판 이송실을 통해 상기 처리실로 이송하는 공정과, 상기 처리실 내에서 상기 비단결정 규소막상에 게이트 절연막이 되는 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.According to another embodiment of the present invention, there is provided a process of preparing a continuous processing apparatus having a laser irradiation chamber, a substrate transfer chamber, and a processing chamber, each chamber of which is hermetic, and an insulating surface within the laser irradiation chamber. Laser annealing a non-single crystal silicon film formed on a substrate having a hydrogen atmosphere, transferring the substrate to the processing chamber through the substrate transfer chamber, and a gate insulating film on the non-single crystal silicon film in the processing chamber. There is provided a semiconductor device fabrication method comprising the step of forming an insulating film.
상기 제작방법에서, 상기 절연막은 질화규소막이거나 또는 질화규소막을 포함하는 다층 막인 것이 바람직하다.In the production method, the insulating film is preferably a silicon nitride film or a multilayer film including a silicon nitride film.
상기 다층 막은 상기 비단결정 규소막상에 형성된 산화질화규소막과 그 산화질화규소막상에 형성된 질화규소막을 포함하는 것이 바람직하다.The multilayer film preferably includes a silicon oxynitride film formed on the non-single crystal silicon film and a silicon nitride film formed on the silicon oxynitride film.
상기 다층 막은 상기 비단결정 규소막상에 형성된 산화규소막과 그 산화규소막상에 형성된 질화규소막을 포함하는 것이 바람직하다.Preferably, the multilayer film includes a silicon oxide film formed on the non-single crystal silicon film and a silicon nitride film formed on the silicon oxide film.
상기 다층 막은 상기 비단결정 규소막의 표면을 질화하여 형성된 제1 질화규소막과 그 제1 질화규소막상에 형성된 제2 질화규소막을 포함하는 것이 바람직하다.The multilayer film preferably includes a first silicon nitride film formed by nitriding the surface of the non-single crystal silicon film and a second silicon nitride film formed on the first silicon nitride film.
본 명세서에서, "연속적"이라는 용어는, 제1 공정과 제2 공정 사이에, 제1 공정을 방금 받은 비단결정 규소막의 조성, 막질, 형태, 또는 구조를 변화시키는 공정이 없다는 것을 의미한다.As used herein, the term "continuous" means that there is no step between changing the composition, film quality, form, or structure of the non-monocrystalline silicon film that has just received the first step between the first step and the second step.
따라서, 제1 공정과 제2 공정 사이에서, 기판 이송 공정, 정렬(얼라인먼트)공정, 서냉 공정, 제2 공정에 적당한 온도로 기판을 가열하는 공정 등을 행하는 것은 본 명세서에서 사용된 "연속적"이라는 용어의 범위 내에 있다.Therefore, performing the substrate transfer process, the alignment (alignment) process, the slow cooling process, the process of heating the substrate to a temperature suitable for the second process, and the like between the first process and the second process is referred to as "continuous" as used herein. Is within the scope of the term.
그러나, 제1 공정과 제2 공정 사이에서, 막질을 변화시키는 특정 분위기(예를 들어, 산화 분위기)에 비단결정 규소막을 노출시키는 공정, 비단결정 규소막의 막질을 의도적으로 변화시키는 가열 공정(예를 들어, 수소 제거를 위한 가열 공정, 또는 산화 분위기에서 행해지는 가열 공정 등), 이온 도핑 공정, 성막 공정, 에칭 공정, 플라즈마 처리 공정, 도포막 형성 공정 등을 행하는 것은 본 명세서에서 사용된 "연속적"이라는 용어의 범위에서 벗어나는 것이다.However, between the first step and the second step, a step of exposing the non-single crystal silicon film to a specific atmosphere (e.g., an oxidizing atmosphere) in which the film quality is changed, and a heating step intentionally changing the film quality of the non-single crystal silicon film (e.g., For example, a heating step for removing hydrogen, or a heating step performed in an oxidizing atmosphere, etc.), an ion doping step, a film forming step, an etching step, a plasma treatment step, a coating film forming step, or the like, is used as the "continuous" as used herein. It is beyond the scope of the term.
본 발명에서, 레이저 어닐에 의해 비단결정 규소막을 결정화하거나 또는 결정성을 개선시키는데 있어서는, 수소 함유 분위기에서 비단결정 규소막에 레이저 광을 조사한다.In the present invention, in order to crystallize or improve the crystallinity of the non-single crystal silicon film by laser annealing, the laser light is irradiated to the non-single crystal silicon film in a hydrogen containing atmosphere.
수소 함유 분위기에서 비단결정 규소막을 레이저 어닐하여 얻어진 결정성 규소막을 이용하여 형성된 TFT에서는, n채널형 TFT와 p채널형 TFT 모두의 경우, 스레시홀드 전압이 2∼4 V 정도 정(+)측으로 시프트하고, 전류 상승 전압은 대략 0 V 또는 그 이상이 된다. 이들 현상의 이유는 알려져 있지 않다.In a TFT formed using a crystalline silicon film obtained by laser annealing a non-single crystal silicon film in a hydrogen-containing atmosphere, in the case of both the n-channel TFT and the p-channel TFT, the threshold voltage is about 2 to 4 V toward the positive (+) side. Shift, and the current rising voltage becomes approximately 0 V or more. The reason for these phenomena is unknown.
따라서, 붕소 도핑에 의해 스레시홀드 전압을 제어하는 종래의 공정이 제거될 수 있다.Thus, the conventional process of controlling the threshold voltage by boron doping can be eliminated.
레이저 어닐 공정의 분위기의 수소 농도가 증가할 수록 스레시홀드 전압의 정(+)측으로의 시프트가 더 커지는 경향이 있다. 따라서, 그 분위기의 수소 농도에 의해 스레시홀드 전압 시프트의 정도를 제어하는 것이 가능하다.As the hydrogen concentration in the atmosphere of the laser annealing process increases, the shift of the threshold voltage to the positive side tends to be larger. Therefore, it is possible to control the degree of the threshold voltage shift by the hydrogen concentration of the atmosphere.
이렇게 하여, 스레시홀드 전압 제어가 새로운 공정을 도입하지 않고 TFT 제작공정에서 행해질 수 있다. 따라서, 붕소 도핑에 의한 종래의 스레시홀드 전압 제어와 비교하여, TFT 제작공정이 간략화될 수 있고, 제작비용이 감소될 수 있다.In this way, the threshold voltage control can be performed in the TFT fabrication process without introducing a new process. Therefore, compared with the conventional threshold voltage control by boron doping, the TFT fabrication process can be simplified and the fabrication cost can be reduced.
또한, 수소 함유 분위기에서의 레이저 어닐에 의해 스레시홀드 전압이 시프트될지라도, S값(V/decade)으로 나타내어지는 TFT의 전류-전압 특성의 전류 상승상태는 거의 변화가 없는 것을 나타낸다. 즉, 스레시홀드 전압의 시프트가 S값을 거의 증가시키지 않는다(전압 상승이 나쁘게 되는 일이 거의 없다). 즉, 스레시홀드 전압 시프트가 TFT의 스위칭 시의 전류 상승을 나쁘게 하지 않는다.Further, even when the threshold voltage is shifted by laser annealing in a hydrogen containing atmosphere, the current rising state of the current-voltage characteristic of the TFT represented by the S value (V / decade) shows little change. That is, the shift of the threshold voltage hardly increases the S value (the voltage rise hardly becomes bad). In other words, the threshold voltage shift does not deteriorate the current rise during the switching of the TFTs.
따라서, 수소 함유 분위기에서 레이저 어닐을 행함으로써, 비단결정 규소막이 결정화되거나 결정성이 개선될 수 있는 것은 물론, 얻어진 결정성 규소막을 이용하여 형성된 TFT의 스레시홀드 전압이 S값을 증가시킴 없이 정(+)측으로 시프트될 수 있다. 따라서, 스위칭시의 전류 상승이 좋게 되어, '노멀리 오프' 상태를 나타내는 TFT가 제작공정수의 증가 없이 얻어질 수 있다.Therefore, by performing laser annealing in a hydrogen containing atmosphere, the non-single crystal silicon film can be crystallized or the crystallinity can be improved, and the threshold voltage of the TFT formed by using the obtained crystalline silicon film can be defined without increasing the S value. Can be shifted to the (+) side. Therefore, the current rise at the time of switching becomes good, and a TFT exhibiting a 'normally off' state can be obtained without increasing the number of manufacturing steps.
또한, 수소 함유 분위기에서의 레이저 어닐이 제1 공정으로서 이용되고, 비단결정 규소막상에 게이트 절연막이 되는 절연막을 형성하는 공정이 제2 공정으로서 이용된다. 제1 공정과 제2 공정을 연속적으로 행함으로써, 제1 공정 후에 비단결정 규소막에 거의 변화가 일어나지 않는 상태에서, 게이트 절연막이 되는 절연막이 형성될 수 있다.In addition, laser annealing in a hydrogen containing atmosphere is used as a 1st process, and the process of forming the insulating film used as a gate insulating film on a non-single-crystal silicon film is used as a 2nd process. By continuously performing the first step and the second step, an insulating film serving as a gate insulating film can be formed in a state where almost no change occurs in the non-single crystal silicon film after the first step.
따라서, 수소 함유 분위기에서의 레이저 어닐중에 비단결정 규소막에 도입되어 규소의 댕글링 결합(dangling bond)을 중화 또는 보상하는 수소의 제거가 매우 낮은 수준으로 감소될 수 있어, 수소가 규소막의 채널형성영역내에 더욱 효과적으로 가두어질 수 있다.Therefore, the removal of hydrogen which is introduced into the non-single crystal silicon film during laser annealing in a hydrogen containing atmosphere to neutralize or compensate for dangling bonds of silicon can be reduced to a very low level, so that hydrogen is formed in the channel of the silicon film. It can be trapped more effectively within the area.
그 결과, 정(+)측으로의 스레시홀드 전압 시프트가 증가된다. 또한, 채널형성영역내의 댕글링 결합의 수가 감소되기 때문에, 이동도가 증가된다.As a result, the threshold voltage shift to the positive side is increased. In addition, since the number of dangling bonds in the channel forming region is reduced, mobility is increased.
또한, 채널형성영역과 게이트 절연막 사이의 경계가 S값을 감소시키는 우수한 특성을 가진다.In addition, the boundary between the channel formation region and the gate insulating film has excellent characteristics of decreasing the S value.
그 외에도, 제1 공정 후에 비단결정 규소막을 대기에 노출시키지 않게 하는 것은 비단결정 규소막상에의 산화막 형성과 불순물의 부착을 방지하는데 효과적이다.In addition, preventing the non-single-crystal silicon film from being exposed to the atmosphere after the first step is effective in preventing the formation of an oxide film and the adhesion of impurities on the non-single-crystal silicon film.
그 결과, 트랩을 발생시키는 요소인 산화막 및 불순물 및 산화물이 그 경계에 형성되는 정도가 감소될 수 있어, S값의 감소 및 이동도의 증가가 얻어질 수 있으며, 불순물 이온에 의해 야기되는 스레시홀드 전압 불안정의 발생 가능성이 감소될 수 있다.As a result, the degree of formation of the oxide film and the impurities and the oxides that form the trap at the boundary can be reduced, so that a decrease in the S value and an increase in mobility can be obtained, and the threshold caused by the impurity ions can be obtained. The likelihood of the hold voltage instability can be reduced.
비단결정 반도체막을 대기에 노출시키지 않고 제1 공정과 제2 공정을 연속적으로 행하기 위해서는, 레이저 어닐을 행하기 위한 체임버와 절연막을 형성하기 위한 체임버가 기밀(氣密)적인 기판 이송실을 통해 서로에 연결되어 있는 멀티체임버형 연속처리장치를 이용하는 것이 효과적이다.In order to continuously perform the first process and the second process without exposing the non-single crystal semiconductor film to the atmosphere, a chamber for laser annealing and a chamber for forming an insulating film are connected to each other through an airtight substrate transfer chamber. It is effective to use a multichamber type continuous processing apparatus connected to the system.
또한, 수소 감금효과를 향상시키기 때문에, 게이트 절연막으로서, 비단결정막상의 질화규소막을 포함하는 다층 막을 형성하는 것이 효과적이다.Further, in order to improve the hydrogen confinement effect, it is effective to form a multilayer film including a silicon nitride film on a non-single crystal film as the gate insulating film.
질화규소막이 산화규소막 또는 산화질화규소막, 또는 비단결정 반도체막의 표면을 질화하여 얻어진 질화규소막상에 형성되도록, 질화규소막을 포함하는 다층막이 형성되는 것이 바람직하다.It is preferable that a multilayer film including a silicon nitride film is formed so that the silicon nitride film is formed on the silicon nitride film obtained by nitriding the surface of the silicon oxide film, the silicon oxynitride film, or the non-single crystal semiconductor film.
절연막은 질화규소막만으로 구성될 수도 있다. 그러나, 이 경우, 얻어진 박막트랜지스터의 스레시홀드 전압이 다층 막을 이용한 경우에 비하여 온도 변화에 대하여 덜 안정적이다.The insulating film may be composed of only a silicon nitride film. However, in this case, the threshold voltage of the obtained thin film transistor is less stable against temperature change than when the multilayer film is used.
수소 함유 분위기에서 레이저 어닐을 행하기 위해서는, 분위기를 제어할 수 있는 레이저 조사실 내에서 비단결정 규소막에 대하여 레이저 어닐을 행하고, 레이저 조사실에 적어도 수소를 공급하기 위한 수단을 구비한 레이저 어닐장치가 사용된다.In order to perform laser annealing in a hydrogen containing atmosphere, the laser annealing apparatus provided with the means for performing laser annealing to a non-single-crystal silicon film in a laser irradiation chamber which can control an atmosphere, and supplying at least hydrogen to a laser irradiation chamber is used. do.
수소 함유 분위기는 수소와 공기 또는 질소, 헬륨, 아르곤과 같은 불활성 가스의 혼합 가스인 것이 바람직하다.The hydrogen-containing atmosphere is preferably a mixed gas of hydrogen and air or an inert gas such as nitrogen, helium or argon.
수소 함유 분위기는 대기압에서 1 ppm 이상으로 수소를 함유하는 것이 바람직하다. 또한, 수소 함량은 0.1% 이상인 것이 바람직하고, 가장 바람직하게는, 1% 이상이다.The hydrogen-containing atmosphere preferably contains hydrogen at 1 ppm or more at atmospheric pressure. In addition, the hydrogen content is preferably at least 0.1%, most preferably at least 1%.
특히, 수소 함유 분위기를 구성하는 수소와 불활성 가스 각각의 순도가 99.9%(3자리수) 이상, 99.99999%(7자리수) 이하인 것이 바람직하다. 이 범위내의 순도를 가지는 가스로 구성된 분위기를 이용함으로써, 막질과 TFT 특성이 안정적인 결정성 규소막을 생산하는 것이 가능하다. 분위기를 구성하는 수소와 불활성 가스의 순도가 3자리수보다 낮으면, 막질과 TFT 특성이 분위기내 탄소, 물, 탄화수소와 같은 불순물로 인해 불안정하게 될 수 있다. 한편, 순도가 7자리수보다 높을지라도, 비용 증가로 인해, 현저한 개선이 보이지 않는다. 이것이, 7자리수 보다 높은 순도가 바람직하지 않은 이유이다.In particular, it is preferable that the purity of each of the hydrogen and the inert gas constituting the hydrogen-containing atmosphere is not less than 99.9% (three digits) and not more than 99.99999% (seven digits). By using an atmosphere composed of a gas having a purity within this range, it is possible to produce a crystalline silicon film with stable film quality and TFT characteristics. If the purity of hydrogen and inert gas constituting the atmosphere is lower than three digits, the film quality and TFT characteristics may become unstable due to impurities such as carbon, water, and hydrocarbons in the atmosphere. On the other hand, even if the purity is higher than seven digits, due to the increase in cost, no significant improvement is seen. This is why purity higher than 7 digits is undesirable.
레이저 어닐은 대기압에서 행해질 수 있다. 그러나, 레이저 어닐이 대기압 보다 낮은 압력, 특히, 0.01∼700 토르(Torr)에서 행해지는 것이 바람직하다. 그 이유는, 펄스 레이저 빔을 여러번 조사하는 것으로 인해 결정성 규소막의 상면 또는 전체 막의 거칠음 정도가 낮추어질 수 있기 때문이다. 즉, 펄스 레이저 빔에 대한 저항성이 향상되어, 얻어진 막의 거칠음 정도가 낮다. 레이저 어닐시의 압력이 700 토르보다 높으면, 얻어진 막의 거칠음 정도가 실제로는 대기압의 경우와 같다.한편, 압력이 0.01 토르보다 낮으면, 수소 함유 분위기의 사용에 의한 스레시홀드 전압 시프트가 거의 일어나지 않는다.Laser annealing can be done at atmospheric pressure. However, it is preferred that the laser annealing be carried out at a pressure lower than atmospheric pressure, in particular 0.01 to 700 Torr. The reason is that the roughness of the upper surface of the crystalline silicon film or the entire film can be lowered by irradiating the pulsed laser beam several times. That is, the resistance to the pulsed laser beam is improved, and the roughness of the obtained film is low. If the pressure at the time of laser annealing is higher than 700 Torr, the roughness of the obtained film is actually the same as that of atmospheric pressure. On the other hand, if the pressure is lower than 0.01 Torr, the threshold voltage shift by the use of hydrogen-containing atmosphere hardly occurs. .
피조사면상에서의 단면 형상이 스폿형 또는 선형인 레이저 빔으로 피조사면이 주사되는 것이 바람직하다. 또한, 레이저 빔 광원으로서 펄스형 레이저가 사용되는 것이 바람직하다.The irradiated surface is preferably scanned with a laser beam whose cross-sectional shape on the irradiated surface is spot or linear. It is also preferable that a pulsed laser is used as the laser beam light source.
[실시예 1]Example 1
이 실시예는 수소 분위기에서 레이저 어닐 공정을 실시하는 것에 관한 것이다.This embodiment relates to carrying out a laser annealing process in a hydrogen atmosphere.
도 2A∼도 2F는 이 실시예에 따른 제작공정을 나타낸다. 먼저, 127 mm 평방의 코닝 1737 기판(201)상에 하지막(下地膜)으로서 두께 2000 Å의 산화규소막(202)을 플라즈마 CVD법에 의해 형성한다. 그 직후, 그 위에 두께 500 Å의 비정질 규소막을 플라즈마 CVD법에 의해 형성한다.2A-2F show the fabrication process according to this embodiment. First, a silicon oxide film 202 having a thickness of 2000 GPa is formed on the 127 mm square Corning 1737 substrate 201 by a plasma CVD method as a base film. Immediately thereafter, an amorphous silicon film having a thickness of 500 GPa is formed thereon by the plasma CVD method.
다음에, 스핀 코팅법에 의해 비정질 규소막에 10 ppm의 니켈초산염 수용액을 도포함으로써 니켈초산염 층을 형성한다. 그 니켈초산염 수용액에 계면활성제를 첨가하는 것이 바람직하다. 니켈초산염 층이 매우 얇기 때문에 반드시 막 형태를 취하지 않을지라도, 이 사실이 후의 공정에서 어떤 문제를 야기하지 않는다.Next, a nickel acetate layer is formed by applying an aqueous 10 ppm nickel acetate solution to the amorphous silicon film by spin coating. It is preferable to add surfactant to this nickel acetate aqueous solution. Although the nickel acetate layer is very thin and does not necessarily take the form of a film, this fact does not cause any problem in subsequent processes.
다음에, 각각의 막이 상기한 방식으로 적층된 기판(201)에 대하여 600℃, 4시간의 열 어닐을 행한다. 그리하여, 비정질 규소막이 결정화되어, 결정성 규소막(203)을 형성한다.(도 2A)Next, a thermal annealing is performed at 600 DEG C for 4 hours to the substrate 201 in which each film is laminated in the above manner. Thus, the amorphous silicon film is crystallized to form the crystalline silicon film 203. (FIG. 2A)
어닐 과정중에, 촉매원소인 니켈이 결정성장의 핵으로 작용하여 결정화를 촉진시킨다. 600℃의 저온 및 4시간의 짧은 시간에 결정화가 실시될 수 있다는 것은 니켈의 기능 때문이다. 상세한 것은 일본국 공개특허공고 평6-244104로 공보에 기재되어 있다.During the annealing process, nickel, the catalytic element, acts as a nucleus of crystal growth to promote crystallization. It is because of the function of nickel that crystallization can be carried out at a low temperature of 600 ° C. and a short time of 4 hours. Details are described in Japanese Unexamined Patent Publication No. Hei 6-244104.
그 촉매원소의 농도는 1x 1015∼1x 1019원자/㎤인 것이 바람직하다. 그 농도가 1x 1019원자/㎤보다 높으면, 결정성 규소막에 금속적 성질이 나타난다. 즉, 반도체로서의 특성이 소멸한다. 본 실시예에서, 결정성 규소막중의 촉매원소의 농도는, 2차 이온 질량 분석법(SIMS)에 의해 분석 및 측정된 막중의 최소값으로, 1x 1017∼5x 1018원자/㎤ 이다.The concentration of the catalyst element is preferably 1x10 15 to 1x10 19 atoms / cm 3. If the concentration is higher than 1 × 10 19 atoms / cm 3, metallic properties appear in the crystalline silicon film. That is, the characteristics as a semiconductor disappear. In this embodiment, the concentration of the catalytic element in the crystalline silicon film is 1x10 17 to 5x10 18 atoms / cm 3 as the minimum value in the film analyzed and measured by secondary ion mass spectrometry (SIMS).
얻어진 결정성 규소막(203)의 결정성을 높이기 위해, 엑시머 레이저를 사용하여 레이저 어닐을 행한다.In order to raise the crystallinity of the obtained crystalline silicon film 203, laser annealing is performed using an excimer laser.
도 1은 본 실시예에서 이용되는 레이저 조사실의 측단면도이고, 도 3은 본 실시예에서 이용되는 멀티체임버형 레이저 어닐장치의 평면도이다. 도 1은 도 3의 A-A'선을 따라 취한 단면도이다.Fig. 1 is a side sectional view of a laser irradiation chamber used in this embodiment, and Fig. 3 is a plan view of a multi-chamber type laser annealing apparatus used in this embodiment. 1 is a cross-sectional view taken along the line AA ′ of FIG. 3.
도 1을 참조하면, 레이저 조사실(101)에서는, 펄스 레이저 빔이 레이저 발진기(102)로부터 방출되고, 광학계(112)에 의해 선형 단면 형태로 가공된다. 그 다음, 그 펄스 레이저 빔이 거울(103)에 의해 반사되고, 최종적으로 석영창(104)을 통해 피처리 기판(105)에 조사된다.Referring to FIG. 1, in the laser irradiation chamber 101, a pulsed laser beam is emitted from the laser oscillator 102 and processed into a linear cross-sectional shape by the optical system 112. The pulsed laser beam is then reflected by the mirror 103 and finally irradiated to the substrate 105 through the quartz window 104.
본 실시예에서, 레이저 발진기(102)는 XcCl 엑시머 레이저(파장: 308 nm)이다. KrF 엑시머 레이저(파장: 248 nm)도 사용될 수 있다.In this embodiment, the laser oscillator 102 is an XcCl excimer laser (wavelength: 308 nm). KrF excimer laser (wavelength: 248 nm) can also be used.
피처리 기판(105)은 베이스(106)상에 설치된 스테이지(111)상에 배치되고, 그 베이스(106)내에 설치된 히터에 의해 소정 온도(100℃∼700℃)로 유지된다.The substrate to be processed 105 is disposed on the stage 111 provided on the base 106, and is maintained at a predetermined temperature (100 ° C. to 700 ° C.) by a heater provided in the base 106.
베이스(106)는 기판(105)의 상면이 레이저 빔으로 조사 및 주사되도록 이동기구(107)에 의해 선형 레이저 빔의 길이방향에 수직방향으로 이동된다.The base 106 is moved in a direction perpendicular to the longitudinal direction of the linear laser beam by the moving mechanism 107 so that the upper surface of the substrate 105 is irradiated and scanned with the laser beam.
분위기를 제어할 수 있는 레이저 조사실(101)은 감압수단(배기수단)으로서 진공 펌프(108)를 가지고 있다. 레이저 조사실(101)은 또한, 가스 공급수단으로서, 밸브를 통해 수소 실린더에 연결된 가스 공급관(109)과, 밸브를 통해 질소 또는 어떤 다른 가스의 실린더에 연결된 가스 공급관(110)을 가지고 있다.The laser irradiation chamber 101 capable of controlling the atmosphere has a vacuum pump 108 as a decompression means (exhaust means). The laser irradiation chamber 101 also has, as a gas supply means, a gas supply pipe 109 connected to a hydrogen cylinder through a valve, and a gas supply pipe 110 connected to a cylinder of nitrogen or some other gas through the valve.
도 3에 도시된 바와 같이, 도 1의 레이저 조사실(101)은 게이트 밸브(301)를 통해 기판 이송실(302)에 연결되어 있다.As shown in FIG. 3, the laser irradiation chamber 101 of FIG. 1 is connected to the substrate transfer chamber 302 through a gate valve 301.
이하, 도 3을 참조하여 레이저 조사장치에 관하여 설명한다. 다수, 예를 들어, 20매의 피처리 기판(105)을 수용하는 카세트(312)가 반입/반출실(306)내에 배치된다. 로봇 암(305)에 의해 카세트(312)로부터 정렬실(303)로 기판이 1매씩 이송된다.Hereinafter, a laser irradiation apparatus will be described with reference to FIG. 3. A cassette 312 containing a plurality of, for example, 20 substrates 105 to be processed is disposed in the loading / exporting chamber 306. The substrates are transferred one by one from the cassette 312 to the alignment chamber 303 by the robot arm 305.
정렬실(303)은 기판(105)과 로봇 암(305) 사이의 위치 관계를 수정하기 위한 정렬기구를 구비하고 있다. 정렬실(303)은 게이트 밸브(307)를 통해 반입/반출실(306)에 연결되어 있다.The alignment chamber 303 is provided with an alignment mechanism for correcting the positional relationship between the substrate 105 and the robot arm 305. The alignment chamber 303 is connected to the loading / unloading chamber 306 through the gate valve 307.
예비가열실(308)에서는, 레이저 조사실(101)에서 기판을 가열하는데 걸리는 시간을 단축시켜 처리량(스루풋)을 증가시키기 위해, 레이저 어닐될 기판이 소정의 온도로 예비가열된다.In the preheating chamber 308, the substrate to be laser annealed is preheated to a predetermined temperature in order to shorten the time taken to heat the substrate in the laser irradiation chamber 101 and increase the throughput (throughput).
예비가열실(308)의 내부는 히터들에 의해 둘러싸인 석영 실린더로 구성되어 있다. 예비가열실(308)은, 다수의 기판을 수용할 수 있는 서셉터(susceptor)를 가지고 석영으로 만들어진 기판 홀더를 구비하고 있다. 이 기판 홀더는 엘리베이터에 의해 상하로 이동될 수 있다. 기판은 상기 히터들에 의해 가열된다. 예비가열실(308)은 게이트 밸브(309)를 통해 기판 이송실(302)에 연결되어 있다.The interior of the preheating chamber 308 consists of a quartz cylinder surrounded by heaters. The preheating chamber 308 has a substrate holder made of quartz with a susceptor capable of accommodating a plurality of substrates. This substrate holder can be moved up and down by an elevator. The substrate is heated by the heaters. The preheating chamber 308 is connected to the substrate transfer chamber 302 via a gate valve 309.
예비가열실(308)에서 소정 시간 예비가열된 기판은 로봇 암(305)에 의해 기판 이송실(302)로 복귀된 다음, 정렬실(303)에서 정렬되고, 로봇 암(305)에 의해 레이저 조사실(101)로 이송된다.The substrate preheated for a predetermined time in the preheating chamber 308 is returned to the substrate transfer chamber 302 by the robot arm 305, and then aligned in the alignment chamber 303, and the laser irradiation chamber by the robot arm 305. Is transferred to 101.
레이저 광 조사를 받은 후에, 기판(105)은 로봇 암(305)에 의해 기판 이송실(302)로 복귀된 다음, 서냉실(310)로 이송된다.After receiving the laser light irradiation, the substrate 105 is returned to the substrate transfer chamber 302 by the robot arm 305 and then transferred to the slow cooling chamber 310.
서냉실(310)은 게이트 밸브(311)를 통해 기판 이송실(302)에 연결되어 있다. 이 서냉실(310)에서, 석영 스테이지상에 배치된 기판(105)이 램프 및 반사판으로부터 입사하는 적외광으로 조사되면서 서냉된다.The slow cooling chamber 310 is connected to the substrate transfer chamber 302 through a gate valve 311. In this slow cooling chamber 310, the substrate 105 disposed on the quartz stage is slowly cooled while being irradiated with infrared light incident from the lamp and the reflecting plate.
서냉 후에, 기판(105)은 로봇 암(305)에 의해 반입/반출실(306)로 이송되고, 카세트(312)내에 저장된다.After slow cooling, the substrate 105 is transferred to the loading / unloading chamber 306 by the robot arm 305 and stored in the cassette 312.
그리하여, 1매의 기판에 대한 레이저 어닐 동작이 완료된다. 위의 공정들을 반복함으로써 다수의 기판이 하나씩 연속적으로 처리될 수 있다.Thus, the laser annealing operation for one substrate is completed. By repeating the above processes, multiple substrates can be processed sequentially one by one.
다음에, 도 1 및 도 3의 장치를 이용한 레이저 어닐 공정에 대하여 설명한다. 먼저, 피처리 기판(105)(즉, 결정성 규소막(203)을 가진 기판(201))을 HF 수용액 또는 HF 및 H2O2수용액으로 세정하여 자연산화막을 제거한다. 그 다음, 기판(105)을 카세트(312)내에 셋트한 다음, 그 카세트를 반입/반출실(306)내에 배치한다.Next, a laser annealing process using the apparatus of FIGS. 1 and 3 will be described. First, the substrate 105 (that is, the substrate 201 having the crystalline silicon film 203) is washed with an aqueous HF solution or an aqueous HF and H 2 O 2 solution to remove the native oxide film. Then, the substrate 105 is set in the cassette 312, and then the cassette is placed in the loading / unloading chamber 306.
도 3을 참조하면, 본 실시예에서는, 정렬된 기판(105)이, 예비가열실(308)내에서의 공기에의 노출로 인한 산화를 방지하기 위해, 예비가열실(308)로 이송하지 않고 레이저 조사실(101)로 직접 이송된다. 그러나, 기판의 상면이 산화되지 않을 정도로 예비가열실(308)에서 기판(105)을 가열하는 것이 효과적이다. 예비가열실에서의 가열은 질소 분위기와 같은 비산화성 분위기 중에서 행해질 수 있다.Referring to FIG. 3, in this embodiment, the aligned substrate 105 is not transferred to the preheating chamber 308 to prevent oxidation due to exposure to air in the preheating chamber 308. It is directly transferred to the laser irradiation chamber 101. However, it is effective to heat the substrate 105 in the preheating chamber 308 so that the upper surface of the substrate is not oxidized. Heating in the preheating chamber can be done in a non-oxidizing atmosphere such as a nitrogen atmosphere.
레이저 조사실(101)이 진공 펌프(108)에 의해 배기된 후에, 3%의 수소와 97%의 질소로 이루어진 분위기를 제공하도록, 각각의 가스 공급관(109, 110)으로부터 수소와 질소가 레이저 조사실(101)내에 도입된다. 본 실시예에서는, 레이저 조사실내에 도입된 수소와 질소 각각의 순도는 99.99999%(7자리수)이다. 압력은 대기압으로 유지된다.After the laser irradiation chamber 101 has been evacuated by the vacuum pump 108, hydrogen and nitrogen are discharged from the respective gas supply pipes 109 and 110 to provide an atmosphere composed of 3% hydrogen and 97% nitrogen. 101). In this embodiment, the purity of each of hydrogen and nitrogen introduced into the laser irradiation chamber is 99.99999% (7 digits). The pressure is maintained at atmospheric pressure.
레이저 조사실(101)로 이송되고 스테이지(111)상에 배치된 기판(105)이 베이스(106)에 설치된 히터에 의해 200℃로 가열된다.The substrate 105, which is transferred to the laser irradiation chamber 101 and disposed on the stage 111, is heated to 200 ° C. by a heater provided in the base 106.
도 1을 참조하면, 기판(105)에 조사될 선형 레이저 빔은 폭이 0.34 mm이고 길이가 135 mm이다. 피조사면에서의 레이저 빔의 에너지 밀도는 100∼500 mJ/㎠, 예를 들어, 260 mJ/㎠이다. 2.5 mm/s의 속도로 베이스(106)를 일 방향으로 이동시킴으로써 기판(105)이 선형 레이저 빔으로 주사된다. 레이저 발진 주파수는 200 Hz로 설정된다. 기판(105)의 일 지점이 레이저 빔으로 10∼50 쇼트(shot) 조사된다.Referring to FIG. 1, the linear laser beam to be irradiated onto the substrate 105 is 0.34 mm wide and 135 mm long. The energy density of the laser beam at the irradiated surface is 100 to 500 mJ / cm 2, for example, 260 mJ / cm 2. The substrate 105 is scanned with a linear laser beam by moving the base 106 in one direction at a speed of 2.5 mm / s. The laser oscillation frequency is set to 200 Hz. One point of the substrate 105 is irradiated with 10 to 50 shots with a laser beam.
상기한 방식으로 결정성 규소막(203)이 레이저 어닐되어, 그의 결정성이 개선된다.(도 2B)In this manner, the crystalline silicon film 203 is laser annealed, and its crystallinity is improved. (FIG. 2B).
수소 함유 분위기에서의 레이저 어닐은 대기압이 아니고 낮은 압력, 즉, 0.01∼700 토르의 압력에서 행해질 수 있다. 그러한 낮은 압력에서 레이저 어닐을 행함으로써, 어닐된 결정성 규소막의 표면 및 전체 막의 거칠음 정도가 감소될 수 있다.Laser annealing in a hydrogen containing atmosphere can be carried out at a low pressure, ie from 0.01 to 700 Torr, not at atmospheric pressure. By performing laser annealing at such a low pressure, the roughness of the surface of the annealed crystalline silicon film and the entire film can be reduced.
그 후, 기판(105)이 서냉실(310)로 이송되어 서냉된 후, 기판(105)이 반입/반출실(306)의 카세트(312)내에 저장된 다음, 그 카세트가 레이저 어닐실로부터 꺼내어진다.Thereafter, after the substrate 105 is transferred to the slow cooling chamber 310 and slowly cooled, the substrate 105 is stored in the cassette 312 of the loading / exporting chamber 306, and then the cassette is taken out of the laser anneal chamber. .
다음에, 이렇게 하여 형성된 결정성 규소막(203)을 이용하여 TFT를 제작한다. 먼저, 결정성 규소막(203)을 에칭하여 섬모양 영역(205)을 형성한다.Next, a TFT is manufactured using the crystalline silicon film 203 thus formed. First, the crystalline silicon film 203 is etched to form island-like regions 205.
그 다음, 산소 및 TEOS를 원료가스로 한 플라즈마 CVD법에 의해 게이트 절연막(206)으로서 두께 1200 Å의 산화규소막을 형성한다. 이 성막중에, 기판 온도는 250℃∼380℃, 예를 들어, 300℃로 유지된다.Next, a silicon oxide film having a thickness of 1200 Å is formed as the gate insulating film 206 by the plasma CVD method using oxygen and TEOS as the raw material gases. During this film formation, the substrate temperature is maintained at 250 ° C to 380 ° C, for example, 300 ° C.
그 다음, 게이트 전극을 형성한다. 즉, 스퍼터링법에 의해 알루미늄막을 3000∼8000 Å, 예를 들어, 6000 Å의 두께로 퇴적한다. 그 알루미늄막에 규소가 0.1%∼2% 첨가될 수도 있다. 그리고, 알루미늄막을 패터닝하여 게이트 전극(207)을 형성한다.(도 2C)Next, a gate electrode is formed. In other words, the aluminum film is deposited to a thickness of 3000 to 8000 Pa, for example, 6000 Pa by the sputtering method. 0.1% to 2% of silicon may be added to the aluminum film. Then, the aluminum film is patterned to form the gate electrode 207 (FIG. 2C).
다음에, 불순물을 도입한다. n채널형 TFT를 형성하는 경우, 게이트전극(207)을 마스크로 하여 이온 도핑법에 의해 섬모양 영역(205)에 인 이온을 주입한다. 도핑 가스로서 포스핀(PH3)이 사용된다. 가속전압은 10∼90 kV, 예를 들어, 80 kV로 하고, 도즈량은 1x 1014∼5x 1015원자/㎠, 예를 들어, 1x 1015원자/㎠으로 한다. 기판 온도는 실온으로 유지된다. 그 결과, 채널형성영역(210)과 n형 불순물영역, 즉, 소스(208) 및 드레인(209)이 형성된다.Next, impurities are introduced. In the case of forming the n-channel TFT, phosphorus ions are implanted into the island-like region 205 by the ion doping method using the gate electrode 207 as a mask. Phosphine (PH 3 ) is used as the doping gas. The acceleration voltage is 10 to 90 kV, for example, 80 kV, and the dose is 1x10 14 to 5x 10 15 atoms / cm 2, for example, 1x 10 15 atoms / cm 2. The substrate temperature is maintained at room temperature. As a result, the channel forming region 210 and the n-type impurity region, that is, the source 208 and the drain 209 are formed.
p채널형 TFT를 형성하는 경우에는, 게이트 전극(207)을 마스크로 하여 이온 도핑법에 의해 섬모양 영역(205)에 붕소 이온을 주입한다. 도핑 가스로서, 수소에 의해 1%∼10%, 예를 들어, 5%로 희석된 디보란(B2H6)이 사용된다. 가속전압은 60∼90 kV, 예를 들어, 65 kV로 하고, 도즈량은 2x 1015∼5x 1015원자/㎠, 예를 들어, 3x 1015원자/㎠으로 한다. 기판 온도는 실온으로 유지된다. 그 결과, 채널형성영역(210) 및 p형 불순물영역, 즉, 소스(208) 및 드레인(209)이 형성된다.(도 2D)In the case of forming the p-channel TFT, boron ions are implanted into the island-like region 205 by the ion doping method using the gate electrode 207 as a mask. As the doping gas, diborane (B 2 H 6 ) diluted to 1% to 10%, for example 5%, with hydrogen is used. The acceleration voltage is 60 to 90 kV, for example, 65 kV, and the dose is 2x10 15 to 5x 10 15 atoms / cm 2, for example, 3x 10 15 atoms / cm 2. The substrate temperature is maintained at room temperature. As a result, the channel forming region 210 and the p-type impurity region, that is, the source 208 and the drain 209 are formed. (FIG. 2D).
다음으로, 도핑된 불순물을 활성화하기 위해, 도 3의 레이저 어닐장치를 다시 사용하여 선형 레이저 빔으로 레이저 어닐을 행한다. 레이저 조사실(101)내의 분위기는 대기압으로 한다. 피조사면에서의 레이저 빔의 에너지 밀도는 100∼350 mJ/㎠, 예를 들어, 160 mJ/㎠으로 한다. 기판의 한 지점이 레이저 빔으로 20∼40 쇼트 조사되도록, 기판이 선형 레이저 빔으로 주사된다. 기판 온도는 200℃로 설정된다. 레이저 광 조사 후에, 질소 분위기에서 450℃로 2시간 열 어닐을 행한다.(도 2E)Next, in order to activate the doped impurities, laser annealing is performed with the linear laser beam again using the laser annealing apparatus of FIG. The atmosphere in the laser irradiation chamber 101 is made into atmospheric pressure. The energy density of the laser beam at the irradiated surface is 100 to 350 mJ / cm 2, for example, 160 mJ / cm 2. The substrate is scanned with a linear laser beam so that one point of the substrate is 20-40 shot irradiated with the laser beam. The substrate temperature is set at 200 ° C. After laser light irradiation, heat annealing is performed at 450 degreeC for 2 hours in nitrogen atmosphere. (FIG. 2E)
이어서, 층간절연막(211)으로서 두께 6000 Å의 산화규소막을 플라즈마 CVD법에 의해 형성한다. 그 다음, 에칭에 의해 층간절연막(211)을 관통하여 콘택트 홀을 형성한다. 그리고, 티탄 및 알루미늄의 다층 막과 같은 금속막을 형성하고 에칭하여 콘택트 홀을 통해 소스 전극/배선(212) 및 드레인 전극/배선(213)을 형성한다.Subsequently, a silicon oxide film having a thickness of 6000 Å is formed as the interlayer insulating film 211 by plasma CVD. Then, a contact hole is formed through the interlayer insulating film 211 by etching. Then, a metal film such as a multilayer film of titanium and aluminum is formed and etched to form a source electrode / wiring 212 and a drain electrode / wiring 213 through the contact hole.
마지막으로, 1기압의 수소 분위기에서 200∼350℃로 열 어닐을 행한다.Finally, thermal annealing is performed at 200 to 350 ° C. in a hydrogen atmosphere of 1 atm.
이렇게 하여, 다수의 n채널형 TFT 또는 p채널형 TFT가 형성된다. 얻어진 TFT의 이동도는 70∼12 ㎠/Vs(n채널형) 및 60∼90 ㎠/Vs(p채널형)로 높다.(도 2F)In this way, a plurality of n-channel TFTs or p-channel TFTs are formed. The mobility of the obtained TFT is high, 70-12 cm 2 / Vs (n-channel type) and 60-90 cm 2 / Vs (p-channel type). (FIG. 2F)
레이저 어닐의 분위기와 레이저 빔의 에너지 밀도를 변화시켜 상기한 방법에 따라 TFT들을 형성하였다. 그 결과의 특성들을 비교하면 아래와 같다.The atmospheres of the laser annealing and the energy density of the laser beam were varied to form the TFTs according to the above method. Comparing the characteristics of the result is as follows.
도 4A 및 도 4B는 n채널형 TFT 및 p채널형 TFT 각각에서, 분위기 및 레이저 빔 에너지 밀도에 대한 스레시홀드 전압(Vth)의 의존성을 나타낸다. 도 4A 및 도 4B에서, 기호 ◇는 앞에서 설명한 수소 함유 분위기 N2/H2(3%)에서 형성된 TFT용 결정성 규소막을 나타내고, 기호 ○는 100% N2분위기에서 형성된 결정성 규소막을 나타내고, 기호 □는 100% O2분위기에서 형성된 결정성 규소막을 나타내며, 기호 ▽는 N2/O2(20%) 분위기에서 형성된 결정성 규소막을 나타낸다. 각각의 가스의 순도는 99.99999%(7자리수)이었고, 압력은 대기압으로 설정되었다.4A and 4B show the dependence of the threshold voltage V th on the atmosphere and the laser beam energy density in the n-channel TFT and the p-channel TFT, respectively. 4A and 4B, symbol ◇ represents a crystalline silicon film for TFT formed in the hydrogen-containing atmosphere N 2 / H 2 (3%) described above, symbol ○ represents a crystalline silicon film formed in 100% N 2 atmosphere, Symbol? Represents a crystalline silicon film formed in 100% O 2 atmosphere, and symbol? Represents a crystalline silicon film formed in N 2 / O 2 (20%) atmosphere. The purity of each gas was 99.99999% (7 digits) and the pressure was set to atmospheric pressure.
수소 함유 분위기에서 형성된 n채널형 및 p채널형 TFT의 스레시홀드전압(Vth)이 다른 분위기에서 형성된 TFT의 것으로부터 정(+)측으로 크게 시프트되어 있다는 것을 도 4A 및 도 4B에서 알 수 있다. 즉, 수소 함유 분위기에서 레이저 어닐함으로써, 스레시홀드 전압이 정(+)측으로 시프트될 수 있고, 붕소 도핑과 같은 스레시홀드 전압 제어를 행하지 않고도 '노멀리 온' 상태가 얻어질 수 있다.It can be seen from FIGS. 4A and 4B that the threshold voltage (V th ) of the n-channel and p-channel TFTs formed in the hydrogen-containing atmosphere is greatly shifted toward the positive (+) side from those of the TFTs formed in other atmospheres. . That is, by laser annealing in a hydrogen containing atmosphere, the threshold voltage can be shifted to the positive side, and a 'normally on' state can be obtained without performing the threshold voltage control such as boron doping.
도 5A 및 도 5B는 n채널형 및 p채널형 TFT 각각에서, 분위기 및 레이저 빔 에너지 밀도에 대한 S값의 의존성을 나타낸다. TFT용 결정성 규소막이 형성된 각각의 분위기를 나타내는 도 4A 및 도 4B에서 사용된 기호들이 도 5A 및 도 5B에서도 사용된다.5A and 5B show the dependence of the S value on the atmosphere and the laser beam energy density in the n-channel and p-channel TFTs, respectively. The symbols used in Figs. 4A and 4B, which show respective atmospheres in which the crystalline silicon film for TFT is formed, are also used in Figs. 5A and 5B.
수소 함유 분위기에서 형성된 TFT의 스레시홀드 전압이 도 4A 및 도 4B에서 보이는 바와 같이 정(+)측으로 시프트되었지만, 도 5A 및 도 5B에서 보이는 바와 같이 S값은 증가하지 않았다. 따라서, 수소 함유 분위기에서 형성된 TFT는 스위칭시의 전류 상승 특성이 우수한 것을 나타낸다.The threshold voltage of the TFT formed in the hydrogen-containing atmosphere was shifted to the positive side as shown in Figs. 4A and 4B, but the S value did not increase as shown in Figs. 5A and 5B. Therefore, the TFT formed in the hydrogen-containing atmosphere shows excellent current raising characteristics at the time of switching.
[실시예 2]Example 2
이 실시예에서는, 분위기내 수소 함량이 실시예 1에서보다 작은 0.5%로 설정되었다. 결정성 규소막이 실시예 1에서와 같게 설정된 다른 조건들로 형성되었다.In this example, the hydrogen content in the atmosphere was set to 0.5% smaller than in Example 1. The crystalline silicon film was formed under other conditions set as in Example 1.
상기 결정성 규소막을 사용하여 형성된 TFT는 실시예 1에 따라 형성된 TFT에서의 것과 거의 같은 S값을 가졌다. 스레시홀드 전압의 정측으로의 시프트가 실시예 1에서의 것보다는 작을지라도, 스레시홀드 전압이 레이저 어닐을 대기압에서 행한 종래의 경우로부터 정(+)측으로 시프트되었다. 스레시홀드 전압의 시프트량은레이저 어닐 분위기의 수소 함량에 의해 제어될 수 있다는 것으로 결론지어진다.The TFT formed using the above crystalline silicon film had an S value almost the same as that in the TFT formed according to Example 1. Although the shift of the threshold voltage to the positive side is smaller than that in Example 1, the threshold voltage is shifted to the positive side from the conventional case in which the laser annealing is performed at atmospheric pressure. It is concluded that the shift amount of the threshold voltage can be controlled by the hydrogen content of the laser annealing atmosphere.
[실시예 3]Example 3
이 실시예는 본 발명의 실시예 4에서 사용되는 연속처리장치에 관한 것이다. 도 8은, 도 3의 장치에 2개의 플라즈마 처리실이 부가되어 있는, 본 실시예에 따른 연속처리장치의 평면도이다. 이 장치를 사용하여, 수소 함유 분위기에서의 레이저 어닐 공정에 바로 뒤이어 게이트 절연막을 형성할 수 있다.This embodiment relates to a continuous processing apparatus used in Embodiment 4 of the present invention. FIG. 8 is a plan view of the continuous processing apparatus according to the present embodiment, in which two plasma processing chambers are added to the apparatus of FIG. 3. Using this apparatus, a gate insulating film can be formed immediately after the laser annealing process in a hydrogen containing atmosphere.
도 8에 나타낸 바와 같이, 레이저 조사실(802), 예비가열실(803), 서냉실(804), 제1 플라즈마 처리실(807) 및 제2 플라즈마 처리실(808)이 각각의 게이트 밸브(809∼813)를 통하여 기판 이송실(801)에 연결되어 있다. 또한, 반입/반출실(801)이 정렬실(806) 및 게이트 밸브(816)를 통하여 기판 이송실(801)에 연결되어 있다.As shown in FIG. 8, the laser irradiation chamber 802, the preheating chamber 803, the slow cooling chamber 804, the first plasma processing chamber 807, and the second plasma processing chamber 808 are respectively gate valves 809 to 813. Is connected to the substrate transfer chamber 801. In addition, the carry-in / out chamber 801 is connected to the substrate transfer chamber 801 through the alignment chamber 806 and the gate valve 816.
기판 이송수단으로서의 로봇 암(814)이 기판 이송실(801)내에 설치되어 있다. 반입/반출실(805)에는, 다수의 기판들을 수용하기 위한 카세트(815)가 설치되어 있다.The robot arm 814 as the substrate transfer means is provided in the substrate transfer chamber 801. In the loading / unloading chamber 805, a cassette 815 for accommodating a plurality of substrates is provided.
도 8의 장치의 구성요소들중, 기판 이송실(801), 레이저 조사실(802), 예비 가열실(803), 서냉실(804), 반입/반출실(805) 및 정렬실(806)은 실시예 1에서 설명한 도 3의 장치에서와 같은 방식으로 구성되어 있으므로, 본 실시예에서는 설명하지 않는다.Among the components of the apparatus of FIG. 8, the substrate transfer chamber 801, the laser irradiation chamber 802, the preheating chamber 803, the slow cooling chamber 804, the import / export chamber 805, and the alignment chamber 806 are provided. Since it is configured in the same manner as in the apparatus of FIG. 3 described in Embodiment 1, it is not described in this embodiment.
도 8에서, 제1 및 제2 플라즈마 처리실(807, 808)들 각각은, 고주파 전계 발생수단(도시되지 않음)과 그것에 연결되어 있는 1쌍의 평행 평판형 전극(도시되지않음)을 가지고 기판 위에 플라즈마 분위기를 형성함으로써 각종 플라즈마 처리를 행할 수 있는 공지의 플라즈마 처리장치이다. 피처리 기판은 1쌍의 평행 평판형 전극들중의 하나 위에 설치된다.In Fig. 8, each of the first and second plasma processing chambers 807 and 808 has a high frequency electric field generating means (not shown) and a pair of parallel plate type electrodes (not shown) connected to it on the substrate. It is a well-known plasma processing apparatus which can perform various plasma processes by forming a plasma atmosphere. The substrate to be processed is provided on one of the pair of parallel plate electrodes.
가스 공급수단과 배출수단(모두 도시되지 않음)을 구비함으로써, 제1 및 제2 플라즈마 처리실(807, 808)들 각각은 그 처리실 내의 분위기와 압력을 제어할 수 있다.By providing gas supply means and discharge means (both not shown), each of the first and second plasma processing chambers 807 and 808 can control the atmosphere and pressure in the processing chamber.
각각의 제1 및 제2 플라즈마 처리실(807, 808) 안에서는, 가스 공급수단으로부터 그 처리실내로 도입된 가스가 상기 전극들 사이에 발생하는 전계에 의해 활성화되어, 성막, 질화, 또는 산화와 같은 플라즈마 처리가 기판의 상면에 대하여 행해질 수 있다.In each of the first and second plasma processing chambers 807 and 808, the gas introduced from the gas supply means into the processing chamber is activated by an electric field generated between the electrodes, so as to form a plasma, such as film formation, nitriding, or oxidation. The treatment may be performed on the top surface of the substrate.
도 8의 장치에서, 각각의 체임버내와 인접한 체임버들 사이에는 기밀(氣密)이 확보되어 있다. 각각의 체임버 안의 분위기는 원하는 대로 제어될 수 있다. 이와 같은 장치에 의해 처리된 기판들은 외기로부터 단절될 수 있다. 즉, 공기와의 접촉이 방지될 수 있다.In the apparatus of FIG. 8, airtightness is secured between each chamber and between adjacent chambers. The atmosphere in each chamber can be controlled as desired. Substrates processed by such an apparatus can be disconnected from the outside air. That is, contact with air can be prevented.
이 장치에서는, 수소 함유 분위기에서 결정성 규소막을 레이저 어닐하는 공정과 게이트 절연막이 되는 막을 형성하는 공정이 이들 공정 사이에서 결정성 규소막을 공기에 노출시킴 없이 연속적으로 행해질 수 있다.In this apparatus, a step of laser annealing the crystalline silicon film in a hydrogen containing atmosphere and a step of forming a film to be a gate insulating film can be performed continuously without exposing the crystalline silicon film to air between these steps.
[실시예 4]Example 4
이 실시예는, 수소 함유 분위기에서의 결정성 규소막에 대한 레이저 아닐과 게이트 절연막의 성막이 연속적으로 행해지는 공정에 관한 것이다.This embodiment relates to a process in which a laser annealing and a gate insulating film for a crystalline silicon film in a hydrogen-containing atmosphere are successively performed.
도 6A∼도 6F는 본 실시예에 따른 박막트랜지스터의 제작공정을 나타낸다. 실시예 1에서와 같은 방식으로, 코닝 1737 기판과 같은 기판(601)상에 하지막으로서의 산화규소막(602)과 비정질 규소막을 플라즈마 CVD법에 의해 연속적으로 성막한다. 비정질 규소막에 니켈초산염 수용액을 도포한 후, 600℃에서 4시간 열 어닐을 행하여 결정성 규소막(603)을 형성한다.(도 6A)6A to 6F show a manufacturing process of the thin film transistor according to the present embodiment. In the same manner as in Example 1, a silicon oxide film 602 and an amorphous silicon film as a base film are successively formed by a plasma CVD method on a substrate 601 such as a Corning 1737 substrate. After the aqueous nickel acetate solution was applied to the amorphous silicon film, thermal annealing was performed at 600 ° C for 4 hours to form a crystalline silicon film 603. (FIG. 6A)
그 다음, 공지의 방법으로 결정성 규소막(603)을 에칭하여 섬모양 영역(604)을 형성한다.Then, the crystalline silicon film 603 is etched by a known method to form the island-like region 604.
그 후, 도 8의 장치를 사용하여, 수소 함유 분위기에서 기판(601)상의 섬모양 영역(604)을 레이저 어닐하는 공정과 게이트 절연막이 되는 막을 형성하는 공정을 하기 방식으로 연속적으로 행한다.Subsequently, using the apparatus of FIG. 8, a step of laser annealing the island-like regions 604 on the substrate 601 in a hydrogen containing atmosphere and a step of forming a film serving as a gate insulating film are continuously performed in the following manner.
본 실시예에서는, 도 8에 나타낸 기판 이송실(801) 안에 질소 분위기가 확립된다.In this embodiment, a nitrogen atmosphere is established in the substrate transfer chamber 801 shown in FIG. 8.
먼저, 섬모양 영역(604)이 형성된 기판(601)을 HF 수용액이나 HF와 H2O2의 수용액으로 세정하여 자연산화막을 제거한다. 그리고, 그 기판(601)을 카세트(815)안에 넣어 반입/반출실(805) 안에 배치한다.First, the substrate 601 on which the island-like region 604 is formed is washed with an aqueous HF solution or an aqueous solution of HF and H 2 O 2 to remove the native oxide film. The substrate 601 is placed in the cassette 815 and placed in the carry-in / out chamber 805.
도 8을 참조하면, 본 실시예에서는, 정렬된 기판(601)이, 예비가열실(803)내에서의 공기에의 노출로 인한 산화를 방지하기 위해 예비가열실(803)로 이송됨이 없이 레이저 조사실(802)로 직접 이송된다. 그러나, 예비가열실(803) 안에서 기판(601)을 그의 상면이 산화되지 않을 정도로 가열하는 것이 효과적이다. 예비가열실(803) 안에서의 가열은 질소 분위기와 같은 비산화성 분위기에서 행해질 수 있다.Referring to FIG. 8, in this embodiment, the aligned substrate 601 is not transferred to the preheat chamber 803 to prevent oxidation due to exposure to air in the preheat chamber 803. It is transferred directly to the laser irradiation chamber 802. However, it is effective to heat the substrate 601 in the preheating chamber 803 so that its upper surface is not oxidized. The heating in the preheating chamber 803 can be done in a non-oxidizing atmosphere such as a nitrogen atmosphere.
레이저 조사실(802)을 배기시킨 후, 수소와 질소를 레이저 조사실(802) 안에 도입하여, 수소 3%와 질소 97%로 이루어진 분위기를 제공한다. 본 실시예에서는, 레이저 조사실(802) 안에 도입되는 수소와 질소 각각의 순도는 99.99999%(7자리수)이다. 압력은 대기압으로 설정된다.After evacuating the laser irradiation chamber 802, hydrogen and nitrogen are introduced into the laser irradiation chamber 802 to provide an atmosphere composed of 3% hydrogen and 97% nitrogen. In this embodiment, the purity of each of hydrogen and nitrogen introduced into the laser irradiation chamber 802 is 99.99999% (7 digits). The pressure is set to atmospheric pressure.
그 후, 실시예 1에서와 동일한 조건으로 수소 함유 분위기에서 섬모양 영역(604)에 대하여 레이저 어닐을 행하여, 섬모양 영역(604)의 결정성을 개선시킨다.(도 6B)Thereafter, laser annealing is performed on the island-like region 604 in a hydrogen-containing atmosphere under the same conditions as in Example 1 to improve the crystallinity of the island-like region 604. (FIG. 6B).
그 다음, 그 기판(601)을 서냉실(804)로 옮겨 서냉시킨다. 이 서냉 공정은 필요한 때 행해진다.Next, the substrate 601 is moved to the slow cooling chamber 804 for slow cooling. This slow cooling process is performed when needed.
그 다음, 본 실시예에서는, 산화질화규소(SiON)막과 질화규소(SiN)막으로 이루어진 다층 막을 사용하여 하기 방식으로 게이트 절연막을 형성한다.Next, in this embodiment, a gate insulating film is formed in the following manner using a multilayer film made of a silicon oxynitride (SiON) film and a silicon nitride (SiN) film.
서냉의 완료 후에, 서냉실(804)에서 꺼내어진 기판(601)을 공기에 노출시키지 않고 제1 플라즈마 처리실(807)로 직접 이송한다. 레이저 어닐 공정에 연속적으로, 제1 플라즈마 처리실(807) 안에서 하기 방식으로 제1 게이트 절연막을 형성한다.After completion of the slow cooling, the substrate 601 taken out of the slow cooling chamber 804 is transferred directly to the first plasma processing chamber 807 without exposing it to air. Subsequently to the laser annealing process, the first gate insulating film is formed in the first plasma processing chamber 807 in the following manner.
먼저, 제1 플라즈마 처리실(807) 안에서, 예를 들어, TEOS 가스와 N2O 가스를 원료가스로 한 플라즈마 CVD법에 의해 기판(601)상에 제1 게이트 절연막(606)으로서 산화질화규소(SiON)막을 200∼2000 Å, 예를 들어, 대략 1500 Å의 두께로 형성한다. 이때, 기판의 온도를 400℃로 유지한다.First, silicon oxynitride (SiON) as the first gate insulating film 606 on the substrate 601 in the first plasma processing chamber 807 by, for example, a plasma CVD method using TEOS gas and N 2 O gas as source materials. ) Film is formed to a thickness of 200 to 2000 mm 3, for example, approximately 1500 mm 3. At this time, the temperature of the substrate is maintained at 400 ° C.
그 다음, 그 기판(601)을 제2 플라즈마 처리실(808)로 옮겨서, 그곳에서, 예를 들어, 실란과 암모니아를 원료가스로 한 플라즈마 CVD법에 의해 제2 게이트 절연막(607)으로서 질화규소(SiN)막을 250∼1000 Å, 예를 들어, 대략 500 Å의 두께로 형성한다. 이때, 기판의 온도는 300℃로 설정한다.Subsequently, the substrate 601 is moved to the second plasma processing chamber 808 where silicon nitride (SiN) is formed as the second gate insulating film 607 by, for example, a plasma CVD method using silane and ammonia as source gases. ) Film is formed to a thickness of 250 to 1000 GPa, for example, approximately 500 GPa. At this time, the temperature of the substrate is set to 300 ° C.
필요한 때 서냉실(804) 내에서 서냉시킨 후에, 기판(601)을 반입/반출실(805)내의 카세트(815) 안에 저장한다. 그 다음, 그 카세트(815)를 반입/반출실(805)에서 꺼낸다.After slow cooling in the slow cooling chamber 804 when necessary, the substrate 601 is stored in the cassette 815 in the loading / exporting chamber 805. The cassette 815 is then taken out of the carry-in / out chamber 805.
상기한 방식으로, 멀티체임버 구조에 따라, 레이저 어닐 공정과 게이트 절연막 형성 공정이 결정성 규소막을 공기에 노출시킴이 없이 연속적으로 행해진다.(도 6C)In the above-described manner, according to the multi-chamber structure, the laser annealing process and the gate insulating film forming process are continuously performed without exposing the crystalline silicon film to air (Fig. 6C).
다음에, 게이트 전극을 형성한다. 즉, 스퍼터법에 의해 알루미늄막을 3000∼8000 Å, 예를 들어, 6000 Å의 두께로 퇴적한다. 힐록(hillock)의 발생을 방지하기 위해, 알루미늄막에 규소를 0.1%∼2% 첨가할 수도 있다. 그 다음, 알루미늄막을 에칭하여 게이트 전극(608)을 형성한다.Next, a gate electrode is formed. That is, the aluminum film is deposited to a thickness of 3000 to 8000 Pa, for example, 6000 Pa by the sputtering method. In order to prevent the occurrence of hillocks, silicon may be added in an amount of 0.1% to 2%. Next, the aluminum film is etched to form the gate electrode 608.
그 다음, 게이트 전극(608)을 마스크로 하여 이온 도핑법에 의해 섬모양 영역(604) 내에 인 이온 또는 붕소 이온을 주입한다. 이때, 기판의 온도를 실온으로 유지한다.Then, phosphorus ions or boron ions are implanted into the island-like region 604 by the ion doping method using the gate electrode 608 as a mask. At this time, the temperature of the substrate is maintained at room temperature.
그 결과, 채널형성영역(610)과 p형 불순물영역, 즉, 소스(608) 및드레인(609)이 형성된다.(도 6D)As a result, the channel forming region 610 and the p-type impurity region, that is, the source 608 and the drain 609 are formed. (FIG. 6D).
다음에, 도핑된 불순물을 활성화하기 위해, 실시예 1에서와 같은 조건하에 레이저 어닐을 행한다. 그 다음, 질소 분위기에서 450℃로 2시간 열 어닐을 행한다.(도 6E)Next, in order to activate the doped impurities, laser annealing is conducted under the same conditions as in Example 1. Then, thermal annealing is carried out at 450 ° C. for 2 hours in a nitrogen atmosphere (FIG. 6E).
그 후, 실시예 1에서와 같은 방식으로, 층간절연막(612), 소스 전극/배선(613) 및 드레인 전극/배선(614)을 형성한다. 마지막으로, 1기압의 수소 분위기에서 200℃∼350℃로 열 어닐을 행하여, 박막트랜지스터를 완성한다.(도 6F)Thereafter, the interlayer insulating film 612, the source electrode / wiring 613, and the drain electrode / wiring 614 are formed in the same manner as in the first embodiment. Finally, thermal annealing is performed at 200 캜 to 350 캜 in a hydrogen atmosphere of 1 atmosphere to complete the thin film transistor. (FIG. 6F).
본 실시예에 따라 제작된 박막트랜지스터는 실시예 1에 따라 제작된 박막트랜지스터보다 큰 3∼5 V의 정(+)측으로의 스레시홀드 전압 시프트를 나타내었으나, 그의 S값은 실시예 1에 따라 제작된 박막트랜지스터보다 작았다. 또한, 이동도가 약간 증가하였다.The thin film transistor fabricated according to the present embodiment exhibited a threshold voltage shift to the positive side of 3 to 5 V, which is larger than the thin film transistor fabricated according to Example 1, but its S value is determined according to Example 1. It was smaller than the fabricated thin film transistor. In addition, mobility increased slightly.
또한, 산화질화규소막과 질화규소막으로 이루어진 2층 게이트 절연막 때문에, 질화규소막만을 사용한 경우보다 절연파괴 전압이 증가되었다.Also, because of the two-layer gate insulating film made of the silicon oxynitride film and the silicon nitride film, the dielectric breakdown voltage was increased compared with the case of using only the silicon nitride film.
본 실시예에서, 게이트 절연막이 실시예 1에서와 같이 산화규소막만으로 구성될 수도 있다. 이 경우, 스레시홀드 전압 시프트가 실시예 1에서보다 크게 되지만, S값과 이동도에 대해서는 뚜렸한 개선이 얻어지지 않는다.In this embodiment, the gate insulating film may be composed of only the silicon oxide film as in the first embodiment. In this case, the threshold voltage shift becomes larger than in Example 1, but no significant improvement is obtained in the S value and the mobility.
[실시예 5]Example 5
이 실시예는, 게이트 절연막이 산화규소(SiO2)막(제1 절연막)과 질화규소(SiN)막(제2 절연막)으로 이루어진 점에서만 실시예 4의 것과 다른 박막트랜지스터의 제작공정에 관한 것이다. 이하, 본 실시예를 도 6 및 도 8에 의거하여 설명한다.This embodiment relates to a fabrication process of a thin film transistor different from that of Example 4 only in that the gate insulating film is made of a silicon oxide (SiO 2 ) film (first insulating film) and a silicon nitride (SiN) film (second insulating film). Hereinafter, the present embodiment will be described with reference to FIGS. 6 and 8.
먼저, 실시예 4에서와 같은 공정들로, 기판(601)상에 비정질 규소막의 섬모양 영역(604)을 형성한다. 그 다음, 도 8의 장치를 사용하여, 실시예 4와 동일한 공정 및 조건으로 수소 함유 분위기에서 기판(601)상의 섬모양 영역(604)에 대하여 레이저 어닐을 행한다.(도 6B)First, by the same processes as those in the fourth embodiment, the island-like regions 604 of the amorphous silicon film are formed on the substrate 601. Then, using the apparatus of FIG. 8, laser annealing is performed on the island-like region 604 on the substrate 601 in a hydrogen-containing atmosphere in the same process and condition as in Example 4. (FIG. 6B)
그 후, 필요한 때 기판(601)을 서냉실(804)로 옮기고 서냉시킨다.Thereafter, the substrate 601 is transferred to the slow cooling chamber 804 when necessary, and slowly cooled.
서냉의 완료 후에, 서냉실(804)에서 꺼내어진 기판(601)을 공기에 노출시키지 않고 제1 플라즈마 처리실(807)로 직접 이송한다. 레이저 어닐 공정에 연속적으로, 제1 플라즈마 처리실(807) 안에서 하기 방법으로 제1 게이트 절연막을 형성한다.After completion of the slow cooling, the substrate 601 taken out of the slow cooling chamber 804 is transferred directly to the first plasma processing chamber 807 without exposing it to air. Subsequently to the laser annealing process, the first gate insulating film is formed in the first plasma processing chamber 807 by the following method.
먼저, 제1 플라즈마 처리실(807) 안에서, 예를 들어, TEOS를 원료가스로 한 플라즈마 CVD법에 의해 기판(601)상에 제1 게이트 절연막(606)으로서 산화규소(SiO2)막을 1000∼4000 Å, 예를 들어, 대략 2000 Å의 두께로 형성한다.First, in the first plasma processing chamber 807, a silicon oxide (SiO 2 ) film is formed on the substrate 601 as the first gate insulating film 606 on the substrate 601 by, for example, the plasma CVD method using TEOS as the source gas. , For example, to form a thickness of approximately 2000 ..
그 다음, 그 기판(601)을 제2 플라즈마 처리실(808)로 옮기고, 그곳에서, 실란과 암모니아를 원료가스로 한 플라즈마 CVD법에 의해 제2 게이트 절연막(607)으로서 질화규소(SiN)막을 1000 Å의 두께로 형성한다. 이때, 기판의 온도를 300℃로 유지한다.Subsequently, the substrate 601 was transferred to the second plasma processing chamber 808, where a silicon nitride (SiN) film was formed as a second gate insulating film 607 by the plasma CVD method using silane and ammonia as the source gas. It is formed to the thickness of. At this time, the temperature of the substrate is maintained at 300 ° C.
상기한 방식으로, 레이저 어닐 공정과 게이트 절연막 형성공정이 연속적으로행해진다. 그 결과, 게이트 절연막과 채널형성영역이 될 섬모양 영역과의 경계에의 산화막의 형성 및 불순물의 도입이 방지될 수 있어, 그 경계가 우수한 특성을 가지게 된다.(도 6C)In the above manner, the laser annealing step and the gate insulating film forming step are performed continuously. As a result, formation of an oxide film at the boundary between the gate insulating film and the island-like region to be the channel formation region and introduction of impurities can be prevented, and the boundary has excellent characteristics (Fig. 6C).
그 후, 실시예 4에서와 같은 방법으로 박막트랜지스터를 완성한다.(도 6D∼도 6F).Thereafter, a thin film transistor is completed in the same manner as in Example 4. (FIGS. 6D to 6F).
실시예 1에 따라 제작된 박막트랜지스터와 비교하여, 본 실시예에 따라 제작된 박막트랜지스터는 스레시홀드 전압 시프트의 증가, S값의 감소, 이동도의 증가를 나타내었다.Compared with the thin film transistor fabricated according to Example 1, the thin film transistor fabricated according to the present embodiment showed an increase in the threshold voltage shift, a decrease in the S value, and an increase in mobility.
[실시예 6]Example 6
이 실시예는, 결정성 규소막의 상면을 질화하여 형성된 질화규소막을 제1 절연막으로 한 공정에 관한 것이다. 이 실시예는 게이트 절연막의 구조를 제외하고는 실시예 4와 동일하다.This embodiment relates to a process in which a silicon nitride film formed by nitriding an upper surface of a crystalline silicon film is used as a first insulating film. This embodiment is the same as the fourth embodiment except for the structure of the gate insulating film.
도 7A∼도 7F에 본 실시예에 따른 박막트랜지스터의 제작공정을 나타낸다. 실시예 4와 같은 방법으로, 유리기판(701)상에 하지막(702)으로서의 산화규소막과 비정질 규소의 섬모양 영역(704)을 형성하고, 가열 결정화를 행한다.7A to 7F show the manufacturing process of the thin film transistor according to the present embodiment. In the same manner as in Example 4, a silicon oxide film as the base film 702 and an island-like region 704 of amorphous silicon are formed on the glass substrate 701, and heat crystallization is performed.
실시예 4와 동일한 방법으로 도 8의 연속처리장치를 사용하여 레이저 조사실안에서 수소 함유 분위기중에서 레이저 어닐을 행함으로써 섬모양 영역(704)의 결정성을 개선하였다.(도 7A)In the same manner as in Example 4, the crystallization of the island-like region 704 was improved by performing laser annealing in a hydrogen containing atmosphere in the laser irradiation chamber using the continuous processing apparatus of Fig. 8 (Fig. 7A).
그 후, 필요한 때 기판(701)을 서냉실(804)로 옮겨 서냉시킨다.Thereafter, the substrate 701 is transferred to the slow cooling chamber 804 when necessary, and slowly cooled.
서냉의 완료 후에, 서냉실(804)에서 꺼내어진 기판(701)을 공기에 노출시키지 않고 제1 플라즈마 처리실(807)로 직접 이송한다. 레이저 어닐 공정에 연속적으로, 제1 플라즈마 처리실(807) 안에서 하기 방법으로 제1 게이트 절연막(706)을 형성한다.After completion of the slow cooling, the substrate 701 taken out of the slow cooling chamber 804 is transferred directly to the first plasma processing chamber 807 without exposing it to air. Subsequently to the laser annealing process, the first gate insulating film 706 is formed in the first plasma processing chamber 807 by the following method.
먼저, 제1 플라즈마 처리실(807) 안에 암모니아(NH3)와 질소(N2)를 도입하고, 고주파 전계에 의해, 활성화된 암모니아(NH3 *)를 포함하는 플라즈마 분위기를 발생한다.First, ammonia (NH 3 ) and nitrogen (N 2 ) are introduced into the first plasma processing chamber 807, and a high-frequency electric field generates a plasma atmosphere containing activated ammonia (NH 3 * ).
그 플라즈마 분위기에 섬모양 영역(704)을 노출시킴으로써, 섬모양 영역(704)의 표면이 질화된다. 즉, 제1 게이트 절연막(706)으로서 질화규소(SiN)막이 50∼300 Å, 예를 들어, 100 Å의 두께로 형성된다. 이때, 기판의 온도는 300℃∼400℃, 예를 들어, 350℃로 유지된다.(도 7B)By exposing the island region 704 to the plasma atmosphere, the surface of the island region 704 is nitrided. That is, as the first gate insulating film 706, a silicon nitride (SiN) film is formed to a thickness of 50 to 300 GPa, for example, 100 GPa. At this time, the temperature of the substrate is maintained at 300 ° C to 400 ° C, for example, 350 ° C. (Fig. 7B)
그 다음, 기판(701)을 제2 플라즈마 처리실(808)로 옮기고, 그곳에서, 제1 게이트 절연막(706)의 형성 직후, 예를 들어, 실란과 암모니아를 원료가스로 한 플라즈마 CVD법에 의해 제2 게이트 절연막(707)으로서 질화규소막을 대략 200∼1000 Å, 예를 들어, 대략 300 Å의 두께로 형성한다. 이때, 기판의 온도를 300℃로 유지한다.(도 7C)Subsequently, the substrate 701 is transferred to the second plasma processing chamber 808, where it is formed immediately after the formation of the first gate insulating film 706, for example, by a plasma CVD method using silane and ammonia as source gases. As the two-gate insulating film 707, a silicon nitride film is formed to a thickness of approximately 200 to 1000 GPa, for example, approximately 300 GPa. At this time, the temperature of the substrate is maintained at 300 ° C. (Fig. 7C)
그 후, 실시예 4와 동일한 방법으로 박막트랜지스터를 완성한다.(도 7D∼도 7F)Thereafter, a thin film transistor is completed in the same manner as in Example 4. (FIGS. 7D to 7F)
얻어진 박막트랜지스터는 채널형성영역과 게이트 절연막 사이에 우수한 특성을 가진 경계를 갖는다. 그 결과, 실시예 4에 따라 제작된 박막트랜지스터와 비교하여서도, 본 실시예에 따라 제작된 박막트랜지스터는 스레시홀드 전압 시프트의 증가, S값의 감소, 이동도의 증가를 나타내었다.The obtained thin film transistor has a boundary having excellent characteristics between the channel formation region and the gate insulating film. As a result, in comparison with the thin film transistor fabricated according to the fourth embodiment, the thin film transistor fabricated according to the present embodiment showed an increase in the threshold voltage shift, a decrease in the S value, and an increase in mobility.
질화규소로 된 제1 게이트 절연막(706)이 섬모양 영역(704)의 표면을 질화하여 얻어진다는 사실로 인하여, 성막에 의해 제1 게이트 절연막을 형성하는 경우에서보다 높은 정도로 채널형성영역내에의 수소 감금이 달성되고 우수한 경계가 형성되기 때문에, 상기한 이점들이 얻어지는 것으로 고려된다.Due to the fact that the first gate insulating film 706 made of silicon nitride is obtained by nitriding the surface of the island-like region 704, hydrogen confinement in the channel forming region is higher than in the case of forming the first gate insulating film by film formation. Since this is achieved and an excellent boundary is formed, the above-mentioned advantages are considered to be obtained.
특히, 질화 분위기로서 NH3 *분위기를 이용하기 때문에, 표면이 질화될 때 섬모양 영역(704) 안으로 수소가 도입된다. 수소의 존재가 스레시홀드 전압 시프트, 댕글링 결합의 중화, 그 밖의 바람직한 현상을 촉진시키는 것으로 고려된다.In particular, since the NH 3 * atmosphere is used as the nitriding atmosphere, hydrogen is introduced into the island-like region 704 when the surface is nitrided. The presence of hydrogen is considered to promote threshold voltage shifts, neutralization of dangling bonds, and other desirable phenomena.
상기한 실시예들에서는 비정질 규소막이 가열 결정화 공정과 레이저 어닐 공정의 조합에 의해 결정화되지만, 레이저 어닐 공정만으로도 결정화될 수도 있다.In the above embodiments, the amorphous silicon film is crystallized by a combination of a heat crystallization process and a laser annealing process, but may be crystallized only by the laser annealing process.
본 발명에 따르면, 레이저 어닐을 이용함으로써, 비단결정 규소막이 결정화되거나 결정성이 개선되고, 얻어진 결정성 규소막을 사용하여 형성된 TFT의 스레시홀드 전압이 S값을 증가시키지 않고도 정(+)측으로 시프트될 수 있다. 즉, 붕소 도핑에 의한 종래의 스레시홀드 값 제어와 대조적으로, 스위칭시의 급격한 전류 상승 특성을 가지며 '노멀리 오프' 상태를 나타내는 TFT가 제작공정수의 증가 없이 얻어질 수 있다. 따라서, 제작비용이 감소될 수 있다.According to the present invention, by using laser annealing, the non-single crystal silicon film is crystallized or crystallinity is improved, and the threshold voltage of the TFT formed by using the obtained crystalline silicon film is shifted to the positive side without increasing the S value. Can be. That is, in contrast to the conventional threshold value control by boron doping, a TFT having a rapid current rising characteristic at the time of switching and exhibiting a 'normally off' state can be obtained without increasing the number of manufacturing processes. Therefore, the manufacturing cost can be reduced.
또한, 수소 함유 분위기중에서의 레이저 어닐 공정과 게이트 절연막 형성 공정이 연속적으로, 즉, 이들 공정 사이에서 결정성 규소막을 공기에 노출시킴이 없이 행해질 수 있다. 그 결과, TFT의 채널형성영역과 게이트 절연막 사이의 경계의 특성이 개선될 수 있어, 스레시홀드 전압 시프트와 S값이 더욱 개선된다.Further, the laser annealing process in the hydrogen containing atmosphere and the gate insulating film forming process can be performed continuously, i.e., without exposing the crystalline silicon film to air between these processes. As a result, the characteristics of the boundary between the channel formation region of the TFT and the gate insulating film can be improved, so that the threshold voltage shift and the S value are further improved.
Claims (66)
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-302190 | 1995-10-25 | ||
| JP30219095 | 1995-10-25 | ||
| JP95-308139 | 1995-11-01 | ||
| JP30813995 | 1995-11-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100407392B1 true KR100407392B1 (en) | 2004-05-20 |
Family
ID=26563012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960048187A KR100407392B1 (en) | 1995-10-25 | 1996-10-25 | Semiconductor device manufacturing method |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6444506B1 (en) |
| KR (1) | KR100407392B1 (en) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555449B1 (en) * | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| JPH11186189A (en) * | 1997-12-17 | 1999-07-09 | Semiconductor Energy Lab Co Ltd | Laser irradiation equipment |
| US6673126B2 (en) * | 1998-05-14 | 2004-01-06 | Seiko Epson Corporation | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device |
| US6863733B1 (en) * | 1999-07-15 | 2005-03-08 | Nec Corporation | Apparatus for fabricating thin-film semiconductor device |
| US6830993B1 (en) * | 2000-03-21 | 2004-12-14 | The Trustees Of Columbia University In The City Of New York | Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method |
| WO2002031869A2 (en) | 2000-10-10 | 2002-04-18 | The Trustees Of Columbia University In The City Of New York | Method and apparatus for processing thin metal layers |
| KR100873927B1 (en) * | 2000-11-27 | 2008-12-12 | 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate |
| JP2002176180A (en) * | 2000-12-06 | 2002-06-21 | Hitachi Ltd | Thin film semiconductor element and its manufacturing method |
| US6855584B2 (en) * | 2001-03-29 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4854866B2 (en) * | 2001-04-27 | 2012-01-18 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| WO2003018882A1 (en) * | 2001-08-27 | 2003-03-06 | The Trustees Of Columbia University In The City Of New York | Improved polycrystalline tft uniformity through microstructure mis-alignment |
| AU2003220611A1 (en) * | 2002-04-01 | 2003-10-20 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a thin film |
| JP2006512749A (en) | 2002-08-19 | 2006-04-13 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | Single-shot semiconductor processing system and method having various irradiation patterns |
| US7300858B2 (en) * | 2002-08-19 | 2007-11-27 | The Trustees Of Columbia University In The City Of New York | Laser crystallization and selective patterning using multiple beamlets |
| TWI325157B (en) * | 2002-08-19 | 2010-05-21 | Univ Columbia | Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity, and a structure of such film regions |
| TWI360707B (en) | 2002-08-19 | 2012-03-21 | Univ Columbia | Process and system for laser crystallization proc |
| KR20040021758A (en) * | 2002-09-04 | 2004-03-11 | 엘지.필립스 엘시디 주식회사 | Method for fabricating of a poly-Si TFT |
| KR100481209B1 (en) * | 2002-10-01 | 2005-04-08 | 삼성전자주식회사 | MOS Transistor having multiple channels and method of manufacturing the same |
| US7341928B2 (en) * | 2003-02-19 | 2008-03-11 | The Trustees Of Columbia University In The City Of New York | System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques |
| WO2005029548A2 (en) * | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | System and process for providing multiple beam sequential lateral solidification |
| WO2005029546A2 (en) | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination |
| US7164152B2 (en) | 2003-09-16 | 2007-01-16 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
| TWI359441B (en) | 2003-09-16 | 2012-03-01 | Univ Columbia | Processes and systems for laser crystallization pr |
| US7318866B2 (en) | 2003-09-16 | 2008-01-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for inducing crystallization of thin films using multiple optical paths |
| WO2005029550A2 (en) * | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Method and system for producing crystalline thin films with a uniform crystalline orientation |
| TWI366859B (en) | 2003-09-16 | 2012-06-21 | Univ Columbia | System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern |
| US7364952B2 (en) | 2003-09-16 | 2008-04-29 | The Trustees Of Columbia University In The City Of New York | Systems and methods for processing thin films |
| TWI351713B (en) | 2003-09-16 | 2011-11-01 | Univ Columbia | Method and system for providing a single-scan, con |
| WO2005034193A2 (en) | 2003-09-19 | 2005-04-14 | The Trustees Of Columbia University In The City Ofnew York | Single scan irradiation for crystallization of thin films |
| US7645337B2 (en) | 2004-11-18 | 2010-01-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
| TWI247432B (en) * | 2004-12-03 | 2006-01-11 | Chunghwa Picture Tubes Ltd | Manufacturing method of thin film transistor and poly-silicon layer |
| US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| US8598588B2 (en) | 2005-12-05 | 2013-12-03 | The Trustees Of Columbia University In The City Of New York | Systems and methods for processing a film, and thin films |
| JP2009049384A (en) | 2007-07-20 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | Light emitting device |
| US8786793B2 (en) | 2007-07-27 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| KR101484297B1 (en) * | 2007-08-31 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and manufacturing method of the same |
| JP5395384B2 (en) * | 2007-09-07 | 2014-01-22 | 株式会社半導体エネルギー研究所 | Method for manufacturing thin film transistor |
| KR20100074193A (en) | 2007-09-21 | 2010-07-01 | 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
| WO2009042784A1 (en) | 2007-09-25 | 2009-04-02 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
| WO2009067688A1 (en) | 2007-11-21 | 2009-05-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| WO2009067687A1 (en) | 2007-11-21 | 2009-05-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparation of epitaxially textured thick films |
| US8012861B2 (en) | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| WO2009111340A2 (en) | 2008-02-29 | 2009-09-11 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
| US7943414B2 (en) * | 2008-08-01 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| SG161151A1 (en) * | 2008-10-22 | 2010-05-27 | Semiconductor Energy Lab | Soi substrate and method for manufacturing the same |
| US8802580B2 (en) | 2008-11-14 | 2014-08-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for the crystallization of thin films |
| SG162675A1 (en) * | 2008-12-15 | 2010-07-29 | Semiconductor Energy Lab | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
| KR101029095B1 (en) | 2009-03-20 | 2011-04-13 | 주식회사 셀코스 | In-situ laser scribing apparatus |
| US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
| US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
| US9178042B2 (en) * | 2013-01-08 | 2015-11-03 | Globalfoundries Inc | Crystalline thin-film transistor |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1194415A (en) * | 1967-07-03 | 1970-06-10 | United States Borax Chem | High Temperature Chemical Reaction and Apparatus therefor |
| US4309225A (en) * | 1979-09-13 | 1982-01-05 | Massachusetts Institute Of Technology | Method of crystallizing amorphous material with a moving energy beam |
| US4330363A (en) * | 1980-08-28 | 1982-05-18 | Xerox Corporation | Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas |
| US4908678A (en) * | 1986-10-08 | 1990-03-13 | Semiconductor Energy Laboratory Co., Ltd. | FET with a super lattice channel |
| JPH0255416A (en) * | 1988-08-19 | 1990-02-23 | Seiko Epson Corp | Semiconductor device |
| US5200630A (en) * | 1989-04-13 | 1993-04-06 | Sanyo Electric Co., Ltd. | Semiconductor device |
| JPH02271611A (en) * | 1989-04-13 | 1990-11-06 | Sanyo Electric Co Ltd | Production of polycrystalline silicon |
| JPH0330316A (en) * | 1989-06-28 | 1991-02-08 | Fujitsu Ltd | Formation of semiconductor crystal |
| EP0456199B1 (en) * | 1990-05-11 | 1997-08-27 | Asahi Glass Company Ltd. | Process for preparing a polycrystalline semiconductor thin film transistor |
| CA2100065A1 (en) * | 1991-01-30 | 1992-07-31 | Nang Tri Tran | Polysilicon thin film transistor |
| JPH0824104B2 (en) * | 1991-03-18 | 1996-03-06 | 株式会社半導体エネルギー研究所 | Semiconductor material and manufacturing method thereof |
| JPH05275652A (en) * | 1992-01-30 | 1993-10-22 | Sony Corp | Stacked transistor provided with polysilicon thin film transistor and manufacture thereof |
| JPH0775886B2 (en) * | 1992-02-14 | 1995-08-16 | 日本シイエムケイ株式会社 | Cleaning device for frame used for silk printing for silk printing |
| US5604360A (en) * | 1992-12-04 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor |
| JPH06232069A (en) * | 1993-02-04 | 1994-08-19 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor device |
| JPH06252170A (en) * | 1993-02-23 | 1994-09-09 | Toshiba Corp | Manufacture of thin film transistor |
| JPH06333823A (en) * | 1993-05-24 | 1994-12-02 | Fuji Xerox Co Ltd | Manufacture of polycrystalline silicon film, manufacture of thin film transistor and remote plasma device |
| JPH0799321A (en) * | 1993-05-27 | 1995-04-11 | Sony Corp | Method and device for manufacturing thin-film semiconductor element |
| US5488000A (en) * | 1993-06-22 | 1996-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer |
| JPH0778996A (en) * | 1993-09-07 | 1995-03-20 | Sony Corp | Fabrication of semiconductor device for display element substrate |
| JPH07131031A (en) * | 1993-11-05 | 1995-05-19 | Sony Corp | Fabrication of thin film semiconductor device for display |
| TW279275B (en) * | 1993-12-27 | 1996-06-21 | Sharp Kk | |
| JP3072000B2 (en) * | 1994-06-23 | 2000-07-31 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP3464285B2 (en) * | 1994-08-26 | 2003-11-05 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US5616933A (en) * | 1995-10-16 | 1997-04-01 | Sony Corporation | Nitride encapsulated thin film transistor fabrication technique |
| JP4056577B2 (en) * | 1997-02-28 | 2008-03-05 | 株式会社半導体エネルギー研究所 | Laser irradiation method |
-
1996
- 1996-10-23 US US08/735,680 patent/US6444506B1/en not_active Expired - Lifetime
- 1996-10-25 KR KR1019960048187A patent/KR100407392B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6444506B1 (en) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100407392B1 (en) | Semiconductor device manufacturing method | |
| KR100230485B1 (en) | Semiconductor processing system | |
| KR100386202B1 (en) | Method for manufacturing a semiconductor device | |
| KR0131062B1 (en) | Fabrication method for film-like semiconductor device | |
| US6204519B1 (en) | Thin film semiconductor device | |
| US7368367B2 (en) | Method for forming a semiconductor | |
| KR100291971B1 (en) | Substrate processing apparatus and method and thin film semiconductor device manufacturing method | |
| US6897100B2 (en) | Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device | |
| JP3165324B2 (en) | Method for manufacturing semiconductor device | |
| JP3927634B2 (en) | Laser annealing method and thin film transistor manufacturing method | |
| JP3122699B2 (en) | A method for manufacturing a thin film semiconductor device. | |
| KR100320788B1 (en) | Laser irradiation method and semiconductor device manufacturing method | |
| US5770486A (en) | Method of forming a transistor with an LDD structure | |
| JP4128552B2 (en) | Method for manufacturing semiconductor device | |
| JP3361670B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3565911B2 (en) | Method for manufacturing semiconductor device | |
| JP3170533B2 (en) | Method for manufacturing thin film semiconductor device | |
| JP2759411B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH09186342A (en) | Manufacture of semiconductor device | |
| JP3897836B2 (en) | Method for manufacturing semiconductor device | |
| JP4200530B2 (en) | Thin film transistor manufacturing method | |
| JP3462157B2 (en) | Method for manufacturing semiconductor device | |
| JP2860894B2 (en) | Semiconductor device manufacturing method | |
| JP3859946B2 (en) | Method for manufacturing semiconductor device | |
| JP3560929B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121019 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131018 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |