KR100406907B1 - CMOS image sensor which contains locative information of defected pixels - Google Patents
CMOS image sensor which contains locative information of defected pixels Download PDFInfo
- Publication number
- KR100406907B1 KR100406907B1 KR10-2000-0071684A KR20000071684A KR100406907B1 KR 100406907 B1 KR100406907 B1 KR 100406907B1 KR 20000071684 A KR20000071684 A KR 20000071684A KR 100406907 B1 KR100406907 B1 KR 100406907B1
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- image sensor
- pixel
- fuse
- cmos image
- Prior art date
Links
- 230000002950 deficient Effects 0.000 claims abstract description 16
- 230000007547 defect Effects 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 23
- -1 polyside Inorganic materials 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 238000011990 functional testing Methods 0.000 abstract 1
- 238000002844 melting Methods 0.000 description 9
- 230000008018 melting Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010419 fine particle Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 238000003698 laser cutting Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Abstract
본 발명은, 반도체 칩의 내부에 존재하는 결함에 대한 정보를 동일 칩내에 보관하는 기능이 있는 씨모스 이미지 센서에 관한 것으로서, 칩의 제조 공정이 완료된 이후에 기능 테스트를 하여, 테스트 결과가 대부분의 기능등은 양호하나 일부 화소가 불량으로 판정된 경우에 그 불량화소의 주소를 기록할 수 있는 씨모스 이미지 센서에 관한 것이다. 이를 위한 구성은, 이미지를 감지하는 화소로부터 발생되는 각 이미지에 해당되는 아날로그 신호를 디지털 신호로 변환시켜 제공하는 화소신호 변환부와, 상기 화소의 결함 부위의 주소에 대한 정보를 저장하고 필요시 제공하는 퓨즈 어레이부와, 상기 화소신호 변환부에서 논리게이트를 통해 공급되며, 입력이 전기적으로 부동(Floating)되어 있는 전원공급부 및 상기 화소신호 변환부로부터 제공되는 디지털 신호가 출력되고, 소정의 제어신호가 입력되는 씨아이 센서 입출력부가 하나의 칩에 구현되어 이루어진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CMOS image sensor having a function of storing information on a defect present in a semiconductor chip in a same chip. The present invention performs a functional test after a chip manufacturing process is completed. The function and the like relate to a CMOS image sensor capable of recording an address of a defective pixel when it is determined that some pixels are defective. The configuration for this purpose, the pixel signal conversion unit for converting the analog signal corresponding to each image generated from the pixel for sensing the image to provide a digital signal, and stores the information about the address of the defective portion of the pixel and provide it if necessary A fuse array unit, a power supply unit which is supplied through a logic gate from the pixel signal conversion unit, an input is electrically floating, and a digital signal provided from the pixel signal conversion unit is output, and a predetermined control signal The eye sensor input / output unit is inputted and implemented on one chip.
Description
본 발명은 결함정보를 동일 칩 내에 포함하고 있는 씨모스 이미지 센서에 관한 것으로서, 이미지 센서를 이루는 칩을 제조함에 있어서 별도의 추가공정이 없이 퓨즈를 제조하고, 레이저 커터를 이용하여 퓨즈를 끊거나 또는 녹임으로써 파티클(Particle) 발생이 없이 불량 화소에 대한 위치정보를 제공하기 위한 결함정보를 동일 칩 내에 포함하고 있는 씨모스 이미지 센서에 관한 것이다.The present invention relates to a CMOS image sensor that contains defect information in the same chip, to manufacture a fuse without an additional step in manufacturing a chip constituting the image sensor, and to blow the fuse using a laser cutter or The present invention relates to a CMOS image sensor including defect information in the same chip to provide position information on a defective pixel without melting particles.
주지하는 바와 같이, 씨모스 이미지 센서(CMOS Image Sensor)에서 씨모스 (Complementary Metal Oxide Silicon)는 반도체 소자의 구조를 표현한 것이며, 이미지 센서는 촬상 소자를 의미한다. 이미지 센서를 설명함에 있어서, 픽셀(Pixel)은 화상(Picture)과 셀(Cell)의 합성어로서, 한 개의 화소를 의미한다. 그리고, 퓨즈(Fuse)는 전기 또는 빛 에너지 등과 같은 외부의 충격에 끊어지도록 고안되어 만들어진 전도성 층으로서, 본 발명에서는 끊어지기 전에 녹는 성질을 이용한다.As is well known, in the CMOS image sensor, CMOS (Complementary Metal Oxide Silicon) represents the structure of a semiconductor device, and the image sensor refers to an imaging device. In the description of the image sensor, the pixel is a compound word of a picture and a cell, and means one pixel. In addition, the fuse is a conductive layer designed to be blown by an external impact such as electricity or light energy, and in the present invention, the fuse uses a property of melting before the blow.
상기 퓨즈를 절단하는 것이 레이저 커팅(LASER Cutting)인데, 레이저(LASER)의 에너지를 이용하여 퓨즈 부분이 녹거나 끊어지도록 에너지 충격을 주어 단락시키며,본 발명에서는 레이저 커팅(Cutting)과 멜팅(Melting)의 의미를 갖는다.Cutting the fuse is a laser cutting (LASER Cutting), using the energy of the laser (LASER) to give an energy shock to short or melt the fuse portion, in the present invention, laser cutting (Cutting) and melting (Melting) Has the meaning.
본 발명은 단일 전원을 사용하는 촬상 소자에 대한 분야이며, 보다 넓게는 화상의 빛과 색의 관계에 관한 칼라 사이언스(Color Science), 이를 이용한 화상 입력장치, 화상을 보정하는 장치, 화상을 압축 복원하는 장치 등의 기술과 결합하여 디지털 카메라와 같은 완성된 시스템을 이루는 분야에 적용된다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to an image pickup device using a single power supply, and more broadly, to a color science relating to the relationship between light and color of an image, an image input device using the same, an apparatus for correcting an image, and compression and restoration of an image. It is applied to the field of a complete system such as a digital camera by combining with a technology such as a device.
이 분야에서 종래에 사용하였던 방법은, 별도의 불휘발성 메모리 반도체 칩에 불량 픽셀의 정보를 기록한 다음, 소정 시스템으로 제작할 때 동일 보드(Board) 상에 장착을 한다.The method conventionally used in this field is to record the information of the bad pixel in a separate nonvolatile memory semiconductor chip, and then mount it on the same board when fabricating a predetermined system.
이 방법은 각각의 이미지 센서 칩 내부의 불량 셀의 위치가 다르므로, 불량 셀의 위치정보를 관리하는 어려움이 매우 크며, 불휘발성 메모리의 추가 구입 비용이 소요된다. 퓨즈에 대한 종래의 기술은 반도체 메모리 디램(DRAM) 제조 분야의 기술이 대표적으로서, 반도체 제조 공정이 완료된 이후 조립 전에 레이저로 연결 부위를 선택적으로 끊는 방식이다. 이러한 방법은 파티클의 발생위험이 없는 경우에는 가장 좋은 방법이지만, 퓨즈가 끊어지면서 미세 입자, 즉 파티클이 발생할 위험이 있는 경우에는 파티클의 위험요소를 감안해야 한다. 이 미세 입자는 메모리 반도체인 디램에서는 상관이 없지만 외부의 빛에 민감한 씨모스 이미지 센서에는 발생한 미세 입자가 픽셀 위에 얹혀지면 새로운 불량 셀을 발생시킬 위험이 크다.In this method, since the location of the defective cells in each image sensor chip is different, the difficulty of managing the location information of the defective cells is very large, and the additional purchase cost of the nonvolatile memory is required. Conventional technology for fuses is a technique in the field of semiconductor memory DRAM (DRAM) manufacturing, the method of selectively disconnecting the connection portion with a laser before assembly after the semiconductor manufacturing process is completed. This method is best if there is no risk of particle generation, but if the fuse is blown, there is a risk of fine particles, that is, particle risk. The fine particles are irrelevant in DRAM, a memory semiconductor, but the CMOS light sensor, which is sensitive to external light, has a high risk of generating new defective cells when placed on the pixel.
시스템 칩 제조 기술에서 사용하는 전기적인 방법으로 사용하는 일회용 퓨즈 방식도 추가 공정이 필요하며, 외부에서 별도의 전원을 공급해야 한다. 이는 단일 전원을 사용하는 장점을 지닌 씨모스 이미지 센서에는 적합하지 않은 방식이다.The disposable fuse method, which is used as an electrical method used in system chip manufacturing technology, requires an additional process and requires a separate power supply from the outside. This is not suitable for CMOS image sensors, which have the advantage of using a single power supply.
전술한 불편과 문제점을 해결하기 위한 본 발명의 목적은, 씨모스 이미지 센서를 제조함에 있어서 추가 공정이 없이 퓨즈 구조를 제작하고, 퓨즈를 끊는 방법 또는 끊지 않고 녹임(Melting)으로써 파티클이 발생할 소지를 없앤 것과 별도의 외부 전원을 사용하지 않아 전력 소모를 최소화하도록 하는 결함정보를 동일 칩 내에 포함하고 있는 씨모스 이미지 센서를 제공하는 데 있다.An object of the present invention for solving the above-mentioned inconveniences and problems is to produce a fuse structure without any additional process in manufacturing the CMOS image sensor, and to generate particles by a method of disconnecting or melting the fuse without breaking it. It is to provide CMOS image sensor that contains defect information in the same chip to minimize power consumption by eliminating external power.
도1은 본 발명인 퓨즈 어레이가 포함되어 있는 씨모스 이미지 센서의 실시예를 개략적으로 나타내는 블록도이다.1 is a block diagram schematically illustrating an embodiment of a CMOS image sensor including a fuse array according to the present invention.
도2는 단위 퓨즈 어레이의 기능 블록도이다.2 is a functional block diagram of a unit fuse array.
도3a는 단위 퓨즈 셀의 레이아웃을 개략적으로 나타내는 도면이다.3A is a diagram schematically illustrating a layout of a unit fuse cell.
도3b는 도3a의 레이아웃을 회로도의 형태로 도식화한 것이다.FIG. 3B is a schematic diagram of the layout of FIG. 3A in the form of a circuit diagram.
※ 도면의 주요 부분에 대한 부호의 설명※ Explanation of codes for main parts of drawing
100 : 씨모스 이미지 센서 200 : 화상 정보 처리기100: CMOS image sensor 200: image information processor
10 : 화소신호 변환부 12 : 퓨즈 어레이부10: pixel signal conversion unit 12: fuse array unit
14 : 입출력부 16 : 전원공급부14 input / output unit 16 power supply unit
18 : 퓨즈 어레이 제어부 20 : 퓨즈 어레이 입출력부18: fuse array control unit 20: fuse array input and output unit
30 : 신호입력부 32 : 데이터저장부30: signal input unit 32: data storage unit
34, 36 : 단위퓨즈부 40 : N 액티브 부위34, 36: unit fuse portion 40: N active portion
42 : P 액티브 부위 44 : 게이트 부위42: P active region 44: gate region
46 : N웰 부위 48 : 축전기 부위46: N well site 48: capacitor site
50 : 레이저 타겟 부위50: laser target area
상기 목적을 달성하기 위한 본 발명에 따른 결함정보를 동일 칩 내에 포함하고 있는 씨모스 이미지 센서는, 이미지를 감지하는 화소로부터 발생되는 각 이미지에 해당되는 아날로그 신호를 디지털 신호로 변환시켜 제공하는 화소신호 변환부; 상기 화소의 결함 부위의 주소에 대한 정보를 저장하고 필요시 제공하는 퓨즈 어레이부; 상기 화소신호 변환부에서 논리게이트를 통해 공급되며, 입력이 전기적으로 부동(Floating)되어 있는 전원공급부; 및 상기 화소신호 변환부로부터 제공되는 디지털 신호가 출력되고, 소정의 제어신호가 입력되는 씨아이 센서 입출력부가 하나의 칩에 구현되어 이루어진다.CMOS image sensor including defect information according to the present invention for achieving the above object in the same chip, the pixel signal for converting the analog signal corresponding to each image generated from the pixel for sensing the image into a digital signal to provide A conversion unit; A fuse array unit which stores information on an address of a defective portion of the pixel and provides it if necessary; A power supply unit which is supplied through the logic gate from the pixel signal conversion unit and whose input is electrically floating; And a sea sensor input / output unit configured to output a digital signal provided from the pixel signal converter and to input a predetermined control signal on one chip.
상기 퓨즈 어레이는, 신호가 입력되는 신호입력부, 내부전원부, 데이터저장부, 단위퓨즈부 및 접지부가 결합되어 하나의 구성단위를 형성될 수 있으며, 상기 단위퓨즈부의 입력은 전기적으로 부동되어 있고, 퓨즈를 포함하고 있는 전기회로의 전원은 입력신호에 의해 공급되어지며 레이저에 의해 논리적으로 가동될 수 있는 퓨즈구조로 이루어질 수 있다. 멜팅 방식의 상기 퓨즈구조를 이루는 하나의 셀은, 게이트 부분의 경계면이 최대가 되도록 P 액티브(Vdd) 또는 N 액티브(Vss) 전원부위에 게이트 부위가 돌출되는 구조로 이루어짐이 바람직하며, 폴리실리콘, 폴리사이드, 실리사이드 중 어느 하나의 물질로 이루어져서 게이트를 구성하거나 게이트간 연결역할을 하며, 절연체 위에 있어서 레이저에 의해 끊길 수 있는 구조로 이루어짐이바람직하다.The fuse array may be formed by combining a signal input unit, an internal power supply unit, a data storage unit, a unit fuse unit, and a ground unit to which a signal is input, and the unit fuse unit may be electrically floating, and the fuse may be electrically floating. Power of the electric circuit including a may be provided by the input signal and may be made of a fuse structure that can be logically operated by a laser. One cell constituting the fuse structure of the melting method is preferably formed of a structure in which a gate portion protrudes from a P active (Vdd) or N active (Vss) power supply portion so that a boundary surface of the gate portion is maximized. It is preferable that the material is made of any one of polysides and silicides to form a gate or serve as a gate-to-gate connection, and has a structure that can be broken by a laser on an insulator.
그리고, 상기 단위퓨즈부는 차동증폭기의 구조로 이루어지며, 입력은 1/2 Vdd를 유지하여 출력은 전기적으로 부동이 되도록 함이 바람직하다.In addition, the unit fuse unit has a structure of a differential amplifier, and the input is preferably maintained so that the output is electrically floating while maintaining 1/2 Vdd.
이하, 본 발명의 구체적인 실시예는 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도1에는 본 발명의 실시예에 의한 퓨즈 어레이가 포함되어 있는 씨모스 이미지 센서가 개략적으로 나타난 블록도가 제시되어 있으며, 그 구성은 다음과 같다.1 is a block diagram schematically illustrating a CMOS image sensor including a fuse array according to an exemplary embodiment of the present invention. The configuration is as follows.
씨모스 이미지 센서(100)는 각각의 단위 화소가 결합되고 각 화소로부터 제공되는 신호를 변환시키는 화소신호 변환부(10)와, 여기에 연결되는 퓨즈 어레이부(12)로 크게 나뉠 수 있는데, 화소신호 변환부(10)로부터 논리게이트를 통해 전원을 공급하며 입력이 전기적으로 부동되도록 하는 전원공급부(16)가 구비되며, 화소신호 변환부(10)로부터 제공되는 디지털 신호가 출력되고, 소정의 제어신호가 입력되는 씨아이 센서 입출력부(14)가 구비되어 이루어진다.The CMOS image sensor 100 may be broadly divided into a pixel signal converting unit 10 to which respective unit pixels are combined and convert a signal provided from each pixel, and a fuse array unit 12 connected thereto. A power supply unit 16 is provided to supply power from the signal converter 10 through a logic gate and to allow the input to be electrically floating. A digital signal provided from the pixel signal converter 10 is output, and a predetermined control is provided. A sea sensor input / output unit 14 through which a signal is input is provided.
전술한 바와 같은 구성에 의해 씨모스 이미지 센서(100)가 동작하기 전에 미리 화상 정보 처리기(200, Image Signal Processor)에서 손상된 데이터가 복구될 수 있도록 불량 화소의 위치가 미리 알려 진다. 손상된 화소는 일반적으로 10개의 범위 내에서 허용되며, 1개에서 10개 사이의 손상된 화소를 포함하여 불량으로 판정 받는 비율이 일반적으로 15%의 범위에 있다. 이러한 칩들이 양품으로 사용될 수 있도록 동일 칩 내의 퓨즈 어레이부(12)에 불량 화소의 정보가 기록된다.By the configuration described above, the position of the bad pixel is known in advance so that damaged data can be recovered in the image information processor 200 before the CMOS image sensor 100 operates. Damaged pixels are generally allowed within 10 ranges, and the rate of being judged to be defective, including 1 to 10 damaged pixels, is generally in the range of 15%. The information of the bad pixels is recorded in the fuse array unit 12 in the same chip so that these chips can be used in good quality.
즉, 도1은 본 발명의 주요한 개념을 도식화한 것으로서, 화소신호 변환부(10)를 기본으로 하는 씨모스 이미지 센서(100) 반도체 칩과 그 내부에 포함되어 있는 결함 화소의 위치 정보를 기록하는 퓨즈 어레이부(12) 사이의 연결 관계를 나타낸 도면이다.That is, FIG. 1 illustrates the main concept of the present invention, which records the position information of the semiconductor chip of the CMOS image sensor 100 based on the pixel signal converter 10 and the defect pixels included therein. It is a figure which shows the connection relationship between the fuse array parts 12. As shown in FIG.
반도체 제조 공정 또는 조립 중에서 발생한, 고장난 화소의 정보를 기억하는 퓨즈 어레이부(12)는 픽셀의 2차원 위치 정보를 별도의 메모리를 사용하지 않고 자체적으로 포함하고 있는 퓨즈를 구비하도록 함으로써 불량이 발생된 픽셀의 위치를 화상 정보 처리기가 있는 외부 시스템 또는 내부의 논리부에 제공하여 보정할 수 있도록 한다.The fuse array unit 12, which stores information on a failed pixel, generated during a semiconductor manufacturing process or assembly, may include a fuse that includes the two-dimensional position information of the pixel itself without using a separate memory. The position of the pixel is provided to an external system having an image information processor or an internal logic unit so as to be corrected.
전원공급부(16)의 기능은 퓨즈 어레이부(12)에 전원을 공급하는 것으로서 외부의 전원을 금속성 전도체로 직접 연결하지 않고 논리소자의 출력을 전원으로 이용하는 것이다. 퓨즈 어레이부(12)는 화소신호 변환부(10)에 의해 기능이 제어된다. 퓨즈 어레이부(12)에 저장되어 있는 불량 화소의 주소에 대한 정보는 퓨즈 어레이 입출력부(14)를 통해 필요에 따라 화소신호 변환부(10)와 씨모스 이미지 센서(100)의 외부로 출력된다.The function of the power supply unit 16 is to supply power to the fuse array unit 12 and use the output of the logic element as a power source without directly connecting an external power source to a metallic conductor. The function of the fuse array unit 12 is controlled by the pixel signal converter 10. Information about the address of the bad pixel stored in the fuse array unit 12 is output to the outside of the pixel signal converter 10 and the CMOS image sensor 100 through the fuse array input / output unit 14 as necessary. .
이와 같은 퓨즈 어레이부(12)를 구현하는 것은 씨모스 이미지 센서의 생산 공정에서 추가 공정이 없도록 차동증폭기의 기본 구조를 갖도록 하였으며, 차동 증폭기의 두 입력 부분을 논리적 스위치 전압인 1/2 Vdd를 유지하며 전기적으로 부동이 되도록 하여, 레이저에 의해 발생되는 미세한 누설 전류에도 전압의 변화가 신속하게 발생되어 증폭되어 도2의 '출력'으로 증폭되어 출력된다. 이러한 전기적인 동작이 '입력A'에 논리 '1'의 전위가 공급될 때만 동작되어 동작 대기시의 전력 소모는 없으므로 전력소모가 최소가 된다.Implementing such a fuse array unit 12 has a basic structure of a differential amplifier so that there is no additional process in the production process of the CMOS image sensor, and the two input portions of the differential amplifier maintain the logical switch voltage 1/2 Vdd. In addition, it is electrically floating, and the change in voltage is rapidly generated and amplified by the minute leakage current generated by the laser and amplified and output by the 'output' of FIG. 2. This electrical operation is operated only when the potential of logic '1' is supplied to 'input A', and thus power consumption is minimized since there is no power consumption during operation standby.
도2는 퓨즈 어레이부(12)를 이루는 단위 퓨즈 어레이를 나타내는 회로도이며, 회로의 기본 개념은 차동증폭기와 동일하나, 전원공급부(16)는 화소신호 변환부(12)에 논리 게이트를 통해 공급되도록 되어 있으며, 입력 부분은 전기적으로 부동되어 있어서 필요시 레이저로 가공할 수 있도록 되어 있는 퓨즈 구조의 단위퓨즈부(34, 36)로 이루어진다.2 is a circuit diagram illustrating a unit fuse array constituting the fuse array unit 12. The basic concept of the circuit is the same as that of the differential amplifier, but the power supply unit 16 is supplied to the pixel signal converter 12 through a logic gate. The input part is composed of unit fuses 34 and 36 of a fuse structure which are electrically floating and can be processed by laser if necessary.
씨모스 이미지 센서(100)의 생산 공정이 완료된 후에 기능 테스트를 하여 알려진 불량화소에 대한 위치정보가 레이저 커터를 통해 퓨즈 어레이부(12)의 단위 퓨즈에 입력된다. 레이저의 조사(照射)를 받은 부분이 'Vss' 또는 'Vdd'에 전기적으로 연결되어 데이터저장부(32)에 저장된 다음, 씨모스 이미지 센서(100)의 내부 또는 외부에 있는 화상 정보 처리기(200)의 요구에 따라 불량 화소의 위치 정보가 제공된다. 그러면, 화소신호 변환부(10)에서 화상 정보가 제공되어 불량화소에 대한 정보는 인접한 화소들이 나타내는 값들의 평균치로 보정되어 정상적인 촬상기능을 한다. 이 화소신호 변환부(100)에는 빛에 반응하는 성질을 갖는 화소를 배치하여 외부에서 들어오는 이미지에 대한 정보를 아날로그(Analog) 신호로 감지한 다음, 각 화소에서 감지한 아날로그 신호는 논리적으로 처리될 수 있도록 디지털(Digital) 신호로 변환된 후 외부로 출력된다.After the production process of the CMOS image sensor 100 is completed, a function test is performed, and the positional information about the known defective pixel is input to the unit fuse of the fuse array unit 12 through the laser cutter. The irradiated portion of the laser is electrically connected to 'Vss' or 'Vdd' and stored in the data storage 32, and then the image information processor 200 inside or outside the CMOS image sensor 100. Position information of the defective pixel is provided. Then, the image information is provided from the pixel signal converter 10 so that the information about the defective pixel is corrected to an average value of values represented by adjacent pixels, thereby performing a normal imaging function. In the pixel signal converter 100, pixels having a property of responding to light are disposed to detect information about an image from an external source as an analog signal, and then analog signals detected by each pixel are logically processed. It is converted into a digital signal so that it can be output to the outside.
도3a는 단위 퓨즈 셀의 레이아웃에 대한 도면으로 축전기의 조합으로 구성되어 있다. 이 축전기는 전원(Vdd)과 접지(Ground)사이에 연결되어 있으며, 게이트는 도3b에 도시된 축전기 용량 '가'는 '나'와 '다'의 합과 동일하도록 하여 초기에는 1/2 Vdd의 전위를 갖도록 되어 있지만, 레이저에 의해 '가' 또는 '다' 부분이 각기 전원 또는 접지와 연결 되도록 설계되었다.FIG. 3A is a diagram of a layout of unit fuse cells, which is composed of a combination of capacitors. This capacitor is connected between the power supply (Vdd) and the ground (Ground), the gate is initially 1/2 Vdd so that the capacitor capacitance 'ga' shown in Figure 3b is equal to the sum of 'I' and 'da' It is designed to have a potential of, but it is designed so that the 'ga' or 'da' part is connected to the power source or the ground respectively by a laser.
상기 퓨즈 셀은 레이저의 타겟이 되는 게이트 부위(50, 40)의 경계면이 최대가 되도록 P 액티브(42, P Active, N-Well, Vdd) 또는 N 액티브(40, N Active, Vss) 전원부위에 게이트 부위(44)가 돌출되는 구조로 되어 있어 레이저에 의한 열 충격에 누설 전류가 흐를 수 있는 통로의 생성이 용이하도록 되어 있다. 이 구조는 제조 공정의 변경이 없어도 제작될 수 있는 구조로서, 레이저에 의한 충격으로 미세 입자가 발생하지 않는 범위에서 사용하도록 되어 있다.The fuse cell may be connected to a P active (42, P Active, N-Well, Vdd) or N active (40, N Active, Vss) power source such that the boundary of the gate portions 50, 40, which are the targets of the laser, is maximized. The gate portion 44 has a structure in which it protrudes, so that a passage through which a leakage current can flow in the thermal shock by the laser is made easy. This structure is a structure that can be produced without changing the manufacturing process, and is intended to be used in a range in which fine particles are not generated by an impact by a laser.
그리고, 퓨즈구조를 이루는 하나의 상기 퓨즈 셀은 폴리실리콘, 폴리사이드, 실리사이드 중 어느 하나의 물질로 이루어질 수 있는데, 이때 셀의 위치에 따라, 액티브 영역 위에 형성되면 게이트를 구성하게 되고, 그 아래에 형성되면 게이트간 연결역할을 하게 된다. 또한, 절연체 위에 형성되어서 레이저에 의해 끊길 수 있는 구조로 이루어진다.In addition, one fuse cell constituting the fuse structure may be made of any one material of polysilicon, polyside, and silicide, and according to the position of the cell, when the fuse cell is formed on the active region, a gate is formed, Once formed, it serves as a gate-to-gate connection. In addition, it is formed on the insulator and made of a structure that can be broken by a laser.
전술한 바와 같이, 씨모스 이미지 센서를 제조함에 있어서 추가 공정이 없이 퓨즈 구조를 제작하고, 퓨즈를 끊지 않고 녹임(Melting)으로써 파티클이 발생할 소지를 없앤 것과 별도의 외부 전원을 사용하지 않아 전력 소모를 최소화하도록 한다. 해당 부위의 게이트와 기판인 실리콘 사이에 전기적으로 접속이 되어 미세한 전류가흐르는 통로가 만들어지고 이곳으로 흐르는 미세한 전류를 증폭하여 '1' 또는 '0'의 정보로 바꾸어 준다.As described above, in manufacturing the CMOS image sensor, the fuse structure is manufactured without any additional process, eliminating the possibility of generating particles by melting without melting the fuse, and power consumption by using no external power source. Minimize. An electrical connection is made between the gate of the corresponding area and silicon, which is a substrate, to create a passage through which a minute current flows, and amplify the minute current flowing therein to change the information to '1' or '0'.
씨모스 이미지 센서의 경우 연속적인 화상에 대한 데이터를 요구하므로 죽은 픽셀의 위치가 반드시 원래의 그 위치에 존재하여야만 이 화상의 연속성을 구현할 수 있으나, 물리적으로 죽은 픽셀을 대체할 수는 없으므로 외부에서 화상처리기에 의한 연산에 의해 보정된다. 기존 기술에 의한 방법에서는 죽은 픽셀에 대한 보정은 쉽게 할 수 있으나 문제가 되는 픽셀들의 위치정보를 관리하는 것이 비효율적이었다. 그러므로, 본 발명에서는 센서의 온-칩(on-chip) 내에 레이저 퓨즈 박스를 사용하여 웨이퍼 제조 후 또는 조립 후 시험과정에서 죽은 픽셀의 위치정보를 확인하여 시험 후 바로 완전히 죽은 픽셀과 나쁜 픽셀의 위치에 해당하는 위치정보를 퓨즈의 조합으로 접속하여 줌으로써 동작시 사용환경이 바뀔 경우라도 확실하게 죽거나 나쁜 픽셀의 위치정보를 확보할 수 있어, 기존의 또 다른 칩을 사용하는 경우에 비하여 훨씬 제조 원가, 유통 및 조립비용을 줄일 수 있으므로 기존의 기술에 비하여 많은 장점을 가진다.The CMOS image sensor requires data about a continuous image, so that the position of the dead pixel must exist at the original position to realize the continuity of the image, but it cannot replace the physically dead pixel. Corrected by calculation by the processor. In the conventional technique, it is easy to correct dead pixels, but managing location information of problematic pixels is inefficient. Therefore, in the present invention, by using a laser fuse box in the on-chip of the sensor to check the position information of the dead pixels during the wafer manufacturing or post-assembly testing process, the position of the dead and bad pixels immediately after the test By connecting the location information corresponding to the combination of fuses, even if the operating environment changes during operation, it is possible to secure the location information of dead or bad pixels, which is much more expensive than using another existing chip. Since distribution and assembly costs can be reduced, there are many advantages over existing technologies.
씨모스 이미지 센서는 웨이퍼 제조시 발생되는 디펙트에 의해서도 죽은 픽셀이 발생되지만 일반적인 반도체와는 달리 조립과정 중에 발생되는 디펙트에 의해서도 치명적으로 불량픽셀이 발생되어진다. 그러므로 조립공장의 환경도 파티클의 허용치를 클래스(Class) 100 이하로 유지되어야 하는 특징이 있으며, 조립과정 중 유리가 삽입될 때까지는 파티클에 대한 철저한 대비를 하여야 하는 어려움이 있다. 상기 기술은 웨이퍼 제조과정 중 발생된 죽은 픽셀에 대한 보정으로는 웨이퍼 제조후에직접 레이저 퓨즈 멜팅 방식을 적용할 수가 있으며, 또한 레이저의 초점을 조절하여 조립과정에서 발생된 디펙트(Defect)에 대해서도 상기 기술을 이용하여 불량픽셀을 보정할 수도 있다.In the CMOS image sensor, dead pixels are generated by defects generated during wafer fabrication, but unlike normal semiconductors, defective pixels are fatally generated by defects generated during assembly. Therefore, the environment of the assembly plant is also characterized by maintaining the particle tolerance of Class 100 or less, and there is a difficulty in preparing a thorough preparation for the particles until the glass is inserted during the assembly process. The technique can be applied directly to the laser fuse melt melting method after the wafer manufacturing for the correction of the dead pixels generated during the wafer manufacturing process, and also for the defects generated during the assembly process by adjusting the focus of the laser. Techniques can also be used to correct bad pixels.
따라서, 본 발명에 의하면 씨모스 이미지 센서의 여러 가지 시험조건에서 불량으로 처리된 픽셀을 위치정보에 의해 레이저 퓨즈를 사용하여 하드웨어적으로 센서 자체에 기억시켜서 실제 동작시에 모든 환경에서 고정된 불량 위치정보를 제공하므로 화질의 디펙트 노출 가능성을 완벽하게 배제할 수 있으며, 별도의 칩을 사용하지 않으므로 제조비용도 줄일 수 있는 효과가 있다.Therefore, according to the present invention, the pixel treated as defective in various test conditions of the CMOS image sensor is stored in the sensor itself in hardware by using the laser fuse by the position information, and thus the defective position fixed in all environments during actual operation. By providing the information, it is possible to completely exclude the possibility of defects of the image quality, and also reduce the manufacturing cost by using a separate chip.
즉, 동일한 칩 내에 불량 화소의 정보를 기록함으로서 별도의 칩(불휘발성 메모리, EEPROM)이 필요치 않으며, 동일한 생산공정으로 제작할 수 있으므로 원가가 절감되고, 두 개의 칩을 한 조로 취급하여야 하는 유통상의 번거러움이 없으며, 씨모스 이미지 센서 칩을 사용하여 시스템을 조립하고 구성할 때 체적(Form Factor)을 줄임으로 원가가 절감된다.In other words, by recording the information of the bad pixels in the same chip, a separate chip (non-volatile memory, EEPROM) is not required, and since it can be manufactured by the same production process, cost is reduced and troublesome distribution has to deal with two chips as a group. The cost is reduced by reducing the form factor when assembling and configuring the system using CMOS image sensor chips.
퓨즈 어레이부의 회로는 필요시에만 전력을 공급받도록 하여 전력소비가 구조적으로 최소화되었으며, 근본적으로 레이저에 의한 충격에 미세 입자(파티클)가 발생되지 않으므로 생산성 및 안정성면에서 뛰어난 효과가 있는 것이다.The circuit of the fuse array unit is supplied with power only when necessary, so that the power consumption is structurally minimized, and since the fine particles (particles) are not generated by the impact of the laser, it is excellent in productivity and stability.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0071684A KR100406907B1 (en) | 2000-11-29 | 2000-11-29 | CMOS image sensor which contains locative information of defected pixels |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0071684A KR100406907B1 (en) | 2000-11-29 | 2000-11-29 | CMOS image sensor which contains locative information of defected pixels |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020042001A KR20020042001A (en) | 2002-06-05 |
| KR100406907B1 true KR100406907B1 (en) | 2003-11-21 |
Family
ID=19702284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0071684A KR100406907B1 (en) | 2000-11-29 | 2000-11-29 | CMOS image sensor which contains locative information of defected pixels |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100406907B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100736528B1 (en) * | 2001-05-02 | 2007-07-06 | 매그나칩 반도체 유한회사 | Image sensor for bad pixel detection |
| KR20030089384A (en) * | 2002-05-17 | 2003-11-21 | 김영희 | Antifuse for cmos image sensor |
| KR102246873B1 (en) | 2014-11-17 | 2021-04-30 | 삼성전자 주식회사 | A method removing a bad pixel of pixel image generated by an image sensor, a image sensor using the method, and a application processor using the method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003744A (en) * | 1995-06-22 | 1997-01-28 | 김광호 | Defect Automatic Discrimination Device for Solid State Imaging Device |
| JPH10210373A (en) * | 1997-01-24 | 1998-08-07 | Nec Corp | Solid-state image-pickup device and image-pickup camera using the same |
| KR19990073016A (en) * | 1998-02-28 | 1999-09-27 | 김영환 | Cmos image sensor with test logic circuit for verifying operations thereof and method for testing the same |
| KR20000003979A (en) * | 1998-06-30 | 2000-01-25 | 김영환 | Image sensor |
| KR20000044543A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Apparatus and method for detecting and correcting inferior pixels in image sensor |
-
2000
- 2000-11-29 KR KR10-2000-0071684A patent/KR100406907B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003744A (en) * | 1995-06-22 | 1997-01-28 | 김광호 | Defect Automatic Discrimination Device for Solid State Imaging Device |
| JPH10210373A (en) * | 1997-01-24 | 1998-08-07 | Nec Corp | Solid-state image-pickup device and image-pickup camera using the same |
| KR19990073016A (en) * | 1998-02-28 | 1999-09-27 | 김영환 | Cmos image sensor with test logic circuit for verifying operations thereof and method for testing the same |
| KR20000003979A (en) * | 1998-06-30 | 2000-01-25 | 김영환 | Image sensor |
| KR20000044543A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Apparatus and method for detecting and correcting inferior pixels in image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020042001A (en) | 2002-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6477094B2 (en) | Memory repair circuit using antifuse of MOS structure | |
| US6400632B1 (en) | Semiconductor device including a fuse circuit in which the electric current is cut off after blowing so as to prevent voltage fall | |
| CN101246747A (en) | One-time programmable cell and memory device having the same | |
| US20060077732A1 (en) | Semiconductor integrated circuit device | |
| US8259199B2 (en) | Pixel array with reduced sensitivity to defects | |
| KR100718556B1 (en) | Photo Diode Fuse-ID for CMOS Imagers | |
| JP2003244547A (en) | Solid-state image pickup device, method for converting failed pixel for the apparatus and defect correcting method | |
| JPH0366760B2 (en) | ||
| US5208780A (en) | Structure of electrically programmable read-only memory cells and redundancy signature therefor | |
| US20100013042A1 (en) | CMOS image sensor including tunable read amplifier | |
| KR100406907B1 (en) | CMOS image sensor which contains locative information of defected pixels | |
| KR0135712B1 (en) | Semiconductor integrated circuit | |
| US5168379A (en) | Solid state imaging device having a defect relief system | |
| JP2002009272A (en) | Photoelectric converter and its repair method | |
| US7218560B2 (en) | Semiconductor memory device | |
| US20080215261A1 (en) | Design structure for enhancing yield and performance of cmos imaging sensors | |
| US20020171469A1 (en) | Integrated semiconductor circuit with an increased operating voltage | |
| CN100459135C (en) | Storage capacitor array for a solid state radiation imager | |
| EP2772047B1 (en) | Infrared detector system and method | |
| Chen et al. | Overview of advances in high-performance ROIC designs for use with IRFPAs | |
| US20100164604A1 (en) | Fuse circuit and layout designing method thereof | |
| JP2009295841A (en) | Imaging device | |
| US20080100725A1 (en) | Circuits for enhancing yield and performance of cmos imaging sensors | |
| US7502066B1 (en) | Methods for manufacturing and testing image sensing devices | |
| JP4822249B2 (en) | Solid-state imaging device and identification information providing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121025 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131105 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141113 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151103 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20161109 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171114 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20181113 Year of fee payment: 16 |