KR100406121B1 - Power amplifier - Google Patents
Power amplifier Download PDFInfo
- Publication number
- KR100406121B1 KR100406121B1 KR10-2001-0064752A KR20010064752A KR100406121B1 KR 100406121 B1 KR100406121 B1 KR 100406121B1 KR 20010064752 A KR20010064752 A KR 20010064752A KR 100406121 B1 KR100406121 B1 KR 100406121B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- power
- transistor
- output
- unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
Abstract
본 발명은 광미디어 등에 사용되는 모터를 구동하는 데에 있어서, 파워앰프가 동작할 때에는 바이어스 및 이득 설정을 용이하게 하고, 파워앰프가 오프시에는 출력단을 하이임피던스로 만들어줌으로써, 정확한 역기전력을 측정하도록 하여, 정밀하게 모터를 제어하도록 한 파워앰프에 관한 것으로서, 모터 구동제어신호를 입력받아 적절한 크기의 안정화된 신호로 출력하는 입력부(100)와, 상기 입력부(100)로부터 출력되는 신호를 증폭하여 출력하는 증폭부(200)와, 상기 증폭부(200)로부터 출력되는 신호를 입력받아 모터를 구동시키는 신호를 생성하며, 파워온일 때와 파워오프일 때의 출력단 임피던스를 다르게 설정하는 출력버퍼부(300)로 이루어지고, 상기 출력버퍼부(300)는, 파워온/오프에 따라 트랜지스터(Q342)가 온오프되어 바이어스저항(R330)이 접지/비접지로 동작한다.The present invention facilitates the setting of bias and gain when the power amplifier is operating in driving a motor used in optical media, and makes the output stage high impedance when the power amplifier is off, thereby measuring accurate counter electromotive force. The present invention relates to a power amplifier configured to precisely control a motor. The input unit 100 receives a motor driving control signal and outputs a stabilized signal having an appropriate magnitude, and amplifies and outputs the signal output from the input unit 100. An output buffer unit 300 for generating a signal for driving the motor by receiving the signal output from the amplifier 200 and the amplification unit 200, and sets the output stage impedance at the time of power-on and power-off differently And the output buffer unit 300 has the transistor Q342 turned on and off according to power on / off so that the bias resistor R330 is grounded. Operate ungrounded.
Description
본 발명은 파워앰프(power amp)에 관한 것으로서, 더 상세하게 말하자면, 광미디어(optical media)등에 사용되는 모터(motor) 또는 기타 부하를 구동하는 데에 있어서, 파워앰프의 출력단을 하이임피던스(high-impedance)로 만들어 정확한 역기전력을 측정함으로써, 정밀 제어가 가능하도록 하는 파워앰프에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifier, and more specifically, to driving a motor or other load used in optical media, etc., the output stage of the power amplifier has high impedance. It relates to a power amplifier that enables precise control by measuring the exact back electromotive force by making an impedance.
일반적으로 광미디어를 구동하는 데에 있어서, 광미디어에 기록된 정보를 판독하기 위하여, 광미디어 자체를 회전시키는 스핀들(spindle) 모터, 광 판독기를광미디어의 해당 부위로 광범위하게 이동시키는 슬레드(sled) 모터, 광 판독기를 광미디어의 트랙에 따라 정밀하게 이동시키는 트래킹 모터, 광판독기와 광미디어와의 간격을 조절하는 포커스 모터, 및 광미디어를 로딩하는 로딩 모터 등을 이용한다.In general, in driving an optical media, in order to read the information recorded in the optical media, a spindle motor that rotates the optical media itself, and a sled that moves the optical reader extensively to a corresponding portion of the optical media ( sled) motor, a tracking motor for precisely moving the optical reader along the track of the optical media, a focus motor for adjusting the distance between the optical reader and the optical media, and a loading motor for loading the optical media.
그리고, 일반적으로 상기와 같은 모터들은 도 1에 도시된 것과 같은 구동회로를 이용한다.In general, such motors use a driving circuit as shown in FIG. 1.
즉, 도 1에서 보면, 일반적인 모터 구동회로는 입력신호(INPUT)를 증폭하여 신호 레벨을 증대시키는 레벨변환부(1)와, 상기 레벨변환부(1)로부터 출력되는 신호를 입력받아 모터를 구동시킬 수 있는 전력신호로 변환하는 파워앰프부(2)로 이루어진다.That is, in FIG. 1, a general motor driving circuit drives a motor by receiving a signal output from the level converter 1 and a level converter 1 for amplifying an input signal INPUT to increase a signal level. It consists of a power amplifier unit (2) for converting into a power signal that can be made.
상기 레벨변환부(1)는 입력신호(INPUT)가 일측단자로 입력되는 입력저항 (Rin)과, 상기 입력저항(Rin)의 타측단자가 반전입력단자로 연결되고 비반전입력단자가 접지되는 증폭기(AMP1)와, 상기 증폭기(AMP1)의 출력단자가 일측단자로 연결되고 상기 증폭기(AMP1)의 반전입력단자가 타측단자로 연결되는 궤환저항(Rf)으로 이루어진다.The level converter 1 is an amplifier in which an input signal INPUT is input to one terminal, and an other terminal of the input resistor Rin is connected to an inverting input terminal and a non-inverting input terminal is grounded. AMP1 and a feedback resistor Rf having an output terminal of the amplifier AMP1 connected to one terminal and an inverting input terminal of the amplifier AMP1 connected to the other terminal.
상기 파워앰프부(2)는 상기 레벨변환부(1)로부터 출력되는 신호 중에서 양의 성분의 신호를 입력받아 모터를 구동시킬 수 있는 전력신호로 증폭하여 출력하는 제1증폭기(2A)와, 상기 레벨변환부(1)로부터 출력되는 신호 중에서 음의 성분의 신호를 입력받아 모터를 구동시킬 수 있는 전력신호로 증폭하여 출력하는 제2증폭기(2B)로 이루어진다.The power amplifier unit 2 receives a positive component signal from the signal output from the level converter 1 and amplifies and outputs a power signal capable of driving a motor and a first amplifier 2A, The second amplifier 2B receives a signal of a negative component among the signals output from the level converter 1 and amplifies the signal into a power signal capable of driving a motor.
상기와 같이 이루어진 일반적인 모터 구동회로의 동작은 다음과 같다.The operation of the general motor driving circuit made as described above is as follows.
레벨변환부(1)의 증폭기(AMP1)는 입력신호(INPUT)의 전압을 일정한 레벨로 증폭하고, 파워앰프부(2)의 제1증폭기(2A)와 제2증폭기(2B)는 그 증폭된 신호를 입력받아 모터를 구동시킬 수 있는 대전력의 신호로 변환하여 출력한다.The amplifier AMP1 of the level converter 1 amplifies the voltage of the input signal INPUT to a constant level, and the first and second amplifiers 2A and 2B of the power amplifier unit 2 are amplified. It receives the signal and converts it into a signal of high power that can drive the motor.
상기 제1증폭기(2A)와 제2증폭기(2B)로부터 출력되는 신호는 모터에 감겨 있는 코일(3)에 인가되고, 그에 따라 모터가 회전하게 되며, 결과적으로 모터의 회전에 의하여 광미디어에 기록된 정보를 재생한다.The signals output from the first amplifier 2A and the second amplifier 2B are applied to the coil 3 wound on the motor, whereby the motor is rotated, and consequently recorded on the optical media by the rotation of the motor. The recorded information.
그런데, 상기와 같은 모터 구동회로는 도 2에 도시된 바와 같이, 모터의 코일에 인가된 전원에 따른 역기전력을 측정하여 모터 제어에 활용한다.However, as shown in FIG. 2, the motor driving circuit as described above is used for motor control by measuring the counter electromotive force according to the power applied to the coil of the motor.
즉, 코일(3)에 인가된 전원에 따라 발생하는 역기전력(4)을 검출하고, 검출증폭기(5)를 장착하여 검출된 역기전력을 증폭하여, 모터 제어를 정밀하게 할 수 있는 신호값으로 사용한다.That is, the counter electromotive force 4 generated according to the power applied to the coil 3 is detected, the detection amplifier 5 is mounted, the detected back electromotive force is amplified, and used as a signal value capable of precise motor control. .
즉, 상기 제1증폭기(2A)와 제2증폭기(2B)에 의한 바이어스 전류를 오프시킨 상태에서 상기 검출증폭기(5)에서 역기전력을 검출하여 출력하는데, 상기에서 역기전력을 정확하게 측정하기 위해서는 출력측에서 본 임피던스값이 하이임피던스이어야 한다.That is, in the state in which the bias currents of the first amplifier 2A and the second amplifier 2B are turned off, the detection amplifier 5 detects and outputs the counter electromotive force. The impedance value should be high impedance.
그와 같은 조건을 만족하는 파워앰프 회로가 도 3에 도시되어 있다.A power amplifier circuit that satisfies such a condition is shown in FIG.
이하, 첨부된 도면을 참조하여 종래 기술의 파워앰프를 설명한다.Hereinafter, a power amplifier of the prior art will be described with reference to the accompanying drawings.
도 3에 도시되어 있듯이, 종래 기술의 모터의 파워앰프는 다음과 같이 이루어진다.As shown in Fig. 3, the power amplifier of the motor of the prior art is made as follows.
모터 구동제어신호를 입력받아 적절한 크기의 안정화된 신호로 출력하는 입력부(10)와,An input unit 10 for receiving a motor driving control signal and outputting a stabilized signal having an appropriate size;
상기 입력부(10)로부터 출력되는 신호를 증폭하여 출력하는 증폭부(20)와,An amplifier 20 for amplifying and outputting a signal output from the input unit 10;
상기 증폭부(20)로부터 출력되는 신호를 입력받아 모터를 구동시키는 신호를 생성하여 출력하는 버퍼부(30)로 이루어진다.The buffer unit 30 receives the signal output from the amplifier 20 and generates and outputs a signal for driving the motor.
상기 입력부(10)는, 구동전원(Vcc)이 에미터(emitter)로 입력되고 베이스와 컬렉터가 연결되어 있는 제1트랜지스터(transistor, Q11)와, 구동전원이 에미터로 입력되고 상기 제1트랜지스터(Q11)의 베이스(base)가 베이스로 연결되며 컬렉터(collector)가 접지되어 있는 제2트랜지스터와, 상기 제1트랜지스터(Q11)의 컬렉터가 컬렉터로 연결되고 구동제어신호가 베이스로 입력되는 제3트랜지스터 (Q13)와, 상기 제2트랜지스터(Q12)의 컬렉터가 컬렉터로 연결되고 상기 제3트랜지스터(Q13)의 에미터가 에미터로 연결되는 제4트랜지스터(Q14)와, 상기 제3트랜지스터(Q13)의 에미터가 입력단으로 연결되고 출력단이 접지되어 있는 제1전류원(IS10)으로 이루어진다.The input unit 10 includes a first transistor Q11 having a driving power Vcc input to an emitter and a base and a collector connected thereto, and a driving power input to an emitter and the first transistor being input. A second transistor having a base of Q11 connected to the base and a collector connected to ground, a third transistor of which the collector of the first transistor Q11 is connected to the collector and a drive control signal is input to the base. A fourth transistor Q14 and a third transistor Q13 in which a transistor Q13 and a collector of the second transistor Q12 are connected to a collector, and an emitter of the third transistor Q13 is connected to an emitter. Emitter is connected to the input terminal and the output terminal is grounded.
상기 증폭부(20)는, 구동전원(Vcc)이 일측단자로 입력되는 저항(R21)과, 구동전원(Vcc)이 에미터로 입력되고 상기 저항의 타측단자가 베이스로 연결되는 제1트랜지스터(Q21)와, 상기 저항(R21)의 타측단자가 에미터로 연결되고 상기 입력부(10)의 출력단자가 베이스로 연결되고, 컬렉터가 접지되어 있는 제2트랜지스터(Q12)로 이루어진다.The amplifying unit 20 may include a resistor R21 in which driving power Vcc is input to one terminal, and a first transistor in which driving power Vcc is input to an emitter and the other terminal of the resistor is connected to a base. Q21) and the second transistor Q12 having the other terminal of the resistor R21 connected to the emitter, the output terminal of the input unit 10 to the base, and the collector being grounded.
상기 버퍼부(30)는, 대전력전원(Vm)이 컬렉터로 입력되고 상기 증폭부(20)의출력단자가 베이스로 연결되는 제1파워트랜지스터(power transistor, Q31)와, 상기 제1파워트랜지스터(Q31)의 에미터가 컬렉터로 연결되고 에미터가 접지되어 있는 제2파워트랜지스터(Q32)로 이루어진다.The buffer unit 30 includes a first power transistor Q31 having a large power supply Vm input to a collector and an output terminal of the amplifier 20 connected to a base, and the first power transistor Q1. The emitter of Q31) is connected to the collector and consists of a second power transistor Q32 to which the emitter is grounded.
상기와 같이 이루어진 종래 기술의 파워앰프의 동작은 다음과 같다.The operation of the power amplifier of the prior art made as described above is as follows.
입력부(10)는 구동제어신호를 입력받아 증폭하여 적절한 크기의 안정화된 신호로 출력하고, 증폭부(20)는 상기 입력부(10)로부터 출력되는 신호를 입력받아 전류의 크기를 증폭하여 출력한다.The input unit 10 receives the driving control signal and amplifies and outputs it as a stabilized signal having an appropriate size. The amplifier 20 receives the signal output from the input unit 10 and amplifies and outputs the magnitude of the current.
그리고, 버퍼부(30)의 제1파워트랜지스터(Q31)와 제2파워트랜지스터(Q32)는 상기 증폭부(20)로부터 출력되는 신호를 입력받아 증폭하여 모터를 구동시키는 대전력신호를 생성하여 출력한다.In addition, the first power transistor Q31 and the second power transistor Q32 of the buffer unit 30 receive a signal output from the amplifying unit 20 and generate and output a large power signal for driving a motor. do.
도 3에 도시된 바와 같이, 바이어스전류를 차단시킨 후에 출력측에서 본 상기 파워앰프 회로의 임피던스는 하이임피던스이기에 역기전력을 정확하게 측정할 수 있다.As shown in FIG. 3, since the impedance of the power amplifier circuit seen from the output side after blocking the bias current is high impedance, the counter electromotive force can be accurately measured.
그런데, 상기와 같이 동작하는 종래 기술은, 상기 버퍼부(30)의 제1파워트랜지스터(Q31)를 제어하는 상기 증폭부(20)의 제1트랜지스터(Q21)와 제2트랜지스터 (Q22)가 피엔피(PNP, 이하 PNP로 표기함)형 트랜지스터로 이루어져 있으며, PNP형 트랜지스터의 특성상 주파수 특성이 좋지 않기 때문에 동작 주파수 범위 (bandwidth)가 작아지는 단점이 있다.However, in the prior art operating as described above, the first transistor Q21 and the second transistor Q22 of the amplifying unit 20 controlling the first power transistor Q31 of the buffer unit 30 are avoided. It is composed of NNP (PNP, hereinafter referred to as PNP) transistor, and has a disadvantage in that the operating frequency range (bandwidth) becomes small because the frequency characteristic is not good due to the characteristics of the PNP transistor.
상기와 같은 단점을 개선한 파워앰프 회로의 버퍼부가 도 4에 도시되어 있다.The buffer unit of the power amplifier circuit which improves the above disadvantages is shown in FIG. 4.
이하, 도 4를 참조하여 종래 기술의 다른 파워앰프 회로를 설명한다.Hereinafter, another power amplifier circuit of the prior art will be described with reference to FIG. 4.
도 4에는 종래 기술의 다른 파워앰프의 버퍼부는,4 is a buffer portion of another power amplifier of the prior art,
증폭된 신호를 입력받아 차동증폭에 의하여 안정된 신호로 출력하는 차동버퍼부(40)와,A differential buffer unit 40 which receives the amplified signal and outputs a stable signal by differential amplification;
상기 차동버퍼부(40)로부터 출력되는 신호를 입력받아 모터를 구동시킬 수 있는 신호로 증폭하여 출력하는 제1파워출력부(50)와,A first power output unit 50 that receives the signal output from the differential buffer unit 40 and amplifies and outputs a signal capable of driving a motor;
입력되는 신호를 모터를 구동시킬 수 있는 신호로 증폭하여 출력하는 제2파워출력부(60)와,A second power output unit 60 for amplifying and outputting an input signal into a signal capable of driving a motor;
상기 차동버퍼부(40)의 전류 흐름을 안정되게 형성시키는 바이어스저항(Ra)으로 이루어진다.It consists of a bias resistor (Ra) to stably form the current flow of the differential buffer portion (40).
상기 차동버퍼부(10)는, 구동전원(Vcc)이 일측단자로 입력되는 저항(R41)과, 구동전원이 에미터로 입력되고 상기 저항(R41)의 타측단자가 베이스로 연결되는 제1트랜지스터(Q41)와, 상기 저항(R41)의 타측단자가 컬렉터로 연결되고 입력신호가 베이스로 입력되고 에미터가 상기 바이어스저항(Ra)으로 연결되는 제2트랜지스터(Q42)와, 상기 제1트랜지스터(Q41)의 컬렉터가 컬렉터와 베이스로 연결되고 상기 제2트랜지스터(Q42)의 에미터가 에미터로 연결되는 제3트랜지스터(Q43)로 이루어진다.The differential buffer unit 10 includes a resistor R41 through which driving power Vcc is input to one side terminal, a first transistor with driving power being input to an emitter and the other terminal of the resistor R41 connected to a base. (Q41), a second transistor (Q42), the other terminal of the resistor (R41) is connected to the collector, the input signal is input to the base, the emitter is connected to the bias resistor (Ra), and the first transistor (Q1) The collector of Q41 is connected to the collector and the base, and the third transistor Q43 is connected to the emitter of the second transistor Q42 by the emitter.
상기 제1파워출력부(50)는, 대전력전원(Vm)이 컬렉터로 입력되고 상기 차동버퍼부(40)의 출력단자가 베이스로 연결되고 에미터가 출력단자로 연결되는 제1파워트랜지스터(Q51)와, 상기 제1파워트랜지스터(Q51)의 베이스와 에미터 사이에 연결된 제1저항(R51)으로 이루어진다.The first power output unit 50 includes a first power transistor Q51 having a large power supply Vm input to a collector, an output terminal of the differential buffer unit 40 connected to a base, and an emitter connected to an output terminal. ) And a first resistor R51 connected between the base of the first power transistor Q51 and the emitter.
상기 제2파워출력부(60)는, 출력단자가 에미터로 연결되고 에미터가 접지되어 있는 제2파워트랜지스터(Q61)와, 상기 제2파워트랜지스터(Q61)의 베이스와 에미터 사이에 연결된 제2저항(R61)으로 이루어진다.The second power output unit 60 includes a second power transistor Q61 having an output terminal connected to an emitter and an emitter grounded, and a second power transistor connected between the base and the emitter of the second power transistor Q61. It consists of two resistors (R61).
상기와 같이 이루어진 종래 기술의 동작은 다음과 같다.The operation of the prior art made as described above is as follows.
차동버퍼부(40)는 제2트랜지스터(Q42)의 베이스를 통해 증폭된 신호를 입력받아 차동증폭에 의하여 안정된 신호로서 제1트랜지스터(Q41)의 컬렉터를 통해 출력한다.The differential buffer unit 40 receives a signal amplified through the base of the second transistor Q42 and outputs it through the collector of the first transistor Q41 as a stable signal by differential amplification.
그리고, 제1파워출력부(50)의 제1파워트랜지스터(Q51)는 상기 차동버퍼부 (40)의 제1트랜지스터(Q41)로부터 출력되는 신호를 입력받아 모터를 구동시킬 수 있는 신호로 증폭하여 출력한다.The first power transistor Q51 of the first power output unit 50 receives a signal output from the first transistor Q41 of the differential buffer unit 40 and amplifies the signal into a signal capable of driving a motor. Output
또, 제2파워출력부(60)의 제2파워트랜지스터(Q61)도, 입력되는 신호를 모터를 구동시킬 수 있는 신호로 증폭하여 출력한다.The second power transistor Q61 of the second power output unit 60 also amplifies and outputs the input signal into a signal capable of driving a motor.
여기서, 바이어스저항(Ra)은 상기 차동버퍼부(40)의 전류 흐름을 안정되게 형성시키는 기능을 수행한다.Here, the bias resistor Ra performs a function of stably forming a current flow of the differential buffer unit 40.
그런데, 상기에서 보는 바와 같이, 상기 바이어스저항(Ra)이 출력단에 연결되어 있어, 그 값을 일정한 값 이상으로 설정하는 경우 출력에 영향을 주기 때문에, 그 값을 일정한 값 이상으로 크게 할 수 없다.However, as shown in the above, since the bias resistor Ra is connected to the output terminal, and the value is set to a predetermined value or more, the output is affected, and therefore, the value cannot be made larger than the predetermined value.
따라서, 상기와 같이 동작하는 종래 기술은, 바이어스저항(Ra)이 너무 작아서 바이어스 설정을 높게 할 수 없고, 높은 증폭 이득을 얻지 못하는 단점이 있다.Therefore, the prior art operating as described above has a disadvantage in that the bias setting Ra is too small to increase the bias setting and to obtain a high amplification gain.
상기와 같은 단점을 해결하여, 바이어스저항이 출력단에 영향을 미치지 않도록 구성한 종래 기술의 파워앰프의 버퍼부 회로가 도 5에 도시되어 있다.In order to solve the above disadvantages, the buffer circuit of the power amplifier of the prior art is configured in such a manner that the bias resistor does not affect the output stage.
이하, 도 5를 참조하여 종래 기술의 파워앰프를 설명한다.Hereinafter, a power amplifier of the prior art will be described with reference to FIG. 5.
도 5에 도시되어 있듯이, 종래 기술의 파워 앰프의 버퍼부는,As shown in Figure 5, the buffer portion of the power amplifier of the prior art,
증폭된 신호를 입력받아 차동증폭에 의하여 안정된 신호로 출력하는 차동버퍼부(70)와,A differential buffer unit 70 for receiving an amplified signal and outputting the signal as a stable signal by differential amplification;
상기 차동버퍼부(70)로부터 출력되는 신호를 입력받아 모터를 구동시킬 수 있는 신호로 증폭하여 출력하는 제1파워출력부(80)와,A first power output unit 80 which receives the signal output from the differential buffer unit 70 and amplifies and outputs a signal capable of driving a motor;
입력되는 신호를 모터를 구동시킬 수 있는 신호로 증폭하여 출력하는 제2파워출력부(90)와,A second power output unit 90 for amplifying and outputting an input signal into a signal capable of driving a motor;
상기 차동버퍼부(60)의 전류 흐름을 안정되게 형성시키며 일측단자가 접지되어 있는 바이어스저항(Rb)으로 이루어진다.The current flow of the differential buffer unit 60 is stably formed, and one terminal is formed of a bias resistor Rb having a ground.
도면에서 보듯이, 상기 파워 앰프 버퍼부의 주요한 구성 요소는 도 4의 파워 앰프의 버퍼부와 동일하게 되어 있으며, 다만 바이어스저항(Rb)의 타측단자가 접지된 것이 다르게 구성된 점이며, 중복되는 것을 피하기 위하여 다른 구성 요소의 상세한 설명은 생략한다.As shown in the figure, the main components of the power amplifier buffer unit are the same as the buffer unit of the power amplifier of FIG. 4, except that the other terminal of the bias resistor Rb is grounded differently, and is not avoided. Detailed description of other components is omitted for the sake of brevity.
상기와 같이 바이어스저항(Rb)을 접지시킴으로써, 상기 바이어스저항(Rb)의 변화가 출력에 직접적인 영향을 미치지 않으므로, 바이어스 조절 및 이득 설정을 용이하게 할 수 있는 장점이 있다.By grounding the bias resistor Rb as described above, since the change in the bias resistor Rb does not directly affect the output, there is an advantage of facilitating bias adjustment and gain setting.
그러나, 상기와 같은 종래 기술은, 상기 바이어스저항(Rb)이 접지되어 있기때문에, 앰프 회로의 오프시에 상기 제1파워출력부(80)의 제1저항(R81)과 상기 차동버퍼부(70)의 제3트랜지스터(Q73) 및 상기 바이어스저항(Rb)으로 이루어지는 전류 회로가 형성되므로, 하이임피던스를 만들 수가 없게 된다.However, in the above conventional technique, since the bias resistor Rb is grounded, the first resistor R81 and the differential buffer section 70 of the first power output section 80 are turned off when the amplifier circuit is turned off. Since a current circuit composed of the third transistor Q73 and the bias resistor Rb is formed, it is impossible to make a high impedance.
즉, 상기와 같이 동작하는 종래 기술은, 바이어스와 이득 설정은 용이하게 할 수 있지만, 파워앰프의 오프시에 하이임피던스 회로를 만들어줄 수가 없기에, 역기전력을 정확하게 측정하지 못하는 단점이 있다.That is, the prior art operating as described above can easily set the bias and the gain, but it is not possible to make a high impedance circuit when the power amplifier is off, there is a disadvantage that can not accurately measure the back EMF.
따라서, 본 발명의 목적은 상기와 같은 종래 기술들의 문제점 및 단점을 해결하기 위한 것으로서, 모터등의 부하를 구동하는 데에 있어서, 파워앰프가 동작할 때에는 바이어스 및 이득 설정을 용이하게 하고, 파워앰프가 오프시에는 출력단을 하이임피던스로 만들어줌으로써, 정확한 역기전력을 측정하도록 하여, 정밀한 모터 등의 부하 제어가 가능하도록 하는 파워앰프를 제공하는 데에 있다.Accordingly, an object of the present invention is to solve the problems and disadvantages of the prior art as described above, in driving a load such as a motor, when the power amplifier is operating, it is easy to set the bias and gain, power amplifier It is to provide a power amplifier that makes the output stage high impedance when the power is off, so that the accurate back EMF can be measured and the load control such as a precise motor can be performed.
도 1은 일반적인 모터 구동회로를 적용한 회로도,1 is a circuit diagram applying a general motor driving circuit,
도 2는 모터에서 역기전력을 측정하는 것을 나타낸 도면,2 is a diagram illustrating measuring a counter electromotive force in a motor;
도 3은 종래 기술의 파워앰프를 적용한 회로도,3 is a circuit diagram to which a conventional power amplifier is applied;
도 4는 종래 기술의 파워앰프를 적용한 다른 회로도,4 is another circuit diagram to which a conventional power amplifier is applied;
도 5는 종래 기술의 파워앰프를 적용한 또 다른 회로도,5 is another circuit diagram to which a conventional power amplifier is applied;
도 6은 본 발명의 실시예에 따른 파워앰프를 적용한 회로도6 is a circuit diagram to which a power amplifier according to an embodiment of the present invention is applied.
도 7은 도 6에서 제2파워출력부의 상세회로도이다.FIG. 7 is a detailed circuit diagram of the second power output unit in FIG. 6.
상기와 같은 목적을 달성하기 위한 본 발명의 하나의 특징에 따른 파워앰프는,Power amplifier according to one feature of the present invention for achieving the above object,
부하를 구동하는 파워앰프에 있어서,In a power amplifier for driving a load,
구동제어신호를 입력받아 적절한 크기의 안정화된 신호로 출력하는 입력부와,An input unit for receiving a drive control signal and outputting a stabilized signal having an appropriate magnitude;
상기 입력부로부터 출력되는 신호를 증폭하여 출력하는 증폭부와,An amplifier for amplifying and outputting the signal output from the input unit;
상기 증폭부로부터 출력되는 신호를 입력받아 부하를 구동시키는 신호를 생성하며, 파워온일 때와 파워오프일 때의 출력단 임피던스를 다르게 설정하는 출력버퍼부를 포함하는 것을 특징으로 한다.It is characterized in that it comprises an output buffer unit for receiving a signal output from the amplification unit for driving the load, and setting the output terminal impedance differently at power-on and power-off.
상기 출력버퍼부는,The output buffer unit,
상기 증폭부로부터 출력되는 신호를 입력받아 부하를 구동시킬 수 있는 신호로 증폭하여 출력하는 제1파워출력부와,A first power output unit which receives the signal output from the amplifier and amplifies and outputs a signal capable of driving a load;
입력되는 신호를 부하를 구동시킬 수 있는 신호로 증폭하여 출력하는 제2파워출력부와,A second power output unit for amplifying and outputting an input signal into a signal capable of driving a load;
상기 제1파워출력부의 전류 흐름을 안정되게 형성시키는 바이어스저항과,A bias resistor for stably forming a current flow of the first power output unit;
파워온/오프에 따라 동작하여 상기 바이어스저항을 회로에서 동작시키도록 제어하는 스위칭부를 포함하는 것을 특징으로 한다.And a switching unit configured to operate according to power on / off to control the bias resistor to operate in a circuit.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 6에 도시되어 있듯이, 본 발명의 실시예에 따른 파워앰프는,As shown in Figure 6, the power amplifier according to an embodiment of the present invention,
모터 구동제어신호를 입력받아 적절한 크기의 안정화된 신호로 출력하는 입력부(100)와,An input unit 100 for receiving a motor driving control signal and outputting a stabilized signal having an appropriate magnitude;
상기 입력부(100)로부터 출력되는 신호를 증폭하여 출력하는 증폭부(200)와,An amplifier 200 for amplifying and outputting a signal output from the input unit 100;
상기 증폭부(200)로부터 출력되는 신호를 입력받아 모터를 구동시키는 신호를 생성하며, 파워온일 때와 파워오프일 때의 출력단 임피던스를 다르게 설정하는 출력버퍼부(300)로 이루어진다.It receives the signal output from the amplifier 200 generates a signal for driving the motor, it is composed of an output buffer 300 for setting the output terminal impedance differently when the power on and off.
상기 입력부(100)는, 파워온됨에 따라 전체 회로가 안정적으로 동작하도록구동시키는 동작제어(110)와, 상기 동작제어부(110)의 제어에 따라 동작하여 모터 구동제어신호를 입력받아 적절한 크기의 안정화된 신호로 출력하는 신호입력부 (120)로 이루어진다.The input unit 100 is operated according to the operation control 110 for driving the entire circuit to operate stably as the power is turned on, and operates under the control of the operation control unit 110 to receive a motor drive control signal to stabilize the appropriate size It consists of a signal input unit 120 for outputting the signal.
상기 동작제어부(110)는, 구동전원(Vcc)이 에미터로 입력되고 베이스와 컬렉터가 연결되어 있는 트랜지스터(Q111)와, 상기 트랜지스터(Q111)의 컬렉터가 입력단자로 연결되고 출력단자가 접지되어 있는 전류원(Is111)으로 이루어진다.The operation controller 110 may include a transistor Q111 having a driving power supply Vcc input to an emitter, a base and a collector connected thereto, a collector of the transistor Q111 connected to an input terminal, and an output terminal grounded thereto. It consists of a current source Is111.
상기 신호입력부(120)는, 구동전원이 에미터로 입력되고, 상기 동작제어부 (110)의 동작제어신호에 따라 온되는 제1트랜지스터(Q121)와, 상기 제1트랜지스터 (Q121)의 컬렉터가 에미터로 연결되고 모터 구동제어신호가 베이스로 입력되는 제2트랜지스터(Q122)와, 상기 제1트랜지스터(Q121)의 컬렉터가 에미터로 연결되고 모터 구동제어신호가 베이스로 입력되는 제3트랜지스터(Q123)와, 상기 제2트랜지스터 (Q122)의 컬렉터가 컬렉터와 베이스로 연결되고 에미터가 접지되는 제4트랜지스터 (Q124)와, 상기 제3트랜지스터(Q125)의 컬렉터가 컬렉터로 연결되고 상기 제4트랜지스터(Q124)의 베이스가 베이스로 연결되며 에미터가 접지되는 제5트랜지스터 (Q125)로 이루어진다.The signal input unit 120 includes a first transistor Q121 and a collector of the first transistor Q121 that drive power is input to an emitter and turned on according to an operation control signal of the operation control unit 110. Second transistor (Q122) connected to the motor and the motor drive control signal is input to the base, and the third transistor (Q123) to which the collector of the first transistor (Q121) is connected to the emitter and the motor drive control signal is input to the base. ), A fourth transistor Q124 having a collector of the second transistor Q122 connected to the collector and a base, and an emitter grounded, and a collector of the third transistor Q125 connected to the collector and connected to the fourth transistor. A base of Q124 is connected to the base and consists of a fifth transistor Q125 to which the emitter is grounded.
상기 증폭부(200)는, 구동전원(Vcc)이 에미터로 입력되고 상기 입력부(100)의 동작제어부(110)의 트랜지스터(Q111)의 베이스가 베이스로 연결되는 제1트랜지스터(Q201)와, 구동전원(Vcc)이 컬렉터로 입력되고 상기 입력부(100)의 출력단자가 베이스로 연결되는 제2트랜지스터(Q202)와, 상기 제1트랜지스터(Q201)의 컬렉터가 컬렉터로 연결되고 상기 제2트랜지스터(Q202)의 에미터가 베이스로 연결되고 에미터가 접지되는 제3트랜지스터(Q203)로 이루어진다.The amplifier 200 includes a first transistor Q201 in which a driving power source Vcc is input to an emitter, and a base of the transistor Q111 of the operation controller 110 of the input unit 100 is connected to a base; The driving transistor Vcc is input to the collector and the second transistor Q202 connected to the base of the input terminal 100 is connected to the base, and the collector of the first transistor Q201 is connected to the collector and the second transistor Q202. Emitter is connected to the base and the emitter is grounded.
상기 출력버퍼부(300)는, 상기 증폭부(200)로부터 출력되는 신호를 입력받아 모터를 구동시킬 수 있는 신호로 증폭하여 출력하는 제1파워출력부(310)와, 입력되는 신호를 모터를 구동시킬 수 있는 신호로 증폭하여 출력하는 제2파워출력부(320)와, 상기 제1파워출력부(310)의 전류 흐름을 안정되게 형성시키는 바이어스저항 (R330)과, 파워온/오프에 따라 동작하여 상기 바이어스저항(R330)을 회로에서 동작시키도록 제어하는 스위칭부(340)로 이루어진다.The output buffer unit 300 receives the signal output from the amplifier 200 and amplifies and outputs a signal capable of driving the motor to output the first power output unit 310 and the input signal to the motor A second power output unit 320 for amplifying and outputting a drive signal, a bias resistor R330 for stably forming a current flow of the first power output unit 310, and power on / off In operation, the switching unit 340 controls the bias resistor R330 to operate in a circuit.
상기 제1파워출력부(310)는, 상기 증폭부(200)로부터 출력되는 신호를 입력받아 차동증폭에 의하여 안정된 신호로 출력하는 차동버퍼부(311)와, 상기 차동버퍼부(311)로부터 출력되는 신호를 입력받아 모터를 구동시킬 수 있는 신호로 증폭하여 출력하는 제1파워구동부(315)로 이루어진다.The first power output unit 310 is a differential buffer unit 311 for receiving a signal output from the amplifier 200 and outputs a stable signal by the differential amplification, and outputs from the differential buffer unit 311 It is composed of a first power drive unit 315 for receiving and receiving a signal to amplify and output the signal to drive the motor.
상기 차동버퍼부(311)는, 구동전원(Vcc)이 일측단자로 입력되는 저항(R311)과, 구동전원(Vcc)이 에미터로 입력되고 상기 저항(R311)의 타측단자가 베이스로 연결되는 제1트랜지스터(Q311)와, 상기 저항(R311)의 타측단자가 컬렉터로 연결되고 상기 증폭부(200)의 출력단자가 베이스로 연결되며, 상기 바이어스저항(R330)이 에미터로 연결되는 제2트랜지스터(Q312)와, 상기 제1트랜지스터(Q311)의 컬렉터가 컬렉터와 베이스로 연결되고 상기 제2트랜지스터(Q312)의 에미터가 에미터로 연결되는 제3트랜지스터(Q313)로 이루어진다.The differential buffer unit 311 may include a resistor R311 having a driving power supply Vcc input to one side terminal, a driving power supply Vcc being input to an emitter, and the other terminal of the resistor R311 connected to a base. The first transistor Q311 and the other terminal of the resistor R311 are connected to the collector, the output terminal of the amplifier 200 is connected to the base, and the second transistor is connected to the bias resistor R330 as an emitter. Q312 and a third transistor Q313 are connected to the collector of the first transistor Q311 by a collector and a base, and an emitter of the second transistor Q312 is connected to an emitter.
상기 제1파워구동부(315)는, 대전력전원(Vm)이 컬렉터로 입력되고 상기 차동버퍼부(311)의 출력단자가 베이스로 연결되며 컬렉터가 출력단으로 연결되는 제1파워트랜지스터(Q315)와, 상기 제1파워트랜지스터(Q315)의 베이스와 에미터 사이에 연결된 제1저항(R315)으로 이루어진다.The first power driver 315 may include a first power transistor Q315 having a large power supply Vm input to a collector, an output terminal of the differential buffer unit 311 connected to a base, and a collector connected to an output terminal; The first resistor R315 is connected between the base and the emitter of the first power transistor Q315.
도 7에 도시되어 있듯이, 상기 제2파워출력부(320)는,As shown in Figure 7, the second power output unit 320,
상기 제1파워구동부(310)로부터 출력되는 신호가 일정 전압 이상인 경우 동작하여, 입력되는 신호를 안정된 신호로 증폭하여 출력하는 버퍼부(321)와,A buffer unit 321 which operates when the signal output from the first power driver 310 is equal to or higher than a predetermined voltage, amplifies the input signal into a stable signal, and outputs the signal;
상기 버퍼부(321)로부터 출력되는 신호를 입력받아 모터를 구동시킬 수 있는 신호로 증폭하여 출력하는 제2파워구동부(325)로 이루어진다.The second power driver 325 receives the signal output from the buffer unit 321 and amplifies and outputs a signal capable of driving the motor.
상기 버퍼부(321)는, 구동전원이 컬렉터로 입력되는 제1트랜지스터(Q321)와, 구동전원이 입력단자로 입력되고 상기 제1트랜지스터(Q321)의 베이스가 출력단자로 연결되는 전류원(Is321)과, 상기 제1트랜지스터(Q321)의 에미터가 에미터로 연결되고 입력신호가 베이스로 입력되고 컬렉터가 상기 제2파워구동부(125)로 연결되는 제2트랜지스터(Q323)와, 상기 제1트랜지스터(Q321)의 베이스가 애노드(anode)로 연결되는 제1다이오드(diode, D321)와, 상기 제1다이오드(D321)의 캐소드(cathode)가 애노드로 연결되고 캐소드가 출력단으로 연결되는 제2다이오드(D322)로 이루어진다.The buffer unit 321 may include a first transistor Q321 through which driving power is input to a collector, a current source Is321 through which driving power is input as an input terminal, and a base of the first transistor Q321 is connected as an output terminal. And a second transistor Q323 having an emitter of the first transistor Q321 connected to an emitter, an input signal being input to a base, and a collector connected to the second power driver 125, and the first transistor. A first diode D321 having a base of Q321 connected to an anode, and a second diode having a cathode of the first diode D321 connected to the anode and a cathode connected to the output terminal D322).
상기 제2파워구동부(325)는, 상기 버퍼부(321)의 출력단자가 베이스로 연결되고 출력단이 컬렉터로 연결되고 에미터가 접지되는 제2파워트랜지스터(Q325)와, 상기 제2파워트랜지스터(Q325)의 베이스와 에미터 사이에 연결된 제2저항(R325)으로 이루어진다.The second power driver 325 includes a second power transistor Q325 having an output terminal of the buffer unit 321 connected to a base, an output terminal connected to a collector, and an emitter grounded, and the second power transistor Q325. And a second resistor R325 connected between the base and the emitter.
상기와 같이 이루어진 본 발명의 실시예의 동작은 다음과 같다.Operation of the embodiment of the present invention made as described above is as follows.
파워온되어 구동전원(Vcc)이 인가되면 입력부(100)의 동작제어부(110)의 트랜지스터(Q111)가 온되면서 전체 회로의 동작을 구동시킨다.When the power is turned on and the driving power source Vcc is applied, the transistor Q111 of the operation control unit 110 of the input unit 100 is turned on to drive the operation of the entire circuit.
신호입력부(120)는 상기 동작제어부(110)의 제어에 따라 제1트랜지스터 (Q121)가 온되고, 그에 따라 제2트랜지스터(Q122)와 제3트랜지스터(Q123)가 모터 구동제어신호를 입력받아 적절한 크기의 안정화된 신호로 증폭하여 증폭부(200)로 출력한다.In the signal input unit 120, the first transistor Q121 is turned on under the control of the operation control unit 110, and accordingly, the second transistor Q122 and the third transistor Q123 receive a motor driving control signal and are appropriately received. Amplified by the stabilized signal of the magnitude and output to the amplifier 200.
그리고, 증폭부(200)는 파워온되면서 제1트랜지스터(Q201)가 온되어, 상기 제2트랜지스터(Q202)가 상기 입력부(100)로부터 출력되는 신호를 증폭하여 출력하며, 제3트랜지스터(Q203)는 상기 제2트랜지스터(Q202)로부터 출력되는 신호를 다시 증폭하여 상기 출력버퍼부(300)로 출력한다.The first transistor Q201 is turned on while the amplifier 200 is powered on, and the second transistor Q202 amplifies and outputs the signal output from the input unit 100, and the third transistor Q203. Amplifies the signal output from the second transistor Q202 again and outputs the amplified signal to the output buffer unit 300.
출력버퍼부(300)는 파워온이 되면, 스위칭부(340)의 제1트랜지스터(Q341)가 온되고, 그에 따라 제2트랜지스터(Q342)가 온되어 바이어스저항(R330)을 접지시킨다.When the output buffer 300 is powered on, the first transistor Q341 of the switching unit 340 is turned on, and accordingly, the second transistor Q342 is turned on to ground the bias resistor R330.
그리고, 전체 회로가 파워온됨에 따라 제1파워구동부(310)의 차동버퍼부 (311)의 제1트랜지스터(Q311)가 온되고, 제2트랜지스터(Q312)는 베이스를 통해 입력되는 상기 증폭부(200)로부터 출력되는 신호를 차동증폭하여 제3트랜지스터 (Q313)를 통하여 출력한다.As the entire circuit is powered on, the first transistor Q311 of the differential buffer unit 311 of the first power driver 310 is turned on, and the second transistor Q312 is the amplifying unit input through the base ( The signal output from 200 is differentially amplified and output through the third transistor Q313.
제1파워구동부(315)의 제1파워트랜지스터(Q315)는 상기 차동버퍼부(311)로부터 출력되는 신호를 증폭하여 모터를 구동시키는 신호로서 출력한다.The first power transistor Q315 of the first power driver 315 amplifies the signal output from the differential buffer unit 311 and outputs the signal as a signal for driving the motor.
그리고, 도 7에 도시되어 있듯이, 제2파워출력부(320)는 파워온됨에 따라 버퍼부(321)의 제1트랜지스터(Q321)가 온되어, 그에 따라 제2트랜지스터(Q323)는 베이스를 통해 입력되는 신호를 증폭하여 출력하며, 제2파워출력부(325)의 제2파워트랜지스터(Q325)는 상기 버퍼부(321)로부터 출력되는 신호를 증폭하여 모터를 구동시키는 신호를 출력한다.As shown in FIG. 7, as the second power output unit 320 is powered on, the first transistor Q321 of the buffer unit 321 is turned on, and accordingly, the second transistor Q323 is connected to the base. The amplified signal is amplified and output, and the second power transistor Q325 of the second power output unit 325 amplifies the signal output from the buffer unit 321 and outputs a signal for driving the motor.
상기와 같은 제1파워트랜지스터(Q315)와 제2파워트랜지스터(Q325)가 구동되면, 그에 따라 모터의 코일에 전류가 흘러 모터를 회전시킨다.When the first power transistor Q315 and the second power transistor Q325 are driven as described above, current flows through the coil of the motor to rotate the motor.
한편, 파워오프가 되면, 구동전원(Vcc)이 인가되지 않기에, 입력부(100)의 동작제어부(110)의 트랜지스터(Q111)가 오프되고, 그에 따라 신호입력부(120)의 제1트랜지스터(Q121)와, 증폭부(200)의 제2트랜지스터(Q201)와, 스위칭부(340)의 제1트랜지스터(Q341)가 오프된다.On the other hand, when the power is turned off, since the driving power source Vcc is not applied, the transistor Q111 of the operation control unit 110 of the input unit 100 is turned off, whereby the first transistor Q121 of the signal input unit 120 is turned off. ), The second transistor Q201 of the amplifier 200, and the first transistor Q341 of the switching unit 340 are turned off.
그리고, 상기 스위칭부(340)는 1트랜지스터(Q341)가 오프됨에 따라 제2트랜지스터(Q342)도 오프되어, 상기 바이어스저항(R330)이 접지되지 않으므로, 파워오프시 출력단으로부터 제1파워구동부(310)의 제1저항(R315)과 차동버퍼부(311)의 제3저항(Q313) 및 바이어스저항(R330)으로 연결되는 폐회로가 형성되지 않는다.As the first transistor Q341 is turned off, the switching unit 340 also turns off the second transistor Q342 so that the bias resistor R330 is not grounded. The closed circuit connected to the first resistor R315 of the second resistor, the third resistor Q313 of the differential buffer unit 311 and the bias resistor R330 is not formed.
따라서, 파워오프시에 출력단에서 본 임피던스를 하이임피던스로 유지시키도록 하여, 정확한 역기전력을 측정할 수 있으며, 그에 따라 모터 제어를 정확하게 할 수 있다.Therefore, by maintaining the impedance seen at the output terminal at high impedance at the time of power-off, accurate back EMF can be measured and accordingly motor control can be precisely performed.
도 6에 도시된 바와 같이 상기 실시예에서는 스위칭부(340)의 제2트랜지스터는 NPN형 트랜지스터로 구현하였는데, 스위칭 기능을 가지는 피엔피(PNP)형 트랜지스터로 구현할 수 있다.As illustrated in FIG. 6, the second transistor of the switching unit 340 is implemented as an NPN transistor, but may be implemented as a PNP transistor having a switching function.
또, 상기 스위칭부(340)의 제2트랜지스터(Q342)는 엔모스(NMOS)트랜지스터, 또는 피모스(PMOS)트랜지스터를 이용하여 구현할 수도 있다.In addition, the second transistor Q342 of the switching unit 340 may be implemented using an NMOS transistor or a PMOS transistor.
그리고, 상기 실시예에서는 모터를 구동시키는 것을 예로 들었으나, 모터 이외에 출력단에서 볼 때 하이임피던스를 측정하여야 하는 각종 부하에 적용될 수 있다.In the above embodiment, the driving of the motor is exemplified, but it may be applied to various loads for which high impedance is to be measured in addition to the motor.
따라서, 상기와 같이 동작하는 본 발명은, 모터등의 부하를 구동하는 데에 있어서, 파워앰프가 온시에는 바이어스저항을 접지시킴으로써 바이어스 및 이득 설정을 용이하게 하고, 파워앰프가 오프시에는 바이어스저항을 접지시키지 않음으로써 출력단을 하이임피던스로 만들어주어, 정확한 역기전력을 측정하도록 하여, 정밀하게 모터등의 부하를 제어할 수 있는 효과가 있다.Accordingly, the present invention operating as described above facilitates the bias and gain setting by grounding the bias resistor when the power amplifier is on in driving a load such as a motor, and the bias resistor when the power amplifier is off. By making the output stage high impedance by not grounding, it is possible to accurately measure the counter electromotive force, so that the load of the motor and the like can be precisely controlled.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0064752A KR100406121B1 (en) | 2001-10-19 | 2001-10-19 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0064752A KR100406121B1 (en) | 2001-10-19 | 2001-10-19 | Power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030032705A KR20030032705A (en) | 2003-04-26 |
| KR100406121B1 true KR100406121B1 (en) | 2003-11-14 |
Family
ID=29565536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0064752A KR100406121B1 (en) | 2001-10-19 | 2001-10-19 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100406121B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980041916A (en) * | 1996-11-08 | 1998-08-17 | 쯔지하루오 | Differential Amplifier and Voltage Follower Circuit |
| KR19990059603A (en) * | 1997-12-31 | 1999-07-26 | 전주범 | Mobile Phone with Power Amplifier Control Circuit |
-
2001
- 2001-10-19 KR KR10-2001-0064752A patent/KR100406121B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980041916A (en) * | 1996-11-08 | 1998-08-17 | 쯔지하루오 | Differential Amplifier and Voltage Follower Circuit |
| KR19990059603A (en) * | 1997-12-31 | 1999-07-26 | 전주범 | Mobile Phone with Power Amplifier Control Circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030032705A (en) | 2003-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (en) | Magnetic recording / reproducing circuit | |
| US7345544B1 (en) | Method and apparatus for common mode control | |
| KR101232407B1 (en) | Amplifier with gain expansion stage | |
| JP4397841B2 (en) | Light receiving amplifier circuit and optical pickup device having the same | |
| US20070236825A1 (en) | Differential Voice Coil Motor Control | |
| US5691663A (en) | Single-ended supply preamplifier with high power supply rejection ratio | |
| US7675704B2 (en) | Magnetoresistive head preamplifier circuit with programmable input impedance | |
| KR100406121B1 (en) | Power amplifier | |
| US9099137B2 (en) | Analog tunneling current sensors for use with disk drive storage devices | |
| JP2595806B2 (en) | Read / write amplifier circuit for magnetic disk drive | |
| US5999051A (en) | Variable gain amplification circuit having a circuit for controlling a bias current | |
| US11855588B2 (en) | Differential driver | |
| JP2002374130A (en) | Photoelectric current amplifying circuit | |
| JP2007150608A (en) | Light receiving amplifier circuit and optical pickup device | |
| JP2005294940A (en) | Semiconductor circuit device and operational amplifier | |
| JP3441356B2 (en) | Amplifier circuit | |
| JP2762333B2 (en) | Amplifier circuit and signal amplifier IC | |
| US8541733B2 (en) | Laser light detection circuit | |
| JP2583356B2 (en) | Switching circuit between magnetic disk read circuit and write circuit | |
| JP2003152472A (en) | Voltage-current conversion ratio switching circuit | |
| JP2000293804A (en) | Magnetic disk memory | |
| JP2001067692A (en) | Device for scanning optical recording medium | |
| JP2009038648A (en) | Light receiving amplifier circuit for optical pickup, and optical pickup device using it | |
| JP2003124753A (en) | Optical signal amplifier circuit | |
| JP2004096288A (en) | Current/voltage converter circuit, signal processing circuit using the same, and optical information reproducer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111028 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |