JP2005294940A - Semiconductor circuit device and operational amplifier - Google Patents
Semiconductor circuit device and operational amplifier Download PDFInfo
- Publication number
- JP2005294940A JP2005294940A JP2004103290A JP2004103290A JP2005294940A JP 2005294940 A JP2005294940 A JP 2005294940A JP 2004103290 A JP2004103290 A JP 2004103290A JP 2004103290 A JP2004103290 A JP 2004103290A JP 2005294940 A JP2005294940 A JP 2005294940A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- transistor
- offset
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000010586 diagram Methods 0.000 description 16
- 238000012544 monitoring process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、例えば光学式メディア用の記録再生装置の１つとして使用される光ピックアップに搭載される光ピックアップ用受光素子（Photo Detect Integrated Circuit：ＰＤＩＣ）などに使用される演算増幅器のオフセットを補償することができる半導体回路装置に関する。 The present invention compensates for an offset of an operational amplifier used in a light receiving element (Photo Detect Integrated Circuit: PDIC) mounted on an optical pickup used as one of recording / reproducing devices for optical media, for example. The present invention relates to a semiconductor circuit device that can be used.
従来、光ピックアップに搭載されるＰＤＩＣの電圧出力値、及びその和・差の結果は、光学式メディアのトラック追従（トラッキング）、及び光学式メディアとの距離（フォーカス）制御信号として使用されている。 Conventionally, the voltage output value of a PDIC mounted on an optical pickup and the result of the sum / difference are used as a track follow-up (tracking) of an optical medium and a distance (focus) control signal with the optical medium. .
通常、ＰＤＩＣは１チップＩＣと１つ以上の出力端子と１つ以上の電源端子とから構成され、このＰＤＩＣには１つ以上のフォトダイオードとフォトダイオードに接続された１つ以上のオペアンプとが内蔵され、オペアンプの出力は出力端子に接続される。 Usually, a PDIC is composed of a one-chip IC, one or more output terminals, and one or more power supply terminals. The PDIC includes one or more photodiodes and one or more operational amplifiers connected to the photodiodes. The output of the operational amplifier is connected to the output terminal.
図７は、代表的な再生用ＰＤＩＣを示すブロック図である。通常、ＰＤＩＣ２２９は、複数のフォトダイオード２３０〜２３５と、このフォトダイオード２３０〜２３５に接続されたオペアンプ２１７〜２２２とを有し、これら各オペアンプ２１７〜２２２がそれぞれ各フォトダイオード２３０〜２３５に照射した光量に応じて発生する電流信号を電圧信号に変換増幅する。
FIG. 7 is a block diagram showing a typical playback PDIC. In general, the
すなわち、図７に示すように、ＰＤＩＣ２２９は、フォーカス信号用フォトダイオード２３０〜２３３と、このフォーカス信号用フォトダイオード２３０〜２３３とその反転入力端子とが接続されたそれぞれフォーカス信号用オペアンプ２１７〜２２０とを有する。各フォーカス信号用オペアンプ２１７〜２２０は、それぞれ負帰還回路２２３〜２２６を有し、その非反転入力端子は基準電位（Ｖｃ）２５１を供給する基準電源端子ＶＣに接続され、それぞれ入力オフセット電圧を０に調整するためのオフセット電圧調整用入力２５７〜２６０を入力する図示せぬ端子を有する。そして、各フォーカス信号用アペアンプ２１７〜２２０の出力はフォーカス信号用出力端子Ａ〜Ｄを介して出力される。以下、フォーカス信号用出力端子Ａ〜Ｄを介して出力されるオペアンプ２１７〜２２０の出力をＡ〜Ｄ出力という。
That is, as shown in FIG. 7, the
また、ＰＤＩＣ２２９には、トラッキング信号用フォトダイオード２３４、２３５と、このトラッキング信号用フォトダイオード２３４、２３５とその反転入力端子とが接続されたそれぞれトラッキング信号用オペアンプ２２１、２２２とを有する。各トラッキング信号用オペアンプ２２１、２２２は、それぞれ負帰還回路２２７、２２８を有し、その非反転入力端子は基準電位（Ｖｃ）２５１を供給する基準電源端子ＶＣに接続され、それぞれ入力オフセット電圧を０に調整するためのオフセット電圧調整用入力２６１、２６２を入力する図示せぬ端子を有する。そして、各トラッキング信号用アペアンプ２２１、２２２の出力は、トラッキング信号用出力端子Ｅ、Ｆを介して出力される。以下、トラッキング信号用出力端子Ｅ、Ｆを介して出力されるオペアンプ２２１、２２２の出力をＥ、Ｆ出力という。
The
ＰＤＩＣ２２９には、その他、ＩＣ内部で接続していないNon-connection端子ＮＣ、電源電位（Ｖｃｃ）２５３を供給するための電源端子ＶＣＣ、基準電源電位（Ｖｃ）２５１を供給するための基準電源端子ＶＣ、ＧＮＤ電位２５４を供給するためのＧＮＤ端子ＧＮＤなどを備える。
The
このようなＰＤＩＣ２２９においては、内蔵された各オペアンプ２１７〜２２２は各フォトダイオード２３０〜２３５に照射された光量に応じて発生する電流信号を電圧信号に変換増幅している。これがＰＤＩＣ２２９のＡ〜Ｅ出力となる。ここで、ＰＤＩＣ２２９内のオペアンプ２１７〜２２２がオフセット電圧を有すると、ＰＤＩＣ２２９の出力が誤差を持つことになり、フォーカス制御やトラッキング制御が不完全で、正しくデータを読み出せないという不具合が発生してしまう。またオフセット電圧が温度変化、電源電圧変動に対して敏感であると同様の不具合の原因となりうる。
In such a
また、最近のＰＤＩＣに求められる技術動向として、広帯域化、ゲイン切り替え機能化が挙げられる。これらの機能実現のためには、オペアンプの多段化が必須技術としてあげられるが、多段化とオフセット電圧のばらつきとにはトレードオフの関係がある。 Further, recent technical trends required for PDIC include wideband and gain switching function. In order to realize these functions, multi-stage operation of an operational amplifier is an essential technology, but there is a trade-off relationship between multi-stage operation and variations in offset voltage.
以上のことからも、特に影響が大きい初段のオペアンプにおける素子のばらつきによるオフセットの低減を図る必要がある。オペアンプのオフセット電圧を低減するための方法として、オペアンプ内の差動増幅器に対してオフセット補償回路を設ける方法がある（例えば特許文献１など）。 From the above, it is necessary to reduce the offset due to device variations in the first-stage operational amplifier, which has a particularly large influence. As a method for reducing the offset voltage of the operational amplifier, there is a method of providing an offset compensation circuit for the differential amplifier in the operational amplifier (for example, Patent Document 1).
図８は、従来の差動回路を示す回路図である。図８に示すように、従来の差動回路は、非反転入力端子にベースが接続されるＮＰＮトランジスタ２０３及び反転入力端子にベースが接続されるＮＰＮトランジスタ２０４からなる差動対トランジスタと、トランジスタ２０３のコレクタにコレクタが接続されベースとコレクタとが短絡されたＰＮＰトランジスタ２０１及びこのトランジスタ２０１のベースにベースが接続されたＰＮＰトランジスタからなるアクティブ・ロードと、一端がトランジスタ２０１及び２０２のエミッタにそれぞれ接続され、他端が電源電位（Ｖｃｃ）２５３に接続されたそれぞれ抵抗２０９、２１０と、バイアス電流源２０７とにより差動アンプ部ＤＡが構成される。また、ドライブトランジスタ２０６と、このトランジスタ２０６のベース電流をモニタするモニタトランジスタ２０５と、ドライブ電流源２０８とからドライバ部ＤＶが構成される。ここで、バイアス電流源２０７、２０８は、通常カレント・ミラー回路から構成される。
FIG. 8 is a circuit diagram showing a conventional differential circuit. As shown in FIG. 8, the conventional differential circuit includes a differential transistor composed of an
トランジスタ２０５は、トランジスタ２０６とカスケード接続して、トランジスタ２０６のベース電流をモニタする。トランジスタ２０５のベース電流を、アクティブ・ロードを構成するカレント・ミラー回路のトランジスタ２０１のエミッタ側へ帰還すると、トランジスタ２０１のエミッタ電位はトランジスタ２０５のベース電流×抵抗２０９の抵抗Ｒの電位分だけ下がる。この電位分はトランジスタ２０２及び抵抗２１０によって電流に変換され、抵抗２０９及び抵抗２１０の抵抗値を同一としたときトランジスタ２０２のコレクタにはトランジスタ２０５のベース電流の分だけ多く電流が流れる。トランジスタ２０５、２０６ はカスコード接続してそれらのベース電流をほぼ等しくしていることから、トランジスタ２０６のベースにはトランジスタ２０２のコレクタ電流の増加分、すなわち、トランジスタ２０５のベース電流のみ流れ込む。これより、トランジスタ２０４に流れ込む電流はトランジスタ２０６のベース電流の影響を受けることなく、オフセット補償を施すことができる。
すなわち、従来の差動回路においては、非反転入力端子及び反転入力端子から入力されたそれぞれ＋端子入力２５１及び−端子入力２５２よりなる差動入力は、ＮＰＮトランジスタ２０３及び２０４の差動対を介して増幅され、その出力はＮＰＮトランジスタ２０４のコレクタより取出され、更に、ＮＰＮトランジスタ２０６によるエミッタフォロアを介して、出力端子から出力２５５として出力される。ＮＰＮトランジスタ２０６のベース電流により、ＮＰＮトランジスタ２０３、２０４のコレクタ電流に差異が生じ、ベース・エミッタ電圧に差が生じて入力に対するオフセット電圧を生ずるが、このオフセット電圧が、ＮＰＮトランジスタ２０５を付加することにより補償される。すなわち、このトランジスタ２０５がオフセット補償回路を構成する。
しかしながら、この従来の差動回路においては、ＰＮＰトランジスタ２０１、２０２のベース電流によるトランジスタ２０３のコレクタ電流増分はＰＮＰトランジスタ２０１、２０２の直流電流増幅率ｈＦＥに依存し、トランジスタ２０５、２０６のベース電流は２０５、２０６及び２０８のＮＰＮトランジスタのｈＦＥに依存している。通常ＰＮＰのｈＦＥとＮＰＮのｈＦＥの間に相関はないため、このような固定電流源ではオフセット電圧のばらつきを完全に補償できない場合がある。
However, this conventional differential circuit, the collector current increment of the
また、電源電圧変動、温度変動特性に関しても同様に、ＰＮＰトランジスタのアーリ電圧とＮＰＮトランジスタのアーリ電圧に相関はない。更に、抵抗についてもＮＰＮトランジスタ、ＰＮＰトランジスタの品質及び素子特性に相関がない。以上のことから、上述の従来の差動回路においては、オフセット電圧のばらつきを完全に補償することができないという問題点がある。 Similarly, regarding the power supply voltage fluctuation and temperature fluctuation characteristics, there is no correlation between the Early voltage of the PNP transistor and the Early voltage of the NPN transistor. Further, the resistance has no correlation with the quality and element characteristics of the NPN transistor and the PNP transistor. From the above, the conventional differential circuit described above has a problem in that it is not possible to completely compensate for variations in offset voltage.
本発明は、このような問題点を解決するためになされたものであり、品質及び素子特性が異なるトランジスタを使用した演算増幅器であってもそのオフセットを補償することができる半導体回路装置を提供することを目的とする。 The present invention has been made to solve such problems, and provides a semiconductor circuit device capable of compensating for an offset even in an operational amplifier using transistors having different quality and element characteristics. For the purpose.
本発明にかかる半導体回路装置は、基準電位と比較電位との差に基づき出力信号を出力する演算増幅器の該出力信号に対応したモニタ電位と、基準電位とを比較する比較回路と、前記比較回路の比較結果に基づき前記演算増幅器のオフセットを補償するように当該演算増幅器に含まれる差動増幅回路の動作電流を調整する電流調整回路とを有することを特徴とする。 A semiconductor circuit device according to the present invention includes a comparison circuit that compares a reference potential with a monitor potential corresponding to the output signal of an operational amplifier that outputs an output signal based on a difference between the reference potential and the comparison potential, and the comparison circuit. And a current adjusting circuit that adjusts the operating current of the differential amplifier circuit included in the operational amplifier so as to compensate for the offset of the operational amplifier based on the comparison result.
本発明においては、モニタ電位と基準電位とを比較した比較結果に基づき演算増幅器に含まれる差動増幅回路の動作電流を調整するため、差動増幅回路に含まれる素子のバラツキなどによって生じるオフセットを補償することができる。 In the present invention, since the operating current of the differential amplifier circuit included in the operational amplifier is adjusted based on the comparison result obtained by comparing the monitor potential with the reference potential, an offset caused by variations in elements included in the differential amplifier circuit is eliminated. Can be compensated.
この場合、前記電流調整回路は、例えば、前記差動増幅回路に含まれる差動対のテール電流に流れる電流量を調整することができ、差動増幅回路の動作電流としてのテール電流の電流量を調整することでオフセットを補償することができる。 In this case, for example, the current adjustment circuit can adjust the amount of current flowing in the tail current of the differential pair included in the differential amplifier circuit, and the amount of tail current as the operating current of the differential amplifier circuit The offset can be compensated by adjusting.
また、前記電流調整回路は、例えば、前記電流調整回路は、前記差動増幅回路に含まれる差動対の負荷側に流れる負荷電流の電流量を調整することができ、この場合、前記差動対の基準電位が入力される側の負荷電流、又は前記差動対の負荷として設けられたカレント・ミラー回路と前記差動対との間のノードに流れる負荷電流の電流量を調整してもよく、差動増幅回路の動作電流としての負荷電流の電流量を調整することでオフセットを補償してもよい。 Further, the current adjustment circuit can adjust, for example, the amount of load current flowing to the load side of the differential pair included in the differential amplifier circuit. Even if the load current on the side to which the reference potential of the pair is input or the amount of load current flowing to the node between the differential pair and the current mirror circuit provided as the load of the differential pair is adjusted The offset may be compensated by adjusting the amount of load current as the operating current of the differential amplifier circuit.
ここで、前記モニタ電位は、前記比較回路が比較する基準電位との差が、前記演算増幅器のオフセットと同一極性とすることができ、モニタ電位は、演算増幅回路のオフセットが正のオフセットである場合には、基準電位より大きく、オフセットが負のオフセットである場合は、基準電位より小さい電位とされる。 Here, the monitor potential can have the same polarity as the offset of the operational amplifier so that the difference between the monitor potential and the reference potential to be compared is the same as the offset of the operational amplifier. In this case, if the offset is larger than the reference potential and the offset is a negative offset, the potential is smaller than the reference potential.
また、前記比較回路は、一方のトランジスタの制御端子が前記基準電位に接続され他方のトランジスタの制御端子が前記モニタ電位に接続される差動対と、前記差動対に接続された定電流源とを有することができ、比較回路は、差動回路として構成することができる。 The comparison circuit includes a differential pair in which a control terminal of one transistor is connected to the reference potential and a control terminal of the other transistor is connected to the monitor potential, and a constant current source connected to the differential pair The comparison circuit can be configured as a differential circuit.
更に、前記電流調整回路は、前記電流調整回路は、ダイオード接続されたトランジスタと、当該トランジスタと前記比較回路の出力に応じて電流量が変化するカレント・ミラー回路を構成する調整電流出力用トランジスタとを有することができ、調整電流用トランジスタにモニタ電位に応じて自動調整可能な調整電流を流す電流源を構成することができる。 Further, the current adjustment circuit includes a diode-connected transistor, and an adjustment current output transistor constituting a current mirror circuit in which an amount of current changes according to an output of the transistor and the comparison circuit. The current source can be configured to flow an adjustment current that can be automatically adjusted according to the monitor potential to the adjustment current transistor.
更にまた、前記電流調整回路は、前記ダイオード接続されたトランジスタと前記カレント・ミラー回路を構成する複数の前記調整電流出力用トランジスタを有し、各調整電流出力用トランジスタは、複数の演算増幅器のオフセットを個別に補償するようにそれぞれ複数の演算増幅器に含まれる差動増幅回路の動作電流を調整してもよく、調整電流出力用トランジスタを複数設けることで、複数の演算増幅器を個別に補償することができる。 Furthermore, the current adjustment circuit includes the diode-connected transistor and a plurality of adjustment current output transistors constituting the current mirror circuit, and each adjustment current output transistor includes offsets of a plurality of operational amplifiers. The operational currents of the differential amplifier circuits included in each of the plurality of operational amplifiers may be adjusted so that each of the operational amplifiers is individually compensated, and the plurality of operational amplifiers are individually compensated by providing a plurality of adjustment current output transistors. Can do.
更にまた、前記モニタ電位を出力するオフセットモニタ回路を有し、前記比較回路は、前記基準電位と前記モニタ回路の出力とを比較することができ、モニタ回路を内蔵した半導体回路装置とすることができる。 Furthermore, an offset monitor circuit for outputting the monitor potential is provided, and the comparison circuit can compare the reference potential with the output of the monitor circuit, and a semiconductor circuit device incorporating the monitor circuit is provided. it can.
また、前記オフセットモニタ回路は、前記演算増幅器の前記差動増幅回路に含まれる差動対及び該差動対の負荷として設けられるカレント・ミラー回路と同一導電性のトランジスタを有する差動増幅回路を有することができ、更に、前記演算増幅器に含まれる前記差動増幅回路の出力と当該演算増幅器の出力との間に設けられる帰還回路に対応する帰還回路を有することができ、演算増幅器と同一導電性のトランジスタ、帰還回路を有するものとすれば、演算増幅器と同様のオフセットを正確に生じさせることができる。 The offset monitor circuit includes a differential amplifier circuit including a differential pair included in the differential amplifier circuit of the operational amplifier and a transistor having the same conductivity as a current mirror circuit provided as a load of the differential pair. And a feedback circuit corresponding to a feedback circuit provided between the output of the differential amplifier circuit included in the operational amplifier and the output of the operational amplifier. If it has a transistor and a feedback circuit, the same offset as that of the operational amplifier can be generated accurately.
また、前記演算増幅器を有し、前記演算増幅器は、一方のトランジスタの制御端子に基準電位が接続され他方のトランジスタの制御端子に比較電位が接続される差動対と、前記差動対に負荷として接続されるカレント・ミラー回路と、前記差動対に接続された定電流源と、前記差動対と前記カレント・ミラー回路との間のノードに制御端子が接続されたオフセット補償用トランジスタとを有し、前記調整電流出力用トランジスタは、前記オフセット補償用トランジスタと直列に接続されることができ、上述したオフセット補償回路としての半導体回路装置を演算増幅器と共に搭載した半導体回路装置を提供することができ、この場合、調整電流出力用トランジスタはカレント・ミラー回路と差動対との間のノードに接続されたオフセット補償用トランジスタと直列に接続されることで、調整電流出力用トランジスタが出力する調整電流をオフセット補償用トランジスタに流すことで演算増幅器のカレント・ミラー回路に流れる負荷電流を調整してオフセットを吸収することができる。 The operational amplifier has a differential pair in which a reference potential is connected to a control terminal of one transistor and a comparison potential is connected to a control terminal of the other transistor, and a load is applied to the differential pair. A current mirror circuit connected as a constant current source connected to the differential pair, an offset compensation transistor having a control terminal connected to a node between the differential pair and the current mirror circuit; The adjustment current output transistor can be connected in series with the offset compensation transistor, and a semiconductor circuit device in which the semiconductor circuit device as the offset compensation circuit described above is mounted together with an operational amplifier is provided. In this case, the adjustment current output transistor is offset compensated for the node between the current mirror circuit and the differential pair. By connecting in series with the transistor, the adjustment current output from the adjustment current output transistor can be passed through the offset compensation transistor to adjust the load current flowing in the current mirror circuit of the operational amplifier to absorb the offset. it can.
また、前記演算増幅器を有し、前記演算増幅器は、前記演算増幅器は、一方のトランジスタの制御端子に基準電位が接続され他方のトランジスタの制御端子に比較電位が接続される差動対と、前記差動対に負荷として接続されたカレント・ミラー回路とを有し、前記調整電流出力用トランジスタは、前記差動対に接続され、該調整電流出力用トランジスタを出力する調整電流をテール電流とすることができ、調整電流をテール電流とすることで差動対に流れる電流を調整してオフセットを吸収することができる。 The operational amplifier includes a differential pair in which a reference potential is connected to a control terminal of one transistor and a comparison potential is connected to a control terminal of the other transistor; A current mirror circuit connected as a load to the differential pair, and the adjustment current output transistor is connected to the differential pair, and the adjustment current output from the adjustment current output transistor is a tail current. The offset current can be absorbed by adjusting the current flowing in the differential pair by using the tail current as the adjustment current.
更に、受光量に応じた電圧を前記比較電位として出力するフォトダイオードを有することができ、フォトダイオードの検出出力を比較電位として出力する演算増幅器及びそのオフセットを補償する受光検出回路としての半導体回路装置を提供することができる。 Furthermore, it can have a photodiode that outputs a voltage corresponding to the amount of received light as the comparison potential, an operational amplifier that outputs the detection output of the photodiode as a comparison potential, and a semiconductor circuit device as a light reception detection circuit that compensates for the offset Can be provided.
本発明に係る半導体回路装置によれば、品質及び素子特性が異なるトランジスタを使用した演算増幅器のオフセットを補償することができる。 According to the semiconductor circuit device of the present invention, it is possible to compensate for an offset of an operational amplifier using transistors having different quality and element characteristics.
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、演算増幅器と、演算増幅器に含まれるＮＰＮトランジスタ、ＰＮＰトランジスタ、及び抵抗などの素子特性の影響を演算増幅器と同様に受け、同様のオフセットを生じるようなオフセットモニタ回路と、このオフセットモニタ回路を使用して上記演算増幅器のオフセットを間接的にモニタし、このモニタ結果に基づき演算増幅回路のオフセットを自動調整することができるオフセット補償回路用電流源としてのオフセット補償回路とを有する半導体回路装置に適用したものである。 Hereinafter, specific embodiments to which the present invention is applied will be described in detail with reference to the drawings. This embodiment is an offset monitor in which the present invention is affected by the operational amplifier and the element characteristics such as the NPN transistor, the PNP transistor, and the resistance included in the operational amplifier in the same manner as the operational amplifier, and generates the same offset. Offset compensation as a current source for an offset compensation circuit capable of indirectly monitoring the offset of the operational amplifier using the circuit and the offset monitor circuit and automatically adjusting the offset of the operational amplifier circuit based on the monitoring result The present invention is applied to a semiconductor circuit device having a circuit.
発明の実施の形態１．
先ず、本発明の実施の形態１について説明する。演算増幅器、オフセットモニタ回路及びオフセット補償回路を搭載した半導体回路装置の一例としてＰＤＩＣがある。ＰＤＩＣは１チップＩＣと１つ以上の出力端子と１つ以上の電源端子とから構成され、ＩＣには１つ以上のフォトダイオードとフォトダイオードに接続された１つ以上のオペアンプとが内蔵され、オペアンプの出力は出力ＰＩＮに接続されている。本実施の形態は、ＰＤＩＣなどに含まれる演算増幅器（以下、オペアンプという。）のオフセット電圧を補償するためのオフセット電圧補償回路をオペアンプと共に搭載した回路装置である。なお、以下の実施の形態においては、半導体回路装置をＰＤＩＣとして説明するが、本実施の形態におけるオフセット補償回路が補償するオフセットは、ＰＤＩＣに搭載されるオペアンプに限らず、他の用途のオペアンプを有する回路であってもよい。
First,
図１は、本発明の実施の形態１にかかるオフセット補償回路を搭載した半導体回路装置の一例であるＰＤＩＣを示すブロック図である。ＰＤＩＣ２９は、複数のフォトダイオード３０〜３５と、このフォトダイオード３０〜３５に接続された複数のオペアンプ１７〜２２とを有し、これら各オペアンプ１７〜２２がそれぞれ各フォトダイオード３０〜３５に照射した光量に応じて発生する電流信号を電圧信号に変換増幅する。
FIG. 1 is a block diagram showing a PDIC which is an example of a semiconductor circuit device equipped with an offset compensation circuit according to the first embodiment of the present invention. The
すなわち、図１に示すように、ＰＤＩＣ２９は、フォーカス信号用フォトダイオード３０〜３３と、このフォーカス信号用フォトダイオード３０〜３３にその反転入力端子が接続されたそれぞれフォーカス信号用オペアンプ１７〜２０とを有する。各フォーカス信号用オペアンプ１７〜２０は、それぞれ負帰還回路２３〜２６を有し、その非反転入力端子は基準電位（Ｖｃ）５１に接続され、それぞれ入力オフセット電圧を０に調整するためのオフセット電圧調整用入力５７〜６０を入力する図示せぬ端子が設けられる。そして、各フォーカス信号用アペアンプ１７〜２０の出力は、フォーカス信号用出力Ａ〜Ｄが端子を介して出力される。以下、フォーカス信号用出力端子Ａ〜Ｄを介して出力されるオペアンプ１７〜２２の出力をＡ〜Ｄ出力という。
That is, as shown in FIG. 1, the
また、ＰＤＩＣ２９には、トラッキング信号用フォトダイオード３４、３５と、このトラッキング信号用フォトダイオード３４、３５にその反転入力端子が接続されたそれぞれトラッキング信号用オペアンプ２１、２２とを有する。各トラッキング信号用オペアンプ２１、２２は、それぞれ負帰還回路２７、２８を有し、その非反転入力端子は基準電位（Ｖｃ）５１に接続され、それぞれ入力オフセット電圧を０に調整するためのオフセット電圧調整用入力６１、６２を入力する図示せぬ端子が設けられる。そして、各トラッキング信号用アペアンプ２１、２２の出力は、トラッキング信号用出力端子Ｅ、Ｆを介して出力される。以下、トラッキング信号用出力端子Ｅ、Ｆを介して出力されるオペアンプ２２１、２２２の出力をＥ、Ｆ出力という。
Further, the
そして、このＰＤＩＣ２９には更に、オフセット電圧調整用入力５７である調整電流を出力するオフセット補償回路１４と、これに接続されたオフセットモニタ用オペアンプであるオフセットモニタ回路１５とを有する。オフセットモニタ回路１５は、その非反転入力端子に基準電位（Ｖｃ）５１が供給され、その出力と反転入力端子とに接続されたオフセットモニタ用帰還回路ＱＭ１２を有する。そして、このオフセット補償回路１４のトランジスタＱＮ５のベース電流５６が、カレント・ミラー回路を介してオフセット電圧調整用入力５７〜６２用の端子に入力されることで、フォーカス信号用、トラッキング信号用のオペアンプ１７〜２２のオフセットを調整する。
The
ＰＤＩＣ２９には、その他、ＩＣ内部で接続していないNon-connection端子ＮＣ、電源電位（Ｖｃｃ）５３を供給するための電源端子ＶＣＣ、基準電位（Ｖｃ）５１を供給するための基準電源端子ＶＣ、ＧＮＤ電位５４を供給するためのＧＮＤ端子ＧＮＤなどを備える。
The
図２は、図１に示すＰＤＩＣ２９のうち、オフセット補償回路１４及びオフセットモニタ回路１５を示す回路図である。図２には、このオフセット補償回路１４に接続されるフォーカス信号用オペアンプ１７（以下、Ａ出力オペアンプともいう。）も合わせて示す。オフセットモニタ回路１５は、フォーカス信号、トラッキング信号用オペアンプと同じオペアンプ回路形式を取っており、例えばフォーカス信号用オペアンプ１７のオフセットと同様のオフセットを生じるような回路となっている。オフセット補償回路１４は、このオフセットモニタ回路１５に生じるオフセットに基づき、図１に示したフォーカス信号用オペアンプ１７〜２０、トラッキング信号用オペアンプ２１、２２などのオフセットを補償するものである。
FIG. 2 is a circuit diagram showing the offset
例えばフォーカス信号用オペアンプであるＡ出力オペアンプ１７は、基準電位（Ｖｃ）５１にベースが接続されたＮＰＮトランジスタ３、及びフォトダイオード３０のカソードにベースが接続されたＮＰＮトランジスタ４からなる差動対と、一端が電源電位（Ｖｃｃ）５３に接続された抵抗９、１０と、トランジスタ３のコレクタにコレクタが接続され、エミッタに抵抗９の他端が接続されベースとコレクタとが短絡されたＰＮＰトランジスタ１、及びエミッタに抵抗１０の他端が接続され、ベースがトランジスタ１のベースと接続されコレクタがトランジスタ４のコレクタに接続されたＮＰＮトランジスタ２からなり、前記差動対の負荷となるカレント・ミラー回路と、トランジスタ３、４のエミッタに接続されたテール電流を流す定電流源７と、トランジスタ４のコレクタにベースが接続されたエミッタフォロア回路（ＮＰＮトランジスタ）６と、トランジスタ６のエミッタに接続された出力バッファ回路１１と、出力バッファ回路１１の出力とトランジスタ４のベースとの間に設けられた、抵抗及びコンデンサを有する帰還回路２３と、トランジスタ１のコレクタに制御端子であるベースが接続されたオフセット補償用トランジスタとしてのＮＰＮトランジスタ５とを有する。このトランジスタ５のエミッタ電流を後述する調整電流とすることにより、Ａ出力オペアンプ１７のオフセットを補償することができる。
For example, the A output
このＡ出力オペアンプ１７のオフセットは、このＡ出力オペアンプ１７を構成する例えば、ＰＮＰトランジスタ１、２、ＮＰＮトランジスタ３、４、帰還回路２３の素子バラツキなどによって生じ、Ａ出力５５が例えば基準電位（Ｖｃ）より大きくなったり、小さくなったりするものである。これを防止するためには、トランジスタ５に適当な電流を流してオフセットを吸収する必要があるが、オフセットによるＡ出力は、上記の素子特性によって一定とはならないため、オフセットに応じた調整電流を流してオフセットを吸収する必要がある。この調整電流を流すためのオフセット補償回路１４は、基準電位（Ｖｃ）とＡ出力５５に対応するモニタ電位とを比較する比較回路としての差動増幅器（差動回路）と、比較回路の比較結果に応じて、オフセットを補償するようにＡ出力オペアンプの差動増幅器の動作電流を調整する電流調整回路とを有している。
The offset of the A output
ここで、オフセットモニタ回路１５は、オフセット補償回路１４のトランジスタＱＮ２のベースへの出力１６を、オペアンプ１７のＡ出力と同様のオフセットを生じさせるためのダミー回路として機能する。このため、本実施の形態におけるオフセットモニタ回路１５は、オペアンプ１７と、オフセット補償用トランジスタ５以外は同様の構成とする。これにより、オペアンプ１７のオフセットを間接的にモニタすることができる。
Here, the offset
すなわち、本実施の形態におけるオフセットモニタ回路１５は、差動対トランジスタを構成するＰＮＰトランジスタＱＭ３、ＱＭ４と、アクティブ・ロード（能動負荷）となるＮＰＮトランジスタＱＭ１、ＱＭ２と、抵抗ＱＭ８、ＱＭ９と、定電流源ＱＭ７とから差動アンプＤＡと、ドライブトランジスタＱＭ５と、ドライブ電流源となる定電流源ＱＭ７とからドライバ部ＤＶとを有している。
That is, the offset
このように、オフセットモニタ回路１５を、Ａ出力オペアンプ１７と同様の構成とすることで、Ａ出力オペアンプ１７と同様のオフセットを生じさせるものである。ここで、Ａ出力オペアンプと同じ大きさのオフセットを生じさせる回路として、本実施の形態におけるオフセットモニタ回路１５は、少なくともＡ出力オペアンプ１７と以下の構成を同様とするものとする。すなわち、Ａ出力オペアンプ１７の差動増幅器３、４に対応するトランジスタＱＭ３、４、カレント・ミラー回路を構成するトランジスタ１、２に対応するトランジスタＱＭ１、ＱＭ２、帰還回路２３に対応するＱＭ１２である。また、この場合、オフセットモニタ回路１５とオペアンプとにおいて、差動対、カレント・ミラー回路などを構成するトランジスタを同一導電性にし、同一プロセスで製造されたものとすれば、極めて高精度にオペアンプ１７のオフセットをモニタできるものとなる。すなわち、オフセットモニタ回路１５は、Ａ出力オペアンプ１７とほぼ同様のオフセットを生じさせることができる。
As described above, the offset
次に、オフセット補償回路１４について説明する。オフセット補償回路１４は、基準電位（Ｖｃ）とオフセットモニタ回路１５の出力１６とを比較する比較回路と、この比較結果に応じた調整電流を出力してオフセットの原因となっているオペアンプ１７の差動増幅器に流れる動作電流を調整する電流調整回路とからなり、調整電流と同一の電流をＡ出力オペアンプ１７のトランジスタ５に流すことにより、Ａ出力オペアンプ１７のオフセットを補償するものである。
Next, the offset
このため、オフセット補償回路１４は、比較回路として、基準電位（Ｖｃ）にベースが接続されたＮＰＮトランジスタＱＮ１、及びモニタ電位を出力する出力１６にベースが接続されたＮＰＮトランジスタＱＮ２からなる差動対と、これらトランジスタ対のエミッタに接続された定電流源ＱＮ１２とからなるＮＰＮ型差動増幅器を有する。
For this reason, the offset
また、比較結果に応じて調整電流を出力する電流調整回路として、トランジスタＱＮ１のコレクタの電流を増幅するためのＰＮＰトランジスタＱＮ３、ＱＮ４からなるＰＮＰ型カレント・ミラー回路と、このカレント・ミラー回路に接続されるダイオード接続されたＮＰＮトランジスタ（エミッタ接地回路）５と、ＮＰＮトランジスタ５と共にＮＰＮ型カレント・ミラー回路を構成する調整電流出力用トランジスタとしてのＮＰＮトランジスタＱＮ６〜ＱＮ１１とを有し、トランジスタＱＮ６〜ＱＮ１１に流れるコレクタ電流が調整電流となっている。
Further, as a current adjustment circuit that outputs an adjustment current according to the comparison result, a PNP type current mirror circuit composed of PNP transistors QN3 and QN4 for amplifying the collector current of the transistor QN1, and a connection to the current mirror circuit Diode-connected NPN transistor (grounded emitter circuit) 5 and NPN transistors QN6 to QN11 as adjusting current output transistors which form an NPN current mirror circuit together with the
ここで、トランジスタＱＮ５のベース端子は、トランジスタＱＮ１、ＱＮ２から構成される差動アンプの基準電圧側に接続され、トランジスタＱＮ５のエミッタ端子はＱＮ６、７、８、９、１０、１１のいずれか１以上のエミッタ端子と接続され、ベースとコレクタとが短絡されてダイオード接続されている。このトランジスタＱＮ５とカレント・ミラー回路を構成するトランジスタＱＮ６は、エミッタが接地され、ベースがトランジスタＱＮ５と接続され、更にＡ出力オペアンプ１７のトランジスタ５と直列に接続されている。すなわち、トランジスタＱＮ６のコレクタ電流は、調整電流として、Ａ出力オペアンプ１７のトランジスタ５のコレクタ電流（５７）となるよう構成されている。
Here, the base terminal of the transistor QN5 is connected to the reference voltage side of the differential amplifier composed of the transistors QN1 and QN2, and the emitter terminal of the transistor QN5 is any one of QN6, 7, 8, 9, 10, and 11. Connected to the above emitter terminal, the base and collector are short-circuited and diode-connected. The transistor QN5 and the transistor QN6 constituting the current mirror circuit have an emitter grounded, a base connected to the transistor QN5, and further connected in series with the
トランジスタＱＮ１のコレクタ側に接続されるカレント・ミラー回路は、トランジスタＱＮ１のコレクタにコレクタが接続されエミッタにトランジスタＱＮ２のコレクタが接続され、ベースとコレクタとが短絡されたＰＮＰトランジスタＱＮ３と、トランジスタＱＮ３とベース同士が接続されたＰＮＰトランジスタＱＮ４とから構成され、トランジスタＱＮ４のコレクタと第３のトランジスタとしてのトランジスタＱＮ５のコレクタとが接続される。 The current mirror circuit connected to the collector side of the transistor QN1 includes a PNP transistor QN3 in which the collector is connected to the collector of the transistor QN1, the collector of the transistor QN2 is connected to the emitter, and the base and collector are short-circuited; The base is connected to a PNP transistor QN4, and the collector of the transistor QN4 and the collector of the transistor QN5 as the third transistor are connected.
オフセットは、オペアンプ１７を構成するＮＰＮトランジスタ３，４、ＰＮＰトランジスタ１，２、及び帰還回路２３などの素子特性のバラツキにより、差動増幅器に流れる電流（動作電流）のバランスがくずれて生じるものである。差動増幅器に流れる電流としては、トランジスタ１，２からなるカレント・ミラー回路に流れる電流、すなわち、トランジスタ３，４のコレクタ電流、トランジスタ３，４からなる差動対に流れる電流、すなわち、トランジスタ３，４のコレクタ電流、エミッタ電流、電流源７に流れるテール電流などである。
The offset is caused by the balance of the current (operating current) flowing through the differential amplifier due to variations in element characteristics such as the
本実施の形態においては、これらの電流のうち、カレント・ミラー回路を構成するトランジスタ３の差動対の入力側のトランジスタ１との間のノードに接続されたトランジスタ５のエミッタ電流を調整電流とすることでトランジスタ１のコレクタ電流の電流量を調整してオフセットを補償するものである。なお、後述するように、上記テール電流を調整してオフセットを補償するように構成することも可能である。
In this embodiment, among these currents, the emitter current of the
ここで、通常、１チップ内の複数のオペアンプ、すなわち、本実施の形態においては、オペアンプ１７〜２２、及びオフセットモニタ回路１５のオペアンプは、同じオフセット電圧を出力し、電源電圧変動、温度変動特性も等しくなる。すなわち、このように構成されたＡ出力オペアンプ１７、オフセットモニタ回路１５及びオフセット補償回路１４においては、例えば出力Ａのオペアンプ１７と、これと同様に構成されたオフセットモニタ回路１５とは、同様の動作をすることで、オフセット補償回路１４は、オフセットモニタ回路１５のオフセットを補償するように動作することで、Ａ出力オペアンプ１７のオフセットを補償することができる。
Here, normally, a plurality of operational amplifiers in one chip, that is, in the present embodiment, the
次に、これらの回路の動作について説明する。ここでは、例えば、ロットバラツキなどによって、直流電流増幅率ｈＦＥが目的の値よりも低いＰＮＰトランジスタが製造された場合の動作について説明する。すなわち、図２に示すＡ出力オペアンプ１７において、ＰＮＰトランジスタ１、２のｈＦＥが目的の値より小さい場合、ＰＮＰトランジスタ１、２のベース電流が増加する。ＰＮＰトランジスタ１は、ベースとコレクタとが短絡されているため、ＰＮＰトランジスタ１のベース電流が増加すればそのコレクタ電流も増加することとなる。これにより、トランジスタ３のベース−エミッタ間電圧がトランジスタ４のベース−エミッタ間電圧より大きくなる。これにより、トランジスタ４のベース電位が低下し、帰還回路２３を介してＡ出力５５は、基準電圧（Ｖｃ）５１よりも低い電圧（負のオフセット電圧）を出力しようとする。
Next, the operation of these circuits will be described. Here, for example, by lot variations, the DC current amplification factor h FE will be described operation when the lower PNP transistor than the desired value is produced. That is, in the A output
このとき、同一チップ内にて同様の構成を有するオフセットモニタ回路１５においても、Ａ出力オペアンプ１７と同様の現象が生じる。すなわち、同じくトランジスタＱＭ１、２のｈＦＥが小さいものとなっており、トランジスタＱＭ４のベース電位が基準電位（Ｖｃ）より低くなってしまい、したがって帰還回路ＱＭ１２を介した出力１６の電位も基準電位（Ｖｃ）より低下して負のオフセットを生じる。これにより、オフセット補償回路１４の入力に、オフセットモニタ回路１５からの出力１６が負のオフセット電圧として入力されることになる。
At this time, the same phenomenon as the A output
オフセット補償回路１４に負のオフセット電圧が入力されるとトランジスタＱＮ２のコレクタ電流が増加し、あわせてＱＮ５のベース電流も増え、カレント・ミラー回路で増幅されたＱＮ６〜ＱＮ１１のコレクタ電流（５７〜６２）も増加することになる。この増幅された調整電流５７は、トランジスタ５のエミッタ電流となる。これにより、トランジスタ５のベース電流が増加し、ＰＮＰトランジスタのｈＦＥの低下によるトランジスタ２へのコレクタ電流の増加を防ぐことができる。こうして、Ａ出力５５は、ほぼ基準電圧（Ｖｃ）を出力するようになり、オフセットを吸収することができる。
When a negative offset voltage is input to the offset
同様にして、その他のオペアンプ１８〜２２も、トランジスタＱＮ７〜ＱＮ１１に流れる調整電流によりオフセットが吸収され、Ｂ〜Ｆ出力が基準電圧（Ｖｃ）を出力するようになり、オフセット電圧、オペアンプの和及び差の出力特性も改善することができる。また、電源電圧変動、温度変動に対しても同様のオフセット電圧低減効果を奏する。ここで、トランジスタＱＮ３、ＱＮ４からなるカレント・ミラー回路のカレント・ミラー回路比を適宜設定して出力電流５６を所望の値に調整することができ、また、トランジスタＱＮ５〜ＱＮ１１からなるカレント・ミラー回路のカレント・ミラー回路比を適宜設定することにより、出力電流（調整電流）５７〜６２の大きさを適宜設定することができ、１つのオフセット補償回路により、オフセット補償をするオペアンプ１７〜２２毎に個別に調整電流を設定することができる。なお、オペアンプ毎にオフセット補償回路を設けてもよく、オペアンプ毎に異なる構成である場合や異なる素子特性の素子を使用している場合などにおいては、オフセットモニタ回路を設けてもよい。
Similarly, in the other
なお、Ａ出力オペアンプ１７と同種の極性のオフセットを生じさせることができれば、オフセットモニタ回路１５の構成はこれに限るものではなく、オフセットモニタ回路１５は、少なくともＡ出力オペアンプ１７の基準電位（Ｖｃ）に対するＡ出力の極性と同一となる出力１６となるものであってもよい。この場合、本実施の形態におけるオフセット補償回路１４の比較回路は、一方のトランジスタＱＮ１のベースには基準電位（Ｖｃ）５１が接続され、他方のトランジスタＱＮ２のベースにはオフセットモニタ回路１５の出力（モニタ電位）１６に接続される差動対を有するものであるが、この差動対が少なくとも、オフセットによりＡ出力オペアンプ１７のＡ出力が基準電位（Ｖｃ）より高いか低いかを比較できればよい。すなわち、トランジスタＱＮ２に入力されるモニタ電位（出力１６）は、トランジスタＱＮ１に入力される基準電位との差が、オペアンプ１７に入力される基準電位とそのＡ出力との差と同一極性となっていればよく、オペアンプ１７のＡ出力が基準電位（Ｖｃ）５１より高いときは、オフセット補償回路１４の他方のトランジスタＱＮ２のベースを基準電位（Ｖｃ）５１より高い電位とし、オペアンプ１７のＡ出力が基準電位（Ｖｃ）５１より低い場合には、他方のトランジスタＱＮ２のベースも基準電位（Ｖｃ）５１より低い電位とすることができればよい。
Note that the configuration of the offset
従って、例えば、図２に示すオフセットモニタ回路１５には、上述した従来の演算増幅器のように、トランジスタＱＭ５のベース電流をモニタする、トランジスタＱＭ６とカスケード接続された図示せぬ従来のオフセット補償回路としてのトランジスタを設けてもよい。このトランジスタは、トランジスタＱＭ６のベース電流をモニタしてオフセットを吸収するものであるが、上述したように、このような従来のオフセット補償回路としてのトランジスタを設けたとしても、オフセットが完全に補償することはできず、結果的にオフセットモニタ回路１５にはオフセットが生じてオフセットモニタ回路１５としての機能を果たすことができる。
Therefore, for example, the offset
このようにオフセットモニタ回路１５が、オペアンプ１７のＡ出力の基準電位からのオフセット量の極性のみに対応するモニタ電位を出力する場合、すなわちオフセットの極性は認識できてもその大きさを認識できない場合は、例えば正のオフセットであれば、それに対応する調整電流を出力し、その間のオペアンプ１７のＡ出力を外部などでモニタするなどして調整電流を制御するようにするなどすればよい。
As described above, when the offset
本実施の形態においては、従来のオペアンプにおいて設けられていたオフセット補償回路では、モニタトランジスタ２０５におけるベース電流値であったのに対し、オフセットモニタ回路が生成する電圧（出力１６）と基準電源（Ｖｃ）の差電圧に基づき得られる調整電流によって制御することができるために、製造ばらつき、温度変動、電源電圧変動に強い回路を提供することができる。すなわち、オフセット補償回路１４は、上述したようにＡ出力が負のオフセットを出力する場合は、Ａ出力を増大させるべくトランジスタ５、トランジスタＱＮ６に流れる調整電流（５７）を増加させ、反対にＡ出力が正のオフセットを出力する場合（Ａ出力＞基準電位（Ｖｃ））、Ａ出力を減少させるべく、調整電流５７が小さくなるよう動作する。
In the present embodiment, the offset compensation circuit provided in the conventional operational amplifier has the base current value in the
このように、オフセット補償回路１４は、トランジスタ２０５のような固定電流源ではなく、Ａ出力オペアンプを含めＰＤＩＣ２９に含まれるオペアンプに生じるオフセットに応じて自動調整可能な電流源として作用する。これにより、ＩＣの素子変動、電源電圧変動、ばらつきに対してロバストなオフセット補償を行うことができる。
In this manner, the offset
発明の実施の形態２．
次に、本発明の実施の形態２について説明する。上述の実施の形態１においては、図２に示すオフセット補償回路１４における差動回路は、ＮＰＮトランジスタからなる入力差動増幅器（ＮＰＮ型差動増幅器）であったのに対し、本実施の形態におけるオフセット補償回路７４では、ＰＮＰ型入力差動増幅器としたものである。
Embodiment 2 of the Invention
Next, a second embodiment of the present invention will be described. In the first embodiment described above, the differential circuit in the offset
図３は、本実施の形態におけるオフセット補償回路及びオフセットモニタ回路を示す回路図である。なお、この図３及び後述する図４乃至図６において、図１及び図２に示す実施の形態１と同一構成要素には同一の符号を付してその詳細な説明は省略する。 FIG. 3 is a circuit diagram showing the offset compensation circuit and the offset monitor circuit in the present embodiment. In FIG. 3 and FIGS. 4 to 6 described later, the same components as those in the first embodiment shown in FIGS. 1 and 2 are denoted by the same reference numerals, and detailed description thereof is omitted.
図３に示すように、本実施の形態におけるオフセット補償回路７４は、ベースが基準電位（Ｖｃ）５１に接続されたＰＮＰトランジスタＱＮ２１と、ベースがオフセットモニタ回路１５の出力１６に接続されたＰＮＰトランジスタＱＮ２２とからなる入力差動増幅器と、これらのエミッタに接続された定電流源ＱＮ３２とから比較回路が構成され、ＰＮＰトランジスタＱＮ２１に接続されたコレクタ接地回路ＱＮ５及びこれとカレント・ミラー回路を構成するトランジスタＱＮ６〜ＱＮ１１とから電流調整回路が構成されている。
As shown in FIG. 3, the offset
上述した図２に示す実施の形態１において、オフセット補償回路１４における定電流源ＱＮ１２としては、通常、ＮＰＮ型カレント・ミラー回路が使用される。ここで、例えば、基準電圧（Ｖｃ）をＧＮＤ電位近傍まで下げて使用する場合、図２に示すＮＰＮ型差動増幅器を使用すると、差動増幅器におけるトランジスタの十分なベース−エミッタ間電圧や、カレント・ミラー回路における十分なコレクタ−エミッタ間電圧を確保することができなくなり、不具合を生じる場合がある。そこで、本実施の形態においては、図３に示すように、オフセット補償回路７４の入力をＰＮＰ型差動回路とする。
In the first embodiment shown in FIG. 2 described above, an NPN current mirror circuit is normally used as the constant current source QN12 in the offset
すなわち、差動対を構成するトランジスタＱＮ２１、ＱＮ２２がＰＮＰトランジスタである場合、電流調整回路は、トランジスタＱＮ２１のコレクタにコレクタが接続され、トランジスタＱＮ２２のコレクタにエミッタが接続され、ベースとコレクタとが短絡されたＮＰＮトランジスタＱＮ５と、このトランジスタＱＮ５とカレント・ミラー回路を構成し、そのコレクタ電流が調整電流となるＮＰＮトランジスタＱＮ６〜ＱＮ１１とを有する。 That is, when the transistors QN21 and QN22 constituting the differential pair are PNP transistors, the current adjustment circuit has a collector connected to the collector of the transistor QN21, an emitter connected to the collector of the transistor QN22, and a short circuit between the base and the collector. NPN transistor QN5, and NPN transistors QN6 to QN11 which constitute a current mirror circuit with the transistor QN5 and whose collector current is an adjustment current.
このように、基準電位（Ｖｃ）がＧＮＤ電位近傍である場合には、ＰＮＰ型差動増幅器とすることで、トランジスタＱＮ２１、ＱＮ２２のベース−エミッタ間電圧、定電流源ＱＮ３２におけるコレクタ−エミッタ間電圧を確保することができ、動作を補償することができる。その他の構成、及び動作については、図２に示す実施の形態１と同様である。本実施の形態においても、オフセット補償回路７４を、オフセットモニタ回路１５の出力と基準電位（Ｖｃ）との差動電位に応じてオペアンプ１７などのオフセットに応じた調整電流を自動統制して出力する電流源として構成したため、実施の形態１と同様の効果を奏し、ＩＣの素子変動、電源電圧変動、ばらつきに対してロバストなオフセット補償を行うことができる。
As described above, when the reference potential (Vc) is in the vicinity of the GND potential, the PNP differential amplifier is used so that the base-emitter voltages of the transistors QN21 and QN22 and the collector-emitter voltage of the constant current source QN32 are used. Can be ensured, and the operation can be compensated. Other configurations and operations are the same as those of the first embodiment shown in FIG. Also in the present embodiment, the offset
発明の実施の形態３．
次に、本発明の実施の形態３について説明する。上述の実施の形態１、２においては、調整電流を流すトランジスタＱＮ６とトランジスタ５とをカスケード接続して、Ａ出力オペアンプの差動増幅器を構成するトランジスタ１のコレクタ電流を調整することでオフセットを補償するものであったが、本実施の形態においては、差動増幅器を構成する入力差動電流源に流れるテール電流をコントロールすることで、差動増幅器を構成するＮＰＮトランジスタ３、４のコレクタ電流を制御可能とするものである。
Embodiment 3 of the Invention
Next, a third embodiment of the present invention will be described. In the first and second embodiments described above, the offset is compensated by adjusting the collector current of the
図４は、本実施の形態におけるＰＤＩＣのうち、オフセット補償回路１４、オフセットモニタ回路１５、Ａ出力オペアンプ８７を示す回路図である。図４に示すように、オフセット補償回路１４及びオフセットモニタ回路１５の構成は、図２に示すオフセット補償回路１４及びオフセットモニタ回路１５の構成と同様とする。ここで、オフセット補償回路１４においてトランジスタＱＮ６に流れるコレクタ電流（調整電流）をＡ出力オペアンプ８７の差増増幅器の電流源として使用する。
FIG. 4 is a circuit diagram showing the offset
すなわち、Ａ出力オペアンプ８７は、基準電位（Ｖｃ）にベースが接続されたＮＰＮトランジスタ３と、フォトダイオード３０にベースが接続されたＰＮＰトランジスタ４とからなる差動対トランジスタのエミッタにトランジスタＱＮ６のコレクタが接続され、トランジスタ３、４のコレクタ電流が調整電流５７となるよう構成されている。
That is, the A output
この場合においても、例えばトランジスタ１、２のｈＦＥが目的の値より小さい場合、トランジスタ３のコレクタ電流が増加する。これにより、トランジスタ４のベース電位が下がり、Ａ出力５５は基準電位（Ｖｃ）５１より低下し、負のオフセットを有するようになるが、これをモニタするオフセットモニタ回路１５の出力１６からも同様に負のオフセット電位が出力され、基準電位（Ｖｃ）と出力１６との差動入力に応じた調整電流５７を出力する。すなわち、Ａ出力オペアンプ８７にて負のオフセットが発生した場合は、調整電流５７を増やすように動作し、正のオフセットが発生した場合には調整電流を増大させるように動作する。そして、例えば負のオフセットが生じた場合に調整電流５７が増大することで、トランジスタ４の電圧低下を防止し、よってＡ出力５５の電圧低下を防止することができる。一方、正のオフセットが生じた場合には、調整電流が減少し、トランジスタ４のベース−エミッタ間電圧の上昇を抑制し、よってＡ出力５５の電圧上昇を防止することができる。
In this case, for example, if h FE of the
本実施の形態においては、差動増幅器の入力差動電流源を調整電流にて調整することにより、トランジスタ３、４両方のコレクタ電流を調整することができ、これにより、ＩＣの素子変動、電源電圧変動、ばらつきに対してロバストなオフセット補償を行うことができる。
In the present embodiment, the collector current of both the
また、本実施の形態においては、オフセット補償回路１４は、図２に示すオフセット補償回路と同様、ＰＮＰ型差動回路としたが、図３に示すようにＰＮＰ型差動回路として構成してもよいことは勿論である。
Further, in the present embodiment, the offset
発明の実施の形態４．
次に、本発明の実施の形態４について説明する。本実施の形態においては、オフセットモニタ回路をＩＣに内蔵するのではなく、ＰＤＩＣの外部端子からオフセット補償対象のオペアンプに生じているオフセットのモニタ結果を入力することで、ＰＤＩＣ外からオフセットを制御する方法である。
Next, a fourth embodiment of the present invention will be described. In this embodiment, an offset monitor circuit is not built in the IC, but the offset is controlled from outside the PDIC by inputting the result of monitoring the offset generated in the operational amplifier to be compensated for offset from the external terminal of the PDIC. Is the method.
図５は、本実施の形態におけるＰＤＩＣを示すブロック図、図６は、図５におけるＡ出力オペアンプ１７及びオフセット補償回路９４を示す回路図である。図５に示すように、本実施の形態におけるＰＤＩＣ１２９は、オフセット補償する対象となるＡ〜Ｆ出力オペアンプと、これらのオフセットを補償するオフセット補償回路９４とを有する。オフセット補償回路９４は、外部端子ＮＣに接続され、この外部端子ＮＣからオフセット補償対象となる各オペアンプの出力の基準電位（Ｖｃ）からのオフセットと同一極性となる制御電位６３が入力され、オフセット調整用の電流を出力する。
FIG. 5 is a block diagram showing the PDIC in this embodiment, and FIG. 6 is a circuit diagram showing the A output
すなわち、オフセット補償回路９４は、図６に示すように、基準電位（Ｖｃ）５１と入力電位６３との差動入力により調整電流５７を出力することで、Ａ出力オペアンプ１７のオフセットを補償するものである。ここで、入力電位６３を供給する方法としては、例えば、オフセット補償対象となるオペアンプ１７の出力を一端取り出し、オペアンプ１７のＡ出力５５が基準電位（Ｖｃ）より高い電位である正のオフセットであるか、基準電位（Ｖｃ）より低い電位である負のオフセットであるかを外部でモニタする機能を設け、正のオフセットであれば、基準電位（Ｖｃ）より大きい電位を制御電位６３とし、負のオフセットであれば、基準電位（Ｖｃ）より小さい電位を制御電位６３とするなどすればよい。
That is, as shown in FIG. 6, the offset
本実施の形態においては、オフセットモニタ回路を設けず、オフセット補償対象のオペアンプのオフセットを外部からモニタにてオフセット補償回路９４に入力できるようにしたので、例えば図１に示すＰＤＩＣ２９のようにオフセットモニタ回路を設けた場合に比してＰＤＩＣにおける消費電流を低減することができる。
In the present embodiment, the offset monitor circuit is not provided, and the offset of the operational amplifier to be compensated for offset can be externally input to the offset
また、例えば、基準電圧（Ｖｃ）５１の値は変えずに、オフセット補償回路９４の出力のダイナミックレンジを広くしたい場合、又は出力のダイナミックレンジを狭めたい場合（振幅リミットをかけたいい場合等）において、制御電位６３としてオフセット補償回路９４に任意の電圧を与えることで、ダイナミックレンジを任意に調整することができる。
Further, for example, when the output dynamic range of the offset
更に、上述の実施の形態１乃至実施の形態３と同様に、ＰＤＩＣ１２９のオフセット電圧、その和、差を小さくするため、各オペアンプの入力差動回路に、従来のオフセット補償回路として使用される固定電流源ではなく、自動調整可能な電流源となるオフセット補償回路９４を接続することにより、ＩＣの素子変動、電源電圧変動、ばらつきにより生じるオフセットをロバストに補償することができる。
Further, as in the first to third embodiments described above, in order to reduce the offset voltage, sum, and difference of the
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。例えば、ＰＤＩＣ内に設けられたオフセットモニタ回路と接続された例えば実施の形態１に示すオフセット補償回路と、外部からオフセット補償対象のオフセットをモニタした結果が与えられる実施の形態４に示すオフセット補償回路とを１つのＰＤＩＣ内に共存させてもよい。また、上述の実施の形態１乃至実施の形態４においては、オペアンプを構成するトランジスタをバイポーラトランジスタとして説明したが、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのＦＥＴで構成してもよい。 It should be noted that the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. For example, the offset compensation circuit shown in, for example, the first embodiment connected to the offset monitor circuit provided in the PDIC, and the offset compensation circuit shown in the fourth embodiment, which gives the result of monitoring the offset to be offset compensated from the outside. May coexist in one PDIC. In the first to fourth embodiments, the transistors constituting the operational amplifier have been described as bipolar transistors. However, the transistors may be composed of FETs such as MOSFETs (Metal Oxide Semiconductor Field Effect Transistors).
７，８，ＱＭ７，ＱＭ７，ＱＭ１２，ＱＭ３２ 定電流源 ９，１０，ＱＭ９，ＱＭ９ 抵抗 １，２，３，４，５，６，ＱＮ１，ＱＮ２，ＱＮ３，ＱＮ４，ＱＭ１，ＱＭ２，ＱＭ３，ＱＭ４，ＱＭ５ トランジスタ １１ 出力バッファ回路 １４，７４，９４ オフセット補償回路 １５ オフセットモニタ回路 １７〜２２，８７ オペアンプ ２３〜２８ 帰還回路 ３０〜３５ フォトダイオード ５７〜６２ オフセット電圧調整用入力 ５１ 基準電位 ５３ 電源電位 ５４ グラウンド電位 ５７ 調整電流 ＶＣ 基準電源端子 ＶＣＣ 電源ピン ＧＮＤ ＧＮＤ端子
7, 8, QM7, QM7, QM12, QM32 Constant
Claims (16)
前記比較回路の比較結果に基づき前記演算増幅器のオフセットを補償するように当該演算増幅器に含まれる差動増幅回路の動作電流を調整する電流調整回路と
を有することを特徴とする半導体回路装置。 A comparison circuit that compares the reference potential with the monitor potential corresponding to the output signal of the operational amplifier that outputs the output signal based on the difference between the reference potential and the comparison potential;
And a current adjustment circuit for adjusting an operating current of a differential amplifier circuit included in the operational amplifier so as to compensate for an offset of the operational amplifier based on a comparison result of the comparison circuit.
ことを特徴とする請求項１記載の半導体回路装置。 The semiconductor circuit device according to claim 1, wherein the current adjustment circuit adjusts an amount of current flowing in a tail current of a differential pair included in the differential amplifier circuit.
ことを特徴とする請求項１記載の半導体回路装置。 The semiconductor circuit device according to claim 1, wherein the current adjustment circuit adjusts a current amount of a load current that flows on a load side of a differential pair included in the differential amplifier circuit.
ことを特徴とする請求項３記載の半導体回路装置。 The semiconductor circuit device according to claim 3, wherein the current adjustment circuit adjusts the load current on a side to which a reference potential of the differential pair is input.
ことを特徴とする請求項３記載の半導体回路装置。 The current adjustment circuit adjusts a current amount of the load current flowing in a node between a current mirror circuit provided as a load of the differential pair and the differential pair. Semiconductor circuit device.
ことを特徴とする請求項１記載の半導体回路装置。 2. The semiconductor circuit device according to claim 1, wherein a difference between the monitor potential and a reference potential to be compared by the comparison circuit has the same polarity as an offset of the operational amplifier.
ことを特徴とする請求項１記載の半導体回路装置。 The comparison circuit includes a differential pair in which a control terminal of one transistor is connected to the reference potential and a control terminal of the other transistor is connected to the monitor potential, and a constant current source connected to the differential pair. The semiconductor circuit device according to claim 1, comprising:
ことを特徴とする請求項７記載の半導体回路装置。 The current adjustment circuit includes a diode-connected transistor, and an adjustment current output transistor constituting a current mirror circuit in which a current amount changes according to the output of the transistor and the comparison circuit. Item 8. A semiconductor circuit device according to Item 7.
ことを特徴とする請求項８記載の半導体回路装置。 The current adjustment circuit includes the diode-connected transistor and a plurality of adjustment current output transistors constituting the current mirror circuit. Each adjustment current output transistor individually offsets a plurality of operational amplifiers. 9. The semiconductor circuit device according to claim 8, wherein the operating current of the differential amplifier circuit included in each of the plurality of operational amplifiers is adjusted so as to compensate.
前記比較回路は、前記基準電位と前記モニタ回路の出力とを比較する
ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体回路装置。 An offset monitor circuit for outputting the monitor potential;
The semiconductor circuit device according to claim 1, wherein the comparison circuit compares the reference potential with an output of the monitor circuit.
ことを特徴とする請求項１０記載の半導体回路装置。 The offset monitor circuit includes a differential amplifier circuit including a differential pair included in the differential amplifier circuit of the operational amplifier and a transistor having the same conductivity as a current mirror circuit provided as a load of the differential pair. The semiconductor circuit device according to claim 10.
ことを特徴とする請求項１１記載の半導体回路装置。 The offset monitor circuit includes a feedback circuit corresponding to a feedback circuit provided between an output of the differential amplifier circuit included in the operational amplifier and an output of the operational amplifier. Semiconductor circuit device.
ことを特徴とする請求項１記載の半導体回路装置。 The semiconductor circuit device according to claim 1, comprising the operational amplifier.
前記演算増幅器は、
一方のトランジスタの制御端子に基準電位が接続され他方のトランジスタの制御端子に比較電位が接続される差動対と、
前記差動対に負荷として接続されるカレント・ミラー回路と、
前記差動対に接続された定電流源と、
前記差動対と前記カレント・ミラー回路との間のノードに制御端子が接続されたオフセット補償用トランジスタとを有し、
前記調整電流出力用トランジスタは、前記オフセット補償用トランジスタと直列に接続される
ことを特徴とする請求項８記載の半導体回路装置。 Having the operational amplifier,
The operational amplifier is
A differential pair in which a reference potential is connected to the control terminal of one transistor and a comparison potential is connected to the control terminal of the other transistor;
A current mirror circuit connected as a load to the differential pair;
A constant current source connected to the differential pair;
An offset compensation transistor having a control terminal connected to a node between the differential pair and the current mirror circuit;
The semiconductor circuit device according to claim 8, wherein the adjustment current output transistor is connected in series with the offset compensation transistor.
前記演算増幅器は、
一方のトランジスタの制御端子に基準電位が接続され他方のトランジスタの制御端子に比較電位が接続される差動対と、
前記差動対に負荷として接続されたカレント・ミラー回路とを有し、
前記調整電流出力用トランジスタは、前記差動対に接続され、該調整電流出力用トランジスタを出力する調整電流をテール電流とする
ことを特徴とする請求項８記載の半導体回路装置。 Having the operational amplifier,
The operational amplifier is
A differential pair in which a reference potential is connected to the control terminal of one transistor and a comparison potential is connected to the control terminal of the other transistor;
A current mirror circuit connected as a load to the differential pair;
The semiconductor circuit device according to claim 8, wherein the adjustment current output transistor is connected to the differential pair, and an adjustment current output from the adjustment current output transistor is a tail current.
ことを特徴とする請求項１３記載の半導体回路装置。 The semiconductor circuit device according to claim 13, further comprising a photodiode that outputs a voltage corresponding to the amount of received light as the comparison potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004103290A JP2005294940A (en) | 2004-03-31 | 2004-03-31 | Semiconductor circuit device and operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004103290A JP2005294940A (en) | 2004-03-31 | 2004-03-31 | Semiconductor circuit device and operational amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005294940A true JP2005294940A (en) | 2005-10-20 |
Family
ID=35327434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004103290A Pending JP2005294940A (en) | 2004-03-31 | 2004-03-31 | Semiconductor circuit device and operational amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005294940A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016157231A (en) * | 2015-02-24 | 2016-09-01 | ローム株式会社 | Overshoot suppression circuit, power supply device, electronic device, and vehicle |
| WO2017068848A1 (en) * | 2015-10-19 | 2017-04-27 | 三菱重工オートモーティブサーマルシステムズ株式会社 | Inverter integrated electric compressor and circuit board, and method for manufacturing circuit board |
| CN115129295A (en) * | 2022-07-22 | 2022-09-30 | 晶艺半导体有限公司 | Multiplier circuit |
-
2004
- 2004-03-31 JP JP2004103290A patent/JP2005294940A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016157231A (en) * | 2015-02-24 | 2016-09-01 | ローム株式会社 | Overshoot suppression circuit, power supply device, electronic device, and vehicle |
| WO2017068848A1 (en) * | 2015-10-19 | 2017-04-27 | 三菱重工オートモーティブサーマルシステムズ株式会社 | Inverter integrated electric compressor and circuit board, and method for manufacturing circuit board |
| CN108377665A (en) * | 2015-10-19 | 2018-08-07 | 三菱重工制冷空调系统株式会社 | Inverter-integrated electric compressor, circuit board, and method for manufacturing circuit board |
| US10673348B2 (en) | 2015-10-19 | 2020-06-02 | Mitsubishi Heavy Industries Thermal Systems, Ltd. | Inverter-integrated electric compressor and circuit board, and method for manufacturing circuit board |
| CN115129295A (en) * | 2022-07-22 | 2022-09-30 | 晶艺半导体有限公司 | Multiplier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| US20080180071A1 (en) | Method and apparatus for overshoot and undershoot errors correction in analog low dropout regulators | |
| KR100924293B1 (en) | Low Voltage Drop Regulator | |
| US6359427B1 (en) | Linear regulators with low dropout and high line regulation | |
| JPH06180803A (en) | Data storage device | |
| JP2005244276A (en) | Differential amplification circuit | |
| US5691663A (en) | Single-ended supply preamplifier with high power supply rejection ratio | |
| US10931240B2 (en) | Amplifier with reduced power consumption and improved slew rate | |
| JP2001160722A (en) | Differential amplifier circuit | |
| KR100638487B1 (en) | Complementary Transconductance Amplifier and Transconductance Amplification Method with Common Mode Feedback Circuit | |
| US6788143B1 (en) | Cascode stage for an operational amplifier | |
| US7319220B2 (en) | Trans-impedance amplifier with offset current | |
| JP2005294940A (en) | Semiconductor circuit device and operational amplifier | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| US6300833B1 (en) | DC gain enhancement for operational amplifiers | |
| US8952757B2 (en) | Amplifiers with enhanced power supply rejection ratio at the output stage | |
| US7414474B2 (en) | Operational amplifier | |
| JP2010136030A (en) | Received-light amplifying circuit and optical disc device | |
| JP2005535954A (en) | Voltage regulator | |
| JP6625458B2 (en) | Output circuit and current sensor having the same | |
| JP2005244864A (en) | Differential amplifier circuit and optical pickup device having the same | |
| JP2004362250A (en) | Stabilized power supply circuit | |
| JP5255533B2 (en) | Light receiving circuit | |
| JP2004096288A (en) | Current/voltage converter circuit, signal processing circuit using the same, and optical information reproducer | |
| US20230069204A1 (en) | Control of base currents for output driver transistors in amplifiers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060426 |