KR100405933B1 - Method for forming capacitor of semiconductor device - Google Patents
Method for forming capacitor of semiconductor device Download PDFInfo
- Publication number
- KR100405933B1 KR100405933B1 KR10-2001-0014425A KR20010014425A KR100405933B1 KR 100405933 B1 KR100405933 B1 KR 100405933B1 KR 20010014425 A KR20010014425 A KR 20010014425A KR 100405933 B1 KR100405933 B1 KR 100405933B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- interlayer insulating
- polysilicon
- semiconductor device
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 소자의 캐패시터 형성 방법에 있어서, 층간 절연막 상부에 매립용폴리 실리콘을 증착 한 후, 층간 절연막 상부가 드러나지 않도록 매립용 폴리실리콘을 식각하고, 상기 층간절연막 상부의 폴리 실리콘에가스를 가해 실리콘 산화막이 형성되도록 하여, 폴리 실리콘 잔류물에 의해 콘택과 콘택 사이의 발생하는 마이크로성 브리지를 방지하도록 함으로써, 반도체 소자의 신뢰성과 수율을 향상시킬 수 있는 반도체 소자의 캐패시터 형성 방법에 관한 것이다.In the method of forming a capacitor of a semiconductor device, after embedding the embedding polysilicon on the interlayer insulating film, the embedding polysilicon is etched so that the upper portion of the interlayer insulating film is not exposed, and the polysilicon on the interlayer insulating film A method of forming a capacitor of a semiconductor device capable of improving the reliability and yield of a semiconductor device by applying a gas to form a silicon oxide film to prevent the micro bridges generated between the contact and the contact due to polysilicon residues. will be.
Description
본 발명은 반도체 소자의 캐패시터 형성 방법에 관한 것으로, 보다 상세하게는 층간절연막 상부에 매립용 폴리 실리콘을 증착 한 후, 층간절연막의 상부가 드러나지 않도록 매립용 폴리 실리콘을 식각하고, 상기 층간절연막막 상부의 폴리 실리콘에 O2가스를 가해 실리콘 산화막을 형성하여, 폴리 실리콘 잔류물에 의해 콘택과 콘택 사이의 발생하는 마이크로성 브리지를 방지하도록 하는 반도체 소자의 캐패시터 형성 방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, after depositing the embedding polysilicon on the interlayer insulating layer, the embedding polysilicon is etched so that the upper portion of the interlayer insulating layer is not exposed, and the upper part of the interlayer insulating layer A method of forming a capacitor in a semiconductor device in which a silicon oxide film is formed by applying O 2 gas to polysilicon of the polysilicon to prevent micro bridges generated between the contact and the contact due to polysilicon residues.
도1a 내지 도1d는 종래 기술에 의한 따른 반도체 소자의 캐패시터 형성방법을 순차적으로 나타낸 단면도 들이다.1A to 1D are cross-sectional views sequentially illustrating a method of forming a capacitor of a semiconductor device according to the prior art.
도1a에 도시된 바와 같이 소정의 하부 구조를 갖는 반도체 기판 상(10)에 제 1 산화막(21)과 질화막(22) 및 제 2 산화막(23)을 순차적으로 적층 한 후, 감광막(미도시함)을 도포하고, 상기 감광막을 이용한 식각공정으로 층간절연막(20)을 식각하여 제 1 콘택홀을 형성한다.As shown in FIG. 1A, after the first oxide film 21, the nitride film 22, and the second oxide film 23 are sequentially stacked on the semiconductor substrate 10 having a predetermined substructure, a photosensitive film (not shown) is illustrated. ), And the interlayer insulating film 20 is etched by an etching process using the photosensitive film to form a first contact hole.
여기에 도1b에 도시된 바와 같이, 상기 층간절연막(20) 상부에 매립용 폴리 실리콘(미도시함)을 증착한 후 제 2 산화막(23)이 노출 되도록 한다.Here, as shown in FIG. 1B, the buried polysilicon (not shown) is deposited on the interlayer insulating layer 20 to expose the second oxide layer 23.
이어서 도1c에 도시된 바와 같이, 상기에서 노출된 제 2 산화막(23) 상부에 층간막(60)을 증착한 후 감광막(미도시함)을 도포하고 이 감광막을 이용하여 마스킹 식각하여 제 2 콘택홀을 형성한다.Subsequently, as shown in FIG. 1C, the interlayer film 60 is deposited on the exposed second oxide film 23, a photoresist film (not shown) is applied, and the mask is etched using the photoresist film to form a second contact. Form a hole.
이와 같은 종래 기술의 캐패시터 형성 방법에서는 제 2 산화막이 노출되도록 폴리 실리콘을 식각할 때 폴리실리콘 잔류물이 제 2 산화막 상부에 남게되면, 이로 인해 콘택과 콘택이 연결되는 마이크로성 브리지가 발생하게된다.In the conventional method of forming a capacitor, if a polysilicon residue remains on the second oxide layer when the polysilicon is etched to expose the second oxide layer, this results in a micro-bridge connecting the contact with the contact.
이러한 폴리 실리콘 잔류물이 발생하는 것을 방지하기 위하여 과도한 오버 에치를 진행하게 되는데, 이와 같이 오버 에치를 진행하면 폴리 실리콘이 질화막 밑까지 식각되는 문제가 발생하게 된다.In order to prevent the polysilicon residue from occurring, excessive over-etching is performed. If the over-etching is performed in this way, polysilicon is etched to the bottom of the nitride film.
위와 같은 문제를 해결하기 위한 본 발명의 목적은 반도체 소자의 캐패시터 형성 방법에 있어서, 층간절연막 상부에 매립용 폴리 실리콘을 증착한 후, 층간절연막의 상부가 드러나지 않도록 매립용 폴리 실리콘막을 식각하고, 층간절연막 상부의 폴리 실리콘에 O2가스를 가해 실리콘 산화막이 형성되도록 하여, 폴리 실리콘 잔류물에 의해 콘택과 콘택 사이의 발생하는 마이크로성 브리지를 방지하도록 하는 반도체 소자의 캐패시터 형성 방법을 제공하는 것이다.An object of the present invention for solving the above problems is in the method of forming a capacitor of a semiconductor device, after depositing the embedding polysilicon on the interlayer insulating film, the embedding polysilicon film is etched so that the top of the interlayer insulating film is not exposed, the interlayer The present invention provides a method for forming a capacitor of a semiconductor device in which a silicon oxide film is formed by applying O 2 gas to polysilicon on an insulating film, thereby preventing the micro-bridges generated between the contact and the contact due to polysilicon residues.
도1a 내지 도1c는 종래 기술에 의한 반도체 소자의 캐패시터 형성방법을 순차적으로 나타낸 도면이다.1A to 1C are diagrams sequentially illustrating a method of forming a capacitor of a semiconductor device according to the prior art.
도2a 내지 도2d는 본 발명에 의한 반도체 소자의 캐패시터 형성방법을 순차적으로 나타낸 도면이다.2A to 2D are diagrams sequentially illustrating a method of forming a capacitor of a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명** Explanation of symbols for the main parts of the drawings *
10 : 반도체 기판 20 : 층간절연막21 : 제 1 산화막 22 : 질화막23 : 제 2 산화막 30 : 폴리 실리콘 잔류물DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 20 Interlayer insulation film 21 First oxide film 22 Nitride film 2nd oxide film 30 Polysilicon residue
40 : 실리콘 산화막 50 : 폴리 실리콘40: silicon oxide film 50: polysilicon
60 : 층간막 70 :제 2 콘택홀60: interlayer film 70: second contact hole
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 소자의 캐패시터 제조 방법에 있어서, 소정의 하부 구조를 갖는 반도체 기판 상에 제 1 산화막과 질화막 및, 제 2 산화막을 순차적으로 적층하여 층간 절연막을 형성 한 후 감광막을 도포하는 단계와, 감광막을 이용하여 상기 층간절연막을 식각하여 제 1 콘택홀을 형성하는 단계와, 층간절연막 상부에 매립용 폴리 실리콘을 증착한 후 층간절연막의 상부가 드러나지 않도록 상기 매립용 폴리 실리콘을 식각하는 단계와, 상기 층간절연막 상부의 폴리 실리콘에 O2가스를 가해 실리콘 산화막이 형성되도록 하는 단계와, 실리콘 산화막 상부에 층간막을 증착한 후 감광막을 도포하는 단계와, 감광막을 이용해 상기 층간막을 마스킹 식각 하여 제 2 콘택홀을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법에 관한 것이다.In order to achieve the above object, the present invention provides a method of manufacturing a capacitor of a semiconductor device, comprising: sequentially stacking a first oxide film, a nitride film, and a second oxide film on a semiconductor substrate having a predetermined substructure to form an interlayer insulating film. And applying a photoresist film, etching the interlayer insulating film using the photosensitive film to form a first contact hole, and depositing polysilicon for embedding on the interlayer insulating film, so that the top of the interlayer insulating film is not exposed. Etching polysilicon, applying O 2 gas to the polysilicon on the interlayer insulating film to form a silicon oxide film, depositing an interlayer film on the silicon oxide film, and then applying a photoresist film, using the photosensitive film And masking and etching the interlayer film to form a second contact hole. It relates to a method for forming a capacitor of a semiconductor device to.
이때, 상기 층간절연막이 드러나지 않도록 폴리 실리콘의 두께를 층간절연막 상부에서부터 10Å ~ 500Å가 되도록 매립용 실리콘을 식각하여, 여기에 550℃ ~ 600℃에서 O2가스를 가해 20Å ~ 1000Å의 두께로 실리콘 산화막이 형성되도록 하는 것을 특징으로 한다.At this time, the thickness so that the interlayer insulating film revealed polysilicon etching the buried silicon for from the interlayer insulating film above so that 10Å ~ 500Å, applied to the O 2 gas at 550 ℃ ~ 600 ℃ here, the silicon oxide film to a thickness of 20Å ~ 1000Å It is characterized in that it is formed.
이와 같은 구조로 캐패시터를 형성함으로써 폴리 실리콘 잔류물을 산화 시킴으로써 절연성 물질을 증착하는 효과가 있어 브리지가 방지 된다.By forming a capacitor in such a structure, the polysilicon residue is oxidized to deposit an insulating material, thereby preventing the bridge.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도2a 내지 도2d는 본 발명에 의한 반도체 소자의 캐패시터 형성방법을 보인 순차적인 단면도들이다.2A through 2D are sequential cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the present invention.
도2a에 도시된 바와 같이 소정의 하부 구조를 갖는 반도체 기판(10) 상에 제 1 산화막(21)과, 질화막(22) 및 제 2 산화막(23)을 순차적으로 적층하여 층간절연막을 형성한 후 감광막(미도시함)을 도포하고, 이 감광막을 이용하여 층간절연막(20)을 식각하여 제 1 콘택홀을 형성한다.As shown in FIG. 2A, the first oxide film 21, the nitride film 22, and the second oxide film 23 are sequentially stacked on the semiconductor substrate 10 having a predetermined substructure to form an interlayer insulating film. A photosensitive film (not shown) is applied, and the interlayer insulating film 20 is etched using the photosensitive film to form a first contact hole.
여기에 도2b에 도시된 바와 같이 상기에서 형성된 층간절연막(20)의 상부에 매립용 폴리 실리콘(미도시함)을 증착한 후, 층간절연막의 상부가 드러나지 않도록 매립용 폴리 실리콘막을 식각하여, 층간절연막(20)의 상부에 소정 두께의 폴리 실리콘(50)이 남도록 한다.As shown in FIG. 2B, after embedding the embedding polysilicon (not shown) on the interlayer insulating layer 20 formed above, the embedding polysilicon layer is etched so that the upper portion of the interlayer insulating layer is not exposed. The polysilicon 50 having a predetermined thickness remains on the insulating film 20.
이때, 상기 폴리 실리콘(50)은 그 두께를 층간절연막 상부에서부터 10Å ~ 500Å이하로 한다.In this case, the thickness of the polysilicon 50 is 10 kPa to 500 kPa or less from the upper portion of the interlayer insulating film.
이어서 도 2c에 도시된 바와 같이 상기 도2b의 폴리 실리콘(50)에 O2가스를 가해 실리콘 산화막(40)이 형성 되도록 한다.Subsequently, as illustrated in FIG. 2C, O 2 gas is applied to the polysilicon 50 of FIG. 2B to form a silicon oxide film 40.
이때, 상기 폴리 실리콘(50)을 산화막으로 변화시키기 위해서 550℃ ~ 600℃의 온도에서 O2가스를 가하고, 실리콘 산화막(40)은 20Å ~ 1000Å의 두께로 형성 되도록 한다.In this case, in order to change the polysilicon 50 into an oxide film, O 2 gas is added at a temperature of 550 ° C. to 600 ° C., and the silicon oxide film 40 is formed to have a thickness of 20 μs to 1000 μs.
이어서 도2d에 도시된 바와 같이, 상기의 실리콘 산화막(40) 상부에 층간막(60)을 증착한 후 감광막(미도시함)을 도포한 후 감광막을 이용하여 층간막을 마스킹 식각 하여 제 2 콘택홀(70)을 형성한다. 이때, 상기 제 2 콘택홀 형성 후 층간 절연막(20) 상부에 실리콘 산화막이 여전히 존재하기 때문에 콘택과 콘택 사이에 발생하는 브리지를 방지할 수 있게된다.Subsequently, as shown in FIG. 2D, after the interlayer film 60 is deposited on the silicon oxide film 40, a photoresist film (not shown) is applied and the interlayer film is masked and etched using the photoresist film to form a second contact hole. Form 70. At this time, since the silicon oxide film still exists on the interlayer insulating film 20 after the formation of the second contact hole, it is possible to prevent a bridge between the contact and the contact.
이와 같은 방법으로 캐패시터를 형성한 본 발명은 매립용 폴리 실리콘 식각시 층간절연막의 상부가 드러나지 않도록 하고, 층간절연막 상부의 폴리 실리콘을 실리콘 산화막으로 형성시켜 폴리 실리콘 잔류물에 의해 콘택과 콘택 사이에 발생하는 마이크로성 브리지를 방지하도록 한다.The present invention, in which the capacitor is formed in this manner, prevents the upper portion of the interlayer insulating layer from being exposed during the embedding of polysilicon etching, and forms polysilicon on the interlayer insulating layer as a silicon oxide film to generate a contact between the contact and the contact by the polysilicon residue. To prevent micro-bridges.
따라서, 상기한 바와 같이 본 발명은 층간절연막의 상부가 드러나지 않도록 매립용 폴리 실리콘 식각하여, 폴리 실리콘 잔류물을 산화시킴으로써 절연성 물질을 증착하는 효과가 있어 콘택과 콘택 사이에 발생하는 마이크로성 브리지를 방지함으로써, 반도체 소자의 신뢰성과 수율을 향상시킬 수 있도록 하는 이점이 있다.Therefore, as described above, the present invention has the effect of depositing an insulating material by etching polysilicon for embedding so that the upper portion of the interlayer insulating film is not exposed, thereby oxidizing the polysilicon residue, thereby preventing micro-bridges occurring between the contact and the contact. By doing so, there is an advantage that the reliability and yield of the semiconductor element can be improved.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0014425A KR100405933B1 (en) | 2001-03-20 | 2001-03-20 | Method for forming capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0014425A KR100405933B1 (en) | 2001-03-20 | 2001-03-20 | Method for forming capacitor of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020074581A KR20020074581A (en) | 2002-10-04 |
| KR100405933B1 true KR100405933B1 (en) | 2003-11-14 |
Family
ID=27698034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0014425A KR100405933B1 (en) | 2001-03-20 | 2001-03-20 | Method for forming capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100405933B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153805A (en) * | 1994-07-29 | 1996-06-11 | Nkk Corp | Semiconductor device and manufacture thereof |
| KR20000020767A (en) * | 1998-09-23 | 2000-04-15 | 윤종용 | Method for manufacturing storage electrode of semiconductor device |
| KR20000043568A (en) * | 1998-12-29 | 2000-07-15 | 김영환 | Method for forming capacitor of semiconductor memory device |
| KR20010004745A (en) * | 1999-06-29 | 2001-01-15 | 김영환 | Method of forming a poly contact in a semiconductor device |
| KR20010004929A (en) * | 1999-06-30 | 2001-01-15 | 김영환 | Method of forming polysilicon plug for semiconductor device |
| KR20010006381A (en) * | 1997-04-14 | 2001-01-26 | 소르뮤넨 페카 | Substituted metallocene compounds for olefin polymerization catalyst systems, their intermediates and methods for preparing them |
-
2001
- 2001-03-20 KR KR10-2001-0014425A patent/KR100405933B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153805A (en) * | 1994-07-29 | 1996-06-11 | Nkk Corp | Semiconductor device and manufacture thereof |
| KR20010006381A (en) * | 1997-04-14 | 2001-01-26 | 소르뮤넨 페카 | Substituted metallocene compounds for olefin polymerization catalyst systems, their intermediates and methods for preparing them |
| KR20000020767A (en) * | 1998-09-23 | 2000-04-15 | 윤종용 | Method for manufacturing storage electrode of semiconductor device |
| KR20000043568A (en) * | 1998-12-29 | 2000-07-15 | 김영환 | Method for forming capacitor of semiconductor memory device |
| KR20010004745A (en) * | 1999-06-29 | 2001-01-15 | 김영환 | Method of forming a poly contact in a semiconductor device |
| KR20010004929A (en) * | 1999-06-30 | 2001-01-15 | 김영환 | Method of forming polysilicon plug for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020074581A (en) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000077625A5 (en) | ||
| KR100277377B1 (en) | Formation method of contact/through hole | |
| US7557038B2 (en) | Method for fabricating self-aligned contact hole | |
| JPH10135331A (en) | Contact hole forming method for semiconductor device | |
| KR100405933B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20030009126A (en) | Semiconductor device and production method thereof | |
| KR100306374B1 (en) | Method for forming contact hole in semiconductor device | |
| KR100773687B1 (en) | Method for forming metal line of semiconductor device | |
| KR100219523B1 (en) | A semiconductor device having an excellent ability to isolative devices and method for manufacturing the same | |
| KR100271660B1 (en) | Method of fabricating inter isolation film of semiconductor device | |
| KR100275116B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100439027B1 (en) | Method for Forming Self-Align Contact | |
| KR100338605B1 (en) | Method for forming contact hole of semiconductor | |
| KR100265850B1 (en) | Method for forming metal interconnection in semiconductor device | |
| KR100900773B1 (en) | Method for fabricating contact hole in semiconductor device | |
| KR100216730B1 (en) | Semiconductor metal film etching step | |
| US7608536B2 (en) | Method of manufacturing contact opening | |
| KR100808369B1 (en) | Method of manufacturing a semiconductor device | |
| KR100895434B1 (en) | Method of manufacturing semiconductor device | |
| KR100871370B1 (en) | Method for forming metal line of semiconductor device | |
| JP2828089B2 (en) | Method for manufacturing semiconductor device | |
| JPH05183156A (en) | Semiconductor device and fabrication thereof | |
| KR20010009396A (en) | Method for forming interconnection of semiconductor device | |
| KR20060118734A (en) | Manufacturing method of flash memory device | |
| KR20050069575A (en) | Method for fabricating gate electrode of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |